CN106876404B - 薄膜晶体管基底和显示装置 - Google Patents

薄膜晶体管基底和显示装置 Download PDF

Info

Publication number
CN106876404B
CN106876404B CN201611126307.1A CN201611126307A CN106876404B CN 106876404 B CN106876404 B CN 106876404B CN 201611126307 A CN201611126307 A CN 201611126307A CN 106876404 B CN106876404 B CN 106876404B
Authority
CN
China
Prior art keywords
inclined portion
drain
thin film
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611126307.1A
Other languages
English (en)
Other versions
CN106876404A (zh
Inventor
全渊文
宋旼哲
林成洙
金羊熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106876404A publication Critical patent/CN106876404A/zh
Application granted granted Critical
Publication of CN106876404B publication Critical patent/CN106876404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种薄膜晶体管基底和显示装置。薄膜晶体管基底包括基底以及在基底上面沿第一方向和第二方向布置的薄膜晶体管。每个薄膜晶体管包括栅电极、漏电极、源电极和半导体层。漏电极在栅电极上面，并且包括第一漏极倾斜部分以及从第一漏极倾斜部分的端部延伸的第二漏极倾斜部分。源电极在栅电极上面与漏电极分隔开，并且包括第一源极倾斜部分以及从第一源极倾斜部分的端部延伸的第二源极倾斜部分。半导体层与栅电极至少部分地叠置，并且包括连接到漏电极的漏区、连接到源电极的源区以及设置在漏区和源区之间的沟道区。

Description

薄膜晶体管基底和显示装置
本申请要求于2015年12月10日提交到韩国专利知识产权局的第10-2015-0176024号韩国专利申请的权益，该韩国专利申请的公开通过引用全部包含于此。
技术领域
一个或更多个实施例涉及一种薄膜晶体管基底和一种显示装置。
背景技术
显示装置使用多个像素显示图像。像素包括连接到薄膜晶体管(TFT)的像素电极以及接收共电压的共电极。TFT响应于栅极信号而导通。导通的TFT将接收的数据电压传输到像素电极。通过被施加数据电压的像素电极与被施加共电压的共电极形成电场。液晶层被电场驱动从而显示图像。
用于使从背光输出的光被遮挡而不通过液晶显示装置的TFT照射到外部的遮光层在薄膜晶体管TFT上。开口率(即，照射了光以显示图像的区域与显示装置的总区域的比率)受遮光层的限制。随着显示装置的分辨率的增大，开口率逐渐减小。
发明内容
另外的方面将在随后的描述中部分地被阐述，并且将部分地通过所述描述清楚，或者可通过所提出的实施例的实践而被获知。
根据一个或更多个实施例，薄膜晶体管基底包括基底和多个薄膜晶体管，所述多个薄膜晶体管在基底上面沿第一方向和第二方向布置，其中，所述多个薄膜晶体管中的每个包括栅电极、漏电极、源电极和半导体层，栅电极在基底上，漏电极在栅电极上面，并且包括：第一漏极倾斜部分，在第一方向和第二方向之间的方向上延伸；和第二漏极倾斜部分，在与第一方向相反的方向和第二方向之间的方向上从第一漏极倾斜部分的端部延伸，源电极在栅电极上面与漏电极分隔开，并且包括：第一源极倾斜部分，在第一方向和第二方向之间的所述方向上延伸；和第二源极倾斜部分，在与第一方向相反的方向和第二方向之间的方向上从第一源极倾斜部分的端部延伸，半导体层与栅电极至少部分地叠置，并且包括：漏区，连接到漏电极，源区，连接到源电极，以及沟道区，位于漏区和源区之间。
在与第一方向和第二方向垂直的第三方向上观察的漏电极和源电极的平面形状可以是左尖括号“<”或右尖括号“>”。
在与第一方向和第二方向垂直的第三方向上观察的漏电极的平面形状可以与在第三方向上观察的源电极的平面形状对应。
源电极可以在第一方向上与漏电极分隔开。
漏电极还可以包括在第一方向和第二方向之间的方向上从第二漏极倾斜部分的端部延伸的第三漏极倾斜部分，源电极还可以包括在第一方向和第二方向之间的方向上从第二源极倾斜部分的端部延伸的第三源极倾斜部分。
在与第一方向和第二方向垂直的第三方向上观察的漏电极和源电极的平面形状可以是z字形。
在第一漏极倾斜部分、第二漏极倾斜部分、第一源极倾斜部分和第二源极倾斜部分中的每个倾斜部分可以延伸的方向与第二方向之间的角度可以在大约30°和大约60°之间。
根据一个或更多个实施例，显示装置包括：基底；多个薄膜晶体管，在基底上面沿第一方向和第二方向布置；多个像素，包括多个薄膜晶体管，其中，所述多个薄膜晶体管中的每个包括栅电极、漏电极、源电极和半导体层，栅电极在基底上，漏电极在栅电极上面，并且包括：第一漏极倾斜部分，在第一方向和第二方向之间的方向上延伸；和第二漏极倾斜部分，在与第一方向相反的方向和第二方向之间的方向上从第一漏极倾斜部分的端部延伸，源电极在栅电极上面与漏电极分隔开，并且包括：第一源极倾斜部分，在第一方向和第二方向之间的所述方向上延伸；和第二源极倾斜部分，在与第一方向相反的方向和第二方向之间的方向上从第一源极倾斜部分的端部延伸，半导体层与栅电极至少部分地叠置，并且包括：漏区，连接到漏电极，源区，连接到源电极，以及沟道区，位于漏区和源区之间。
在与第一方向和第二方向垂直的第三方向上观察的漏电极和源电极的形状可以是左尖括号“<”或右尖括号“>”。
漏电极还可以包括在第一方向和第二方向之间的方向上从第二漏极倾斜部分的端部延伸的第三漏极倾斜部分，源电极还可以包括在第一方向和第二方向之间的所述方向上从第二源极倾斜部分的端部延伸的第三源极倾斜部分。
在与第一方向和第二方向垂直的第三方向上观察的漏电极和源电极的平面形状可以是z字形。
显示装置还可以包括：多条栅极线，在第一方向上延伸并且连接所述多个薄膜晶体管之中的布置在第一方向上的薄膜晶体管的栅电极；以及多条数据线，在第二方向上延伸并且连接所述多个薄膜晶体管之中的布置在第二方向上的薄膜晶体管的漏电极。
所述多条数据线中的每条数据线可以包括在第二方向上线性地延伸的多个数据线性部分，所述多个数据线性部分中的每个数据线性部分可以在所述多个薄膜晶体管之中的两个相邻的薄膜晶体管的漏电极之间。
所述多条数据线中的每条数据线可以包括连接在所述多个薄膜晶体管之中的在第二方向上两个相邻的薄膜晶体管的漏电极的多个连接部分，所述多个连接部分中的每个可以包括：第一数据倾斜部分，在与第一方向相反的方向和第二方向之间的方向上从两个相邻的薄膜晶体管的第一薄膜晶体管的漏电极的第二漏极倾斜部分的端部延伸；第二数据倾斜部分，在第一方向和第二方向之间的方向上从第一漏极倾斜部分的端部延伸到两个相邻的薄膜晶体管的第二薄膜晶体管的漏电极的第一漏极倾斜部分的端部。
在第二漏极倾斜部分可延伸的方向和第二方向之间的角度可以大于在第一数据倾斜部分延伸的方向和第二方向之间的角度，在第一漏极倾斜部分可延伸的方向和第二方向之间的角度可以大于在第二数据倾斜部分延伸的方向和第二方向之间的角度。
在第二漏极倾斜部分可延伸的方向和第二方向之间的角度与在第一数据倾斜部分延伸的方向和第二方向之间的角度可以相同，在第一漏极倾斜部分可延伸的方向和第二方向之间的角度与第二数据倾斜部分延伸的方向和第二方向之间的角度可以相同。
在与第一方向和第二方向垂直的第三方向上观察的漏电极的平面形状可以对应于在第三方向上观察的源电极的平面形状，源电极可以在第一方向上与漏电极分隔开。
在与第一方向和第二方向垂直的第三方向上观察的漏电极的平面形状可以对应于在第三方向上观察的源电极的平面形状，源电极可以在与第一方向相反的方向上与漏电极分隔开。
所述多个薄膜晶体管中的每个薄膜晶体管可以布置在所述多个像素之中的与薄膜晶体管对应的像素的中心区中。
显示装置还可以包括：多个像素电极，分别连接到所述多个薄膜晶体管的源电极并包括在所述多个像素中；以及液晶层，在所述多个像素电极上。
附图说明
通过下面结合附图对实施例的描述，这些和/或其它方面将变得明显并更容易理解，在附图中：
图1是示意性示出根据实施例的显示装置的平面图；
图2是根据实施例的包括薄膜晶体管(TFT)的像素的平面图；
图3是沿图2的线III-III'截取的剖视图；
图4是根据另一实施例的TFT的平面图；
图5是根据另一实施例的包括TFT的像素的平面图；
图6是根据另一实施例的包括TFT的像素的平面图；
图7是根据另一实施例的包括TFT的像素的平面图；
图8是根据另一实施例的包括TFT的像素的平面图。
具体实施方式
通过参照下面对实施例的详细描述与附图，可以更容易地理解本发明的优点和特征以及实现本发明的方法。然而，本发明可以以许多不同的形式来实施并且不应该被理解为受限于这里所阐述的实施例。相反，提供这些实施例使得本公开将是彻底的且完整的，并将向本领域的技术人员充分地传达本发明的构思，本发明将仅受权利要求的限制。在一些实施例中，不将对公知的工艺、公知的结构和公知的技术做出具体的描述，以避免使本发明的解释模糊。贯穿本说明书，同样的附图标记通常指示同样的元件。
将理解的是，当元件或层被称作“在”另一元件或层“上”时，该元件或层可以直接在所述另一元件或层上，或者可以存在中间元件或中间层。相反，当元件被称作为“直接在”另一元件或层“上”时，不存在中间元件或中间层。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任意和全部的组合。
为了易于描述，在这里可使用诸如“在……下面”、“在……下方”、“下”、“在……上面”、“上”等空间相对术语来描述如图中所示的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意在包含除了在附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或组件“下面”或“下方”的元件将随后被定位为“在”其它元件或组件“上面”。因此，示例术语“在……下面”或“在……下方”可包括上面和下面两种方位。此外，所述装置可被另外定位并相应地解释这里使用的空间相对描述符。
这里使用的术语仅为了描述具体实施例的目的，并不意图限制本发明。如这里使用的，除非上下文另外明确指示，否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在陈述的组件、步骤、操作和/或元件，但不排除存在或附加一个或更多个其它组件、步骤、操作、元件和/或它们的组。
这里参照作为理想化的实施例和本发明的中间结构的示意图的平面图和剖视图来描述本发明的实施例。这样，预计会出现例如由制造技术和/或公差引起的示图的形状的变化。因此，本发明的实施例不应该被理解为受限于在此示出的区域的具体形状，而是将包括例如由制造导致的形状上的偏差。因此，附图中示出的区域实质上是示意性的，它们的形状不意图示出装置的区域的实际形状，并且不意图限制本发明的范围。
现在将详细地参照实施例，其中，实施例的示例示出在附图中。在这点上，给出的实施例可以具有不同的形式，并且不应该被解释为受限于这里阐述的描述。因此，下面仅通过参考附图来描述实施例以解释本说明书的多个方面。
图1是示意性地示出根据实施例的显示装置500的平面图。
参照图1，显示装置500可以包括显示面板100、栅极驱动器200、数据驱动器300和驱动电路基底400。
显示面板100可以包括多个像素PX11～PXnm、多条栅极线GL1～GLn以及多条数据线DL1～DLm。显示面板100可以包括显示区DA以及围绕显示区DA的非显示区NDA。
像素PX11～PXnm沿第一方向D1和第二方向D2以矩阵形式布置在显示区DA中。例如，像素PX11～PXnm可以布置成彼此交叉的n行和m列。“m”和“n”是大于0的整数。虽然第一方向D1被指示为从图1中的左侧到右侧的方向，但是这仅是示例，第一方向D1可以是从右到左的方向。虽然第二方向D2被指示为从图1中的顶部到底部的方向，但是这仅是示例，第二方向D2可以是从底部到顶部的方向。第三方向D3可以被限定为与第一方向D1和第二方向D2垂直的方向。
栅极线GL1～GLn和数据线DL1～DLm彼此交叉并且彼此绝缘。在第一方向D1上延伸的栅极线GL1～GLn连接到连接到栅极驱动器200并且从栅极驱动器200接收栅极信号。在第二方向D2上延伸的数据线DL1至DLm连接到数据驱动器300并且从数据驱动器300以模拟形式接收数据电压。
像素PX11～PXnm连接到对应的栅极线GL1～GLn并且连接到对应的数据线DL1～DLm。响应于经由对应的栅极线GL1～GLn传输的栅极信号，像素PX11～PXnm经由对应的数据线DL1～DLm接收数据电压。像素PX11～PXnm显示对应于数据电压的层次。
响应于从安装在驱动电路基底400上的时序控制器(未示出)输出的栅极控制信号，栅极驱动器200产生栅极信号，并且经由栅极线GL1～GLn将栅极信号顺序地且以行为单位地提供到像素PX11～PXnm。
栅极驱动器200可以布置在与显示区DA相邻的非显示区NDA中。虽然栅极驱动器200被示出为布置在显示区DA的左侧处，但是这仅是示例，栅极驱动器200可以布置在与显示区DA的右侧或者一侧或更多侧相邻的非显示区NDA中。
栅极驱动器200可以包括多个栅极驱动芯片(未示出)。栅极驱动芯片可以以玻璃上芯片(COG)方法安装在与显示区DA的左侧相邻的非显示区NDA中。然而，本公开不限于此，栅极驱动芯片可以以带载封装(TCP)方法或其它种方法连接到与显示区DA相邻的非显示区NDA。
数据驱动器300从时序控制器接收图像信号和数据控制信号。响应于数据控制信号，数据驱动器300产生对应于图像信号的模拟数据电压。数据驱动器300经由数据线DL1～DLm向像素PX11～PXnm提供数据电压。
数据驱动器300可以包括多个源极驱动芯片310-1～310-k。“k”是大于0且小于“m”的整数。源极驱动芯片310-1～310-k安装在与其对应的柔性电路基底320-1～320-k上，并且经由驱动电路基底400连接到与显示区DA相邻的非显示区NDA。虽然数据驱动器300被示出为连接到与显示区DA的上侧相邻的非显示区NDA，但是这仅是示例，数据驱动器300可以经由驱动电路基底400连接到与显示区DA的下侧或两侧相邻的非显示区NDA。
数据驱动器300可以通过TCP方法连接到显示面板100。然而，本公开不限于此，源极驱动芯片310-1～310-k可以通过COG方法或其它方法安装在与显示区DA的上侧相邻的非显示区NDA中。
虽然未示出，但是数据线DL1～DLm可以经由布置在非显示区NDA中的焊盘电极而连接到源极驱动芯片310-1～310-k。此外，栅极线GL1～GLn可以经由布置在非显示区NDA中的焊盘电极连接到栅极驱动器200。
图2是根据实施例的包括TFT的像素的平面图。
虽然图2示出了单个像素PXij作为示例，但是图1中示出的其它像素可以具有相同的结构。为了便于解释，下面描述像素PXij的结构。
参照图2，在像素PXij的平面上的区域可以包括像素区PA以及围绕像素区PA的非像素区。像素区PA可以被限定为照射具有层次的光以显示图像的区域，而非像素区可以被限定为没有照射光的区域。非像素区可以被限定为像素区PA之间的区域。为了防止光通过非像素区的照射，诸如黑矩阵的遮光构件(未示出)可以在非像素区上面或下面。
栅极线GLi-1和GLi以及数据线DLj和DLj+1布置在非像素区中。栅极线GLi-1和GLi在第一方向D1上延伸。数据线DLj和DLj+1在与第一方向D1交叉的第二方向D2上延伸且与栅极线GLi-1和GLi交叉，并且彼此绝缘。
像素PXij可以包括薄膜晶体管TFTa以及连接到薄膜晶体管TFTa的像素电极PE。薄膜晶体管TFTa布置在非像素区中。像素电极PE主要布置在像素区PA中。薄膜晶体管TFTa连接到对应的栅极线GLi和对应的数据线DLj。
薄膜晶体管TFTa可以包括连接到栅极线GLi的栅电极GE、连接到数据线DLj的漏电极DE、连接到像素电极PE的源电极SE以及用于形成薄膜晶体管TFTa的沟道的半导体层ACT。
栅电极GE从栅极线GLi分支。栅极线GLi与在第一方向D1上布置的薄膜晶体管TFTa的栅电极GE电连接。栅电极GE可以与栅极线GLi一体地形成。
漏电极DE可以包括第一漏极倾斜部分DEa和第二漏极倾斜部分DEb，第一漏极倾斜部分DEa在第一方向D1和第二方向D2之间的方向上延伸，第二漏极倾斜部分DEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一漏极倾斜部分DEa的端部延伸。如图2中示出的，在第三方向D3上观察的漏电极DE的平面形状可以是右尖括号“>”。然而，本公开不限于此，漏电极DE的平面形状可以是左尖括号“<”。
在第一漏极倾斜部分DEa延伸的方向与第二方向D2之间的角度θ1可以在大约30°和大约60°之间选择。角度θ1可以是大约45°。此外，在第二漏极倾斜部分DEb延伸的方向与第二方向D2之间的角度θ2可以在大约30°和大约60°之间选择。角度θ2可以是大约45°。
漏电极DE可以与数据线DLj一体地形成。在这种情况下，漏电极DE可以被限定为数据线DLj的与栅电极GE至少部分地叠置的部分。此外，数据线DLj可以被限定为包括连接部分以连接在第二方向D2上相邻的薄膜晶体管TFTa的漏电极DE。如图2中示出的，连接部分可以是指在第二方向D2上线性地延伸的数据线性部分。
源电极SE在栅电极GE上面与漏电极DE分隔开。如图2中示出的，在第三方向D3上观察的源电极SE的平面形状可以对应于漏电极DE的平面形状。此外，源电极SE可以布置为在第一方向D1上与漏电极DE分隔开。在另一实施例中，源电极SE可以在与第一方向D1相反的方向上与漏电极DE分隔开。
与漏电极DE类似，源电极SE可以包括第一源极倾斜部分SEa和第二源极倾斜部分SEb，第一源极倾斜部分SEa在第一方向D1和第二方向D2之间的方向上延伸，第二源极倾斜部分SEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一源极倾斜部分SEa的端部延伸。如图2中示出的，源电极SE的平面形状可以是与漏电极DE的平面形状对应的右尖括号“>”。在另一实施例中，源电极SE的平面形状可以是与漏电极DE的平面形状对应的左尖括号“<”。
在第一源极倾斜部分SEa延伸的方向与第二方向D2之间的角度θ1以及在第二源极倾斜部分SEb延伸的方向与第二方向D2之间的角度θ2中的每一个角度可以在大约30°和大约60°之间选择。角度θ1和角度θ2中的每一个角度可以是大约45°。
半导体层ACT可以布置为在栅电极GE上面与栅电极GE至少部分地叠置。半导体层ACT可以包括连接到漏电极DE的漏区、连接到源电极SE的源区、以及位于漏区和源区之间的沟道区。
沟道区可以具有与漏电极DE和源电极SE的平面形状对应的右尖括号“>”的形状。因此，当沟道区的平面形状为尖括号时，与“I”形状的情况相比，即使沟道宽度相同，也可以减小薄膜晶体管TFTa的在第二方向D2上的长度。在第二方向D2上相邻的像素区PA之间的非像素区的宽度受到薄膜晶体管TFTa的在第二方向D2上的长度的限制。在实施例中，由于漏电极DE、源电极SE和沟道区形成为尖括号形状，所以可以减小薄膜晶体管TFTa的在第二方向D2上的长度，并因此可以减少非像素区的整个区域。因此，可以相对地增大像素区PA的区域，并因此可以提高显示面板100的开口率。
像素电极PE朝向非像素区延伸以经由接触孔CH连接到薄膜晶体管TFTa的源电极SE。从像素电极PE分支的分支电极BE经由接触孔CH连接到薄膜晶体管TFTa的源电极SE。分支电极BE布置在非像素区中。
多个开口OP可以形成在像素电极PE中。像素电极PE可以包括由开口OP限定的多个分支电极PE1、第一连接部分PE2和第二连接部分PE3。分支电极PE1以相同的间隔距离在第二方向D2上延伸。第一连接部分PE2和第二连接部分PE3在第一方向D1上延伸。第一连接部分PE2连接分支电极PE1的一端，而第二连接部分PE3连接分支电极PE1的另一端。
尽管未示出，但是数据线DLj在第二方向D2上延伸以电连接到源极驱动芯片310-1～310-k。因此，从源极驱动芯片310-1～310-k输出的数据电压可以施加到数据线DLj。此外，栅极线GLi在第一方向D1上延伸以电连接到栅极驱动器200。从栅极驱动器200输出的栅极信号可以施加到栅极线GLi。
共电极CE可以布置在像素PXij中。共电压施加到共电极CE。共电极CE可以布置在基底和像素电极PE之间。在另一实施例中，共电极CE可以布置在相对的基底上，液晶层可以布置在共电极CE和像素电极PE之间。
图3是沿图2的线III-III'截取的剖视图。
参照图3和图2，显示面板100可以包括彼此面对的下显示面板10和上显示面板30、以及注入在下显示面板10和上显示面板30之间的液晶层40。显示面板100可以是液晶显示面板。
下显示面板10可以包括第一基底11、薄膜晶体管TFTa和像素电极PE。下显示面板10可以被称为TFT基底。像素PX11～PXnm可以布置在下显示面板10上。
第一基底11可以包括透明玻璃或塑料。
包括栅极线GLi和栅电极GE的栅极导体12可以布置在第一基底11上。图3中示出的栅极导体12对应于栅电极GE。栅极导体12可以包括诸如铝(Al)或铝合金的铝基金属、诸如银(Ag)或银合金的银基金属、诸如铜(Cu)或铜合金的铜基金属、诸如钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)、钛(Ti)等。栅极导体12可以具有多层结构，其中，所述多层结构包括具有不同的物理性质的至少两个导电层。
栅极绝缘层13可以布置在栅极导体12之上。栅极绝缘层13可以包括氮化硅(SiNx)或氧化硅(SiOx)。栅极绝缘层13可以具有多层结构，其中，所述多层结构包括具有不同的物理性质的至少两个绝缘层。
半导体层ACT 14可以布置在栅极绝缘层13上。半导体层14可以包括非晶硅或多晶硅。在另一实施例中，半导体层14可以包括氧化物半导体。氧化物半导体可以包括铟镓锌氧化物(IGZO)。半导体层14可以包括连接到漏电极DE的漏区14d、连接到源电极SE的源区14s以及在漏区14d和源区14s之间的沟道区14c。
电阻式接触构件15d和15s可以布置在半导体层14上。电阻式接触构件15d和15s可以包括硅化物或者诸如以高浓度掺杂有诸如磷的n型杂质的n+氢化非晶硅的材料。电阻式接触构件15d和15s可以布置在半导体层14的漏区14d和源区14s上。当半导体层14是氧化物半导体时，在一些实施例中可以省略电阻式接触构件15d和15s。
数据导体16可以布置在栅极绝缘层13以及电阻式接触构件15d和15s上。数据导体16可以包括具有漏电极DE 16d的数据线DLj以及源电极SE16s。
如上所述，漏电极DE可以包括第一漏极倾斜部分DEa和第二漏极倾斜部分DEb，第一漏极倾斜部分DEa在第一方向D1和第二方向D2之间的方向上延伸，第二漏极倾斜部分DEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一漏极倾斜部分DEa的端部延伸。此外，源电极SE可以包括第一源极倾斜部分SEa和第二源极倾斜部分SEb，第一源极倾斜部分SEa在第一方向D1和第二方向D2之间的方向上延伸，第二源极倾斜部分SEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一源极倾斜部分SEa的端部延伸。
数据线DLj将数据信号传输到薄膜晶体管TFTa并且在第二方向D2上延伸，数据线DLj与沿第一方向D1延伸的栅极线GLi交叉。数据线DLj可以包括漏电极DE之间的连接部分。连接部分可以具有如图2中示出的在第二方向D2上延伸的线性形状。在另一实施例中，连接部分可以具有弯曲形状以增加显示面板100的开口率。在这点上，下面参照图5至图8来提供详细的描述。
栅电极GE、漏电极DE和源电极SE以及半导体层ACT 14形成单个薄膜晶体管TFTa。薄膜晶体管TFTa的沟道形成在漏电极DE和源电极SE之间的沟道区14c中。
数据导体16可以包括诸如钼、铬、钽或钛或者它们的合金的难熔金属。数据导体16可以具有包括难熔金属层(未示出)和低电阻式导电层(未示出)的多层结构。例如，数据导体16可以具有包括下层和上层的双层结构，下层可包括铬或钼或者它们的合金，上层包括铝或其合金。在另一实施例中，数据导体16可以具有包括钼或其合金的下层、包括铝或其合金的中间层以及包括钼或其合金的上层的三层结构。然而，除此之外，数据导体16可以包括其它各种金属或导体。数据线DLj的宽度可以是大约3.5±0.75μm。
第一保护层17可以布置在数据导体16、栅极绝缘层13和半导体层14的暴露部分上，例如，可以布置在沟道区14c之上。第一保护层17可以包括有机绝缘材料或无机绝缘材料。
第二保护层18可以布置在第一保护层17上。在一些实施例中可以省略第二保护层18。在实施例中，第二保护层18可以是滤色器。当第二保护层18是滤色器时，第二保护层18可以显示原色中的一种。例如，第二保护层18可以是用于选择性地使红色光、绿色光和蓝色光中的仅一种光通过的滤色器。在另一实施例中，第二保护层18可以是用于选择性地使黄色光、青色光和品红色光中的仅一种光通过的滤色器。
共电极CE可以布置在第二保护层18上。如图2中示出的，共电极CE以面板形式布置在像素区PA中，而只有连接像素区PA之上的共电极CE的连接部分可以布置在非像素区中。共电极CE可以接收从显示区DA的外部供应的特定尺寸的共电压。在另一实施例中，共电极CE可形成在第一基底11的整个表面上。
第三保护层19可以布置在共电极CE上。第三保护层19可以包括有机绝缘材料或无机绝缘材料。
像素电极PE和分支电极BE 20可以布置在第三保护层19上。像素电极PE可以具有多个开口OP，并且可以包括由开口OP限定的分支电极PE1以及连接分支电极PE1的连接部分PE2和PE3。分支电极BE 20是从像素电极PE朝向非像素区延伸并将像素电极PE连接到源电极SE 16s的部分。
像素电极PE和分支电极BE 20可以包括透明导电材料。例如，像素电极PE和分支电极BE 20可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、铟锡锌氧化物(ITZO)的透明导电金属氧化物。
用于暴露源电极SE 16s的一部分的接触孔CH形成在第一保护层17、第二保护层18和第三保护层19中。分支电极BE 20经由接触孔CH电连接到源电极SE 16s。
虽然未示出，但是取向层可以布置在像素电极PE和第三保护层19上。取向层可以是水平取向层。取向层包括光响应材料并且是光学取向的。例如，环丁烷类可光降解材料或偶氮苯类可光致异构化材料可以用作光学取向的取向层。
上显示面板30可以包括第二基底31和遮光构件32。
第二基底31可以包括透明玻璃或塑料。遮光构件32可以布置在第二基底31上。遮光构件32可以被称为黑矩阵，并且防止光泄漏。
多个滤色器(未示出)可以布置在第二基底31上。滤色器可以布置为对应于像素区PA。滤色器可以透射原色中仅一种颜色的光。当下显示面板10的第二保护层18是滤色器时，在一些实施例中在上显示面板30中可以省略滤色器。此外，上显示面板30的遮光构件32也可以布置在下显示面板10上。
覆盖层33可以布置在遮光构件32和滤色器上。覆盖层33包括绝缘材料、防止滤色器暴露并且提供平坦表面。在一些实施例中可以省略覆盖层33。
取向层可以布置在覆盖层33上。取向层可以是水平取向层。取向层可以包括光响应材料并且可以光学取向。
液晶层40可以包括具有正介电各向异性的向列型液晶材料。液晶层40的液晶分子可以具有这样的结构：液晶分子的长轴方向平行于下显示面板10和上显示面板30，并且液晶分子的长轴方向从下显示面板10的取向层的取向方向到上显示面板30螺旋地扭转大约90°。
像素电极PE经由数据线DLj和薄膜晶体管TFTa接收数据电压，而共电极CE可以从布置在显示区DA外部的共电压施加器(未示出)接收恒定量的共电压。
由于像素电极PE和共电极CE产生电场，所以位于像素电极PE和共电极CE上面的液晶层40的液晶分子在平行于电场方向的方向上旋转。穿过液晶层40的光的偏振根据液晶分子的旋转方向而变化。
显示面板100可以具有大于约200PPI的分辨率。换句话说，显示面板100可以在大约1英寸×1英寸的区域内包括大约200个或更多个像素PX。一个像素PX可以具有大约40μm或更小的宽度以及大约120μm或更小的高度。在这种状态下，像素PX的宽度由两条相邻的数据线DLj和DLj+1的竖直中心部分之间的间隔来限定，而像素PX的高度可以由两条相邻栅极线GLi-1和GLi的水平中心部分之间的间隔来限定。
图4是根据另一实施例的薄膜晶体管TFTb的平面图。
参照图4，薄膜晶体管TFTb可以布置在图2的像素PXij中。例如，可以用图4的薄膜晶体管TFTb替代图2的薄膜晶体管TFTa。
薄膜晶体管TFTb可以包括栅电极GE、漏电极DE、源电极SE和半导体层ACT。栅电极GE连接到栅极线GLi，漏电极DE连接到数据线DLj，源电极SE连接到图2的像素电极PE。
漏电极DE可以包括第一漏极倾斜部分DEa、第二漏极倾斜部分DEb和第三漏极倾斜部分DEc，第一漏极倾斜部分DEa在第一方向D1和第二方向D2之间的方向上延伸，第二漏极倾斜部分DEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一漏极倾斜部分DEa的端部延伸，第三漏极倾斜部分DEc在第一方向D1和第二方向D2之间的方向上从第二漏极倾斜部分DEb的端部延伸。第三漏极倾斜部分DEc可以布置为平行于第一漏极倾斜部分DEa。在另一实施例中，漏电极DE可以具有相对于图4的漏电极DE左右对称的形状。
漏电极DE可以与数据线DLj一体地形成。在这种情况下，漏电极DE可以被限定为数据线DLj的与栅电极GE至少部分地叠置的部分。此外，数据线DLj可以被限定为包括连接部分以连接在第二方向D2上相邻的薄膜晶体管TFTb的漏电极DE。漏电极DE的第一漏极倾斜部分DEa和第三漏极倾斜部分DEc分别连接到数据线DLj的连接部分。
源电极SE在栅电极GE上面布置为与漏电极DE分隔开。源电极SE可以布置为在第一方向D1上与漏电极DE分隔开。在另一实施例中，源电极SE可以布置为在与第一方向D1相反的方向上与漏电极DE分隔开。
与漏电极DE类似，源电极SE可以包括第一源极倾斜部分SEa、第二源极倾斜部分SEb和第三源极倾斜部分SEc，第一源极倾斜部分SEa在第一方向D1和第二方向D2之间的方向上延伸，第二源极倾斜部分SEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一源极倾斜部分SEa的端部延伸，第三源极倾斜部分SEc在第一方向D1和第二方向D2之间的方向上从第二源极倾斜部分SEb的端部延伸。第一源极倾斜部分SEa可以布置为与第一漏极倾斜部分DEa平行，第二源极倾斜部分SEb可以布置为与第二漏极倾斜部分DEb平行，第三源极倾斜部分SEc可以布置为与第三漏极倾斜部分DEc平行。
如图4中示出的，在第三方向D3上观察的漏电极DE和源电极SE的平面形状可以是z字形形状。
在第一漏极倾斜部分DEa延伸的方向与第二方向D2之间的角度θ1可以在大约30°和大约60°之间选择。在第二漏极倾斜部分DEb延伸的方向与第二方向D2之间的角度θ2可以在大约30°和大约60°之间选择。在第三漏极倾斜部分DEc延伸的方向与第二方向D2之间的角度θ3可以在大约30°和大约60°之间选择。例如，角度θ1、角度θ2和角度θ3中的每一个角度可以是大约45°。
半导体层ACT可以布置为在栅电极GE上面与栅电极GE至少部分地叠置。半导体层ACT可以包括连接到漏电极DE的漏区、连接到源电极SE的源区、以及位于漏区和源区之间的沟道区。沟道区可以具有与漏电极DE和源电极SE的平面形状对应的z字形形状。因此，当沟道区的平面形状为z字形形状时，与“I”形状的情况相比，即使沟道宽度相同，也可以减小薄膜晶体管TFTb的在第二方向D2上的长度。
在第二方向D2上相邻的像素区PA之间的非像素区的宽度受到薄膜晶体管TFTb的在第二方向D2上的长度的限制。在实施例中，由于漏电极DE、源电极SE和沟道区形成为z字形形状，所以可以减小薄膜晶体管TFTb的在第二方向D2上的长度以及非像素区的宽度。因此，可以相对地增大像素区PA的区域，并因此可以提高显示面板100的开口率。
图5是根据另一实施例的包括TFT的像素的平面图。
图5示出了根据另一实施例的包括薄膜晶体管TFTc的单个像素PXa的示例。可以用像素PXa替代图2的像素PXij。像素PXa可以具有与图2的像素PXij的结构类似的结构。在下面的描述中，主要讨论像素PXa和像素PXij之间的差异，并且省略对它们的共同的描述。
参照图5，像素PXa可以包括薄膜晶体管TFTc和像素电极PE。像素PXa连接到在第一方向D1上延伸的栅极线GLi以及在第二方向D2上延伸的数据线DLj。在图5中，第一方向D1被限定为从右到左的方向。
薄膜晶体管TFTc可以布置在非像素区中。薄膜晶体管TFTc可以包括连接到栅极线GLi的栅电极GE、连接到数据线DLj的漏电极DE、连接到像素电极PE的源电极SE以及用于形成薄膜晶体管TFTc的沟道的半导体层ACT。
栅电极GE从栅极线GLi分支。栅极线GLi与在第一方向D1上布置的薄膜晶体管TFTc的栅电极GE电连接。栅电极GE可以与栅极线GLi一体地形成。
漏电极DE可以包括第一漏极倾斜部分DEa和第二漏极倾斜部分DEb，第一漏极倾斜部分DEa在第一方向D1和第二方向D2之间的方向上延伸，第二漏极倾斜部分DEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一漏极倾斜部分DEa的端部延伸。如图5中示出的，在第三方向D3上观察的漏电极DE的平面形状可以是左尖括号“<”。
源电极SE布置为在栅电极GE上面与漏电极DE分隔开。如图5中示出的，在第三方向D3上观察的源电极SE的平面形状可以对应于漏电极DE的平面形状。源电极SE可以布置为在与第一方向D1相反的方向上与漏电极DE分隔开。
源电极SE可以包括第一源极倾斜部分SEa和第二源极倾斜部分SEb，第一源极倾斜部分SEa在第一方向D1和第二方向D2之间的方向上延伸，第二源极倾斜部分SEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一源极倾斜部分SEa的端部延伸。如图5中示出的，源电极SE的平面形状可以与漏电极DE的平面形状对应并且可以是左尖括号“<”。
半导体层ACT可以布置为在栅电极GE上面与栅电极GE至少部分地叠置。半导体层ACT可以包括连接到漏电极DE的漏区、连接到源电极SE的源区、以及位于漏区和源区之间的沟道区。
沟道区可以具有与漏电极DE和源电极SE的平面形状对应的左尖括号“<”的形状。因此，当沟道区的平面形状为尖括号时，与“I”形状的情况相比，即使沟道宽度相同，也可以减小薄膜晶体管TFTc的在第二方向D2上的长度。因此，可以减小非像素区的宽度，因此可以提高显示面板100的开口率。
漏电极DE可以与数据线DLj一体地形成。在这种情况下，漏电极DE可以被限定为数据线DLj的与栅电极GE至少部分地叠置的部分。此外，数据线DLj可以被限定为包括连接部分DLc以连接在第二方向D2上相邻的薄膜晶体管TFTc的漏电极DE。因此，数据线DLj可以包括漏电极DE和连接部分DLc。
如图5示出的，数据线DLj可以具有弯曲形状以增加显示面板100的开口率。连接部分DLc可以包括第一数据倾斜部分DLa和第二数据倾斜部分DLb，第一数据倾斜部分DLa在与第一方向D1相反的方向和第二方向D2之间的方向上从两个相邻薄膜晶体管TFTc和TFTc'中的第一薄膜晶体管TFTc'的漏电极DE的第二漏极倾斜部分DEb的端部延伸，第二数据倾斜部分DLb在第一方向D1和第二方向D2之间的方向上从第一数据倾斜部分DLa的端部延伸到两个相邻薄膜晶体管TFTc和TFTc'中的第二薄膜晶体管TFTc的漏电极DE的第一漏极倾斜部分DEa的端部。第一数据倾斜部分DLa和第二数据倾斜部分DLb在像素PXa的形成V形状的中间区中相交。在实施例中，第一数据倾斜部分DLa可以相对于第二方向D2倾斜大约7°，而第二数据倾斜部分DLb可以相对于第二方向D2倾斜大约-7°。
如图5中示出的，第二漏极倾斜部分DEb可以比第一数据倾斜部分DLa相对于第二方向D2倾斜更多，第一漏极倾斜部分DEa可以比第二数据倾斜部分DLb相对于第二方向D2倾斜更多。
像素电极PE主要布置在像素区PA中。像素电极PE朝向非像素区延伸，并经由接触孔CH连接到薄膜晶体管TFTc的源电极SE。从像素电极PE分支的分支电极BE经由接触孔CH连接到薄膜晶体管TFTc的源电极SE。分支电极BE布置在非像素区中。
像素电极PE可以具有与数据线DLj的连接部分DLc对应的弯曲的边缘。
多个开口OP可以形成在像素电极PE中。像素电极PE可以包括由开口OP限定的多个分支电极PE1、第一连接部分PE2和第二连接部分PE3。分支电极PE1可以具有相同的间隔距离。第一连接部分PE2和第二连接部分PE3在第一方向D1上延伸。第一连接部分PE2连接分支电极PE1的一端，而第二连接部分PE3连接分支电极PE1的另一端。
开口OP可以具有与数据线DLj的连接部分DLc的平面形状对应的弯曲形状。如图5中示出的，开口OP的中间区和端部区可以具有相比于其它区域进一步倾斜的形状。
被施加共电压的共电极CE可以布置在像素PXa中。
虽然薄膜晶体管TFTc的漏电极DE和源电极SE以及半导体层ACT的沟道区被示出为具有左尖括号“<”的平面形状，但是这仅是示例，它们可以具有右尖括号“>”的平面形状或z字形形状的平面形状。
图6是根据另一实施例的包括TFT的像素的平面图。
图6示出了根据另一实施例的包括薄膜晶体管TFTd的单个像素PXb的示例。可以用像素PXb替代图2的像素PXij。像素PXb可以具有与图5的像素PXa的结构类似的结构。在下面的描述中，主要讨论像素PXb和像素PXa之间的差异，并且省略对它们的共同的描述。
参照图6，像素PXb可以包括薄膜晶体管TFTd和像素电极PE。像素PXb连接到在第一方向D1上延伸的栅极线GLi以及在第二方向D2上延伸的数据线DLj。在图6中，第一方向D1被限定为从左到右的方向。虽然在图5中栅极线GLi布置为与像素PXa的端部区交叉，但是如图6中示出的，栅极线GLi布置为与像素PXb的中间区交叉。
薄膜晶体管TFTd可以包括连接到栅极线GLi的栅电极GE、连接到数据线DLj的漏电极DE、连接到像素电极PE的源电极SE以及用于形成薄膜晶体管TFTd的沟道的半导体层ACT。
作为栅极线GLi的一部分，栅电极GE可以是宽度增加的部分。栅极线GLi电连接布置在第一方向D1上的薄膜晶体管TFTd的栅电极GE。
漏电极DE可以包括第一漏极倾斜部分DEa和第二漏极倾斜部分DEb，第一漏极倾斜部分DEa在第一方向D1和第二方向D2之间的方向上延伸，第二漏极倾斜部分DEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一漏极倾斜部分DEa的端部延伸。如图6中示出的，在第三方向D3上观察的漏电极DE的平面形状可以是右尖括号“>”。
漏电极DE可以被限定为数据线DLj的与栅电极GE至少部分地叠置的部分。数据线DLj可以被限定为包括连接部分DLc以连接在第二方向D2上相邻的薄膜晶体管TFTd的漏电极DE。因此，数据线DLj可以包括漏电极DE和连接部分DLc。
数据线DLj可以具有弯曲形状以增加显示面板100的开口率。连接部分DLc可以包括第一数据倾斜部分DLa和第二数据倾斜部分DLb，第一数据倾斜部分DLa在与第一方向D1相反的方向和第二方向D2之间的方向上延伸，第二数据倾斜部分DLb在第一方向D1和第二方向D2之间的方向上延伸。在实施例中，第一数据倾斜部分DLa可以相对于第二方向D2倾斜大约7°，而第二数据倾斜部分DLb可以相对于第二方向D2倾斜大约-7°。
如图6示出的，第二漏极倾斜部分DEb可以是随着第一数据倾斜部分DLa在同一方向上延伸而获得的部分，而第一漏极倾斜部分DEa可以是随着第二数据倾斜部分DLb在同一方向上延伸而获得的部分。第二漏极倾斜部分DEb和第一数据倾斜部分DLa可以相对于第二方向D2以相同的角度倾斜，而第一漏极倾斜部分DEa和第二数据倾斜部分DLb可以相对于第二方向D2以相同的角度倾斜。
源电极SE布置为在栅电极GE上面与漏电极DE分隔开。当在第三方向D3上观察时，源电极SE的平面形状对应于漏电极DE的平面形状，并且可以布置为在与第一方向D1相反的方向上与漏电极DE分隔开。
源电极SE可以包括第一源极倾斜部分SEa和第二源极倾斜部分SEb，第一源极倾斜部分SEa在第一方向D1和第二方向D2之间的方向上延伸，第二源极倾斜部分SEb在与第一方向D1相反的方向和第二方向D2之间的方向上从第一源极倾斜部分SEa的端部延伸。如图6中示出的，源电极SE的平面形状可以是与漏电极DE的平面形状对应的右尖括号“>”。
半导体层ACT布置为在栅电极GE上面与栅电极GE至少部分地叠置。半导体层ACT可以包括连接到漏电极DE的漏区、连接到源电极SE的源区、以及位于漏区和源区之间的沟道区。
沟道区可以具有与漏电极DE和源电极SE的平面形状对应的右尖括号“>”的形状。因此，当沟道区的平面形状为尖括号时，与“I”形状的情况相比，即使沟道宽度相同，也可以减小薄膜晶体管TFTd的在第二方向D2上的长度。因此，可以减小非像素区的宽度，因此可以提高显示面板100的开口率。
像素电极PE可以包括第一像素电极部分PEa、第二像素电极部分PEb和像素连接部分PEc。第一和第二像素电极部分PEa和PEb可以布置在像素区PA中，而像素连接部分PEc可以布置在非像素区中。像素连接部分PEc经由接触孔CH连接到薄膜晶体管TFTd的源电极SE。此外，像素连接部分PEc连接第一像素电极部分PEa和第二像素电极部分PEb。
根据一个实施例，薄膜晶体管TFTd布置在像素PXb的中心区中。此外，栅极线GLi可以布置为与像素PXb的中心区交叉。像素连接部分PEc可以布置在像素PXb的中心区中。
第一像素电极部分PEa可以具有与数据线DLj-1和DLj的第二数据倾斜部分DLb对应的倾斜形状。第二像素电极部分PEb可以具有与数据线DLj-1和DLj的第一数据倾斜部分DLa对应的倾斜形状。
多个第一开口OPa可以形成在第一像素电极部分PEa中。第一开口OPa可以具有与数据线DLj-1和DLj的第二数据倾斜部分DLb对应的倾斜的缝隙形状。第一开口OPa的相对的端部可以相比于其中心部分进一步地倾斜。
多个第二开口OPb可以形成在第二像素电极部分PEb中。第二开口OPb可以具有与数据线DLj-1和DLj的第一数据倾斜部分DLa对应的倾斜的缝隙形状。第二开口OPb的相对的端部可以相比于其中心部分进一步地倾斜。
被施加共电压的共电极CE可以布置在像素PXb中。
图7是根据另一实施例的包括薄膜晶体管TFTe的像素的平面图。
图7示出了根据另一实施例的包括薄膜晶体管TFTe的单个像素PXc的示例。可以用像素PXc替代图2的像素PXij。像素PXc可以具有与图6的像素PXb的结构类似的结构。在下面的描述中，主要讨论像素PXc和像素PXb之间的差异，并且省略对它们的共同的描述。
参照图7，像素PXc可以包括薄膜晶体管TFTe和像素电极PE。薄膜晶体管TFTe连接到在第一方向D1上延伸的栅极线GLi以及在第二方向D2上延伸的数据线DLj。
薄膜晶体管TFTe可以包括具有第一漏极倾斜部分DEa和第二漏极倾斜部分DEb的漏电极DE以及具有第一源极倾斜部分SEa和第二源极倾斜部分SEb的源电极SE。
虽然在图6中源电极SE布置为在与第一方向D1相反的方向上与漏电极DE分隔开，但是根据一个实施例，源电极SE可以布置成如图7中示出的在第一方向D1上与漏电极DE分隔开。
图8是根据另一实施例的包括薄膜晶体管TFTf的像素的平面图。
图8示出了根据另一实施例的包括薄膜晶体管TFTf的单个像素PXd的示例。可以用像素PXd替代图2的像素PXij。像素PXd可以具有与图6的像素PXb的结构类似的结构。在下面的描述中，主要讨论像素PXd和像素PXb之间的差异，并且省略对它们的共同的描述。
参照图8，像素PXd可以包括薄膜晶体管TFTf和像素电极PE。薄膜晶体管TFTf连接到在第一方向D1上延伸的栅极线GLi以及在第二方向D2上延伸的数据线DLj。数据线DLj可以包括具有第一数据倾斜部分DLa和第二数据倾斜部分DLb的连接部分DLc。
薄膜晶体管TFTf可以包括具有第一漏极倾斜部分DEa和第二漏极倾斜部分DEb的漏电极DE以及具有第一源极倾斜部分SEa和第二源极倾斜部分SEb的源电极SE。
在图8中，在第二漏极倾斜部分DEb延伸的方向与第二方向D2之间的角度与在第一数据倾斜部分DLa延伸的方向与第二方向D2之间的角度相同。在第一漏极倾斜部分DEa延伸的方向与第二方向D2之间的角度与在第二数据倾斜部分DLb延伸的方向与第二方向D2之间的角度相同。根据一个实施例，薄膜晶体管TFTf的漏电极DE可以相比于数据线DLj的连接部分DLc进一步地弯曲。例如，在第二漏极倾斜部分DEb延伸的方向与第二方向D2之间的角度可以大于在第一数据倾斜部分DLa延伸的方向与第二方向D2之间的角度，在第一漏极倾斜部分DEa延伸的方向与第二方向D2之间的角度可以大于在第二数据倾斜部分DLb延伸的方向与第二方向D2之间的角度。
应该理解的是，这里描述的实施例应该仅被认为是描述性的含义，而不是为了限制的目的。对每个实施例内的特征或方面的描述通常应被认为可用于其它实施例中的其它类似的特征或方面。
虽然已经参照附图描述了一个或更多个实施例，但是本领域的普通技术人员将理解的是，在不脱离由权利要求限定的精神和范围的情况下，于此可以在形式和细节上进行各种改变。

Claims (16)

1.一种薄膜晶体管基底，所述薄膜晶体管基底包括：
基底；
多个薄膜晶体管，在所述基底上面沿第一方向和第二方向布置，其中，所述多个薄膜晶体管中的每个包括：栅电极，位于所述基底上；漏电极，位于所述栅电极上面，并且包括在所述第一方向和所述第二方向之间的方向上延伸的第一漏极倾斜部分以及在与所述第一方向相反的方向和所述第二方向之间的方向上从所述第一漏极倾斜部分的端部延伸的第二漏极倾斜部分；源电极，在所述栅电极上面与所述漏电极分隔开，并且包括在所述第一方向和所述第二方向之间的所述方向上延伸的第一源极倾斜部分以及在与所述第一方向相反的所述方向和所述第二方向之间的所述方向上从所述第一源极倾斜部分的端部延伸的第二源极倾斜部分；以及半导体层，与所述栅电极至少部分地叠置，并且包括连接到所述漏电极的漏区、连接到所述源电极的源区以及位于所述漏区和所述源区之间的沟道区；以及
多条数据线，在所述第二方向上延伸并且所述多条数据线中的每条数据线连接所述多个薄膜晶体管之中的布置在所述第二方向上的薄膜晶体管的所述漏电极，
其中，所述多条数据线中的每条包括多个连接部分，所述多个连接部分中的每个连接部分连接所述多个薄膜晶体管之中的在所述第二方向上相邻的两个薄膜晶体管的漏电极，
其中，所述连接部分中的每个包括：
第一数据倾斜部分，在与所述第一方向相反的所述方向和所述第二方向之间的方向上从所述两个薄膜晶体管中的第一薄膜晶体管的所述第二漏极倾斜部分的端部延伸，以及
第二数据倾斜部分，在所述第一方向和所述第二方向之间的方向上从所述第一数据倾斜部分的端部延伸到所述两个薄膜晶体管中的第二薄膜晶体管的所述第一漏极倾斜部分的端部，
其中，在所述第二漏极倾斜部分延伸的方向和所述第二方向之间的角度大于或等于在所述第一数据倾斜部分延伸的方向和所述第二方向之间的角度，
在所述第一漏极倾斜部分延伸的方向和所述第二方向之间的角度大于或等于在所述第二数据倾斜部分延伸的方向和所述第二方向之间的角度。
2.根据权利要求1所述的薄膜晶体管基底，其中，在与所述第一方向和所述第二方向垂直的第三方向上观察的所述漏电极和所述源电极的平面形状是左尖括号“<”或右尖括号“>”。
3.根据权利要求1所述的薄膜晶体管基底，其中，在与所述第一方向和所述第二方向垂直的第三方向上观察的所述漏电极的平面形状与在所述第三方向上观察的所述源电极的平面形状对应。
4.根据权利要求3所述的薄膜晶体管基底，其中，所述源电极在所述第一方向上与所述漏电极分隔开。
5.根据权利要求1所述的薄膜晶体管基底，其中：
所述漏电极还包括在所述第一方向和所述第二方向之间的所述方向上从所述第二漏极倾斜部分的端部延伸的第三漏极倾斜部分，
所述源电极还包括在所述第一方向和所述第二方向之间的所述方向上从所述第二源极倾斜部分的端部延伸的第三源极倾斜部分。
6.根据权利要求5所述的薄膜晶体管基底，其中，在与所述第一方向和所述第二方向垂直的第三方向上观察的所述漏电极和所述源电极的平面形状是z字形。
7.根据权利要求1所述的薄膜晶体管基底，其中，在所述第一漏极倾斜部分、所述第二漏极倾斜部分、所述第一源极倾斜部分和所述第二源极倾斜部分中的每个倾斜部分延伸的方向与所述第二方向之间的角度在30°和60°之间。
8.一种显示装置，所述显示装置包括：
基底；
多个像素，包括多个薄膜晶体管并且在所述基底上面沿第一方向和第二方向布置，其中，所述多个薄膜晶体管中的每个包括在所述多个像素之中的一对应像素中并且包括：栅电极，位于所述基底上；漏电极，位于所述栅电极上面，并且包括在所述第一方向和所述第二方向之间的方向上延伸的第一漏极倾斜部分以及在与所述第一方向相反的方向和所述第二方向之间的方向上从所述第一漏极倾斜部分的端部延伸的第二漏极倾斜部分；源电极，在所述栅电极上面与所述漏电极分隔开，并且包括在所述第一方向和所述第二方向之间的所述方向上延伸的第一源极倾斜部分以及在与所述第一方向相反的所述方向和所述第二方向之间的所述方向上从所述第一源极倾斜部分的端部延伸的第二源极倾斜部分；以及半导体层，与所述栅电极至少部分地叠置，并且包括连接到所述漏电极的漏区、连接到所述源电极的源区以及位于所述漏区和所述源区之间的沟道区；以及
多条数据线，每条数据线连接到所述多个薄膜晶体管之中的布置在所述第二方向上的薄膜晶体管，
其中，多条数据线中的每条数据线包括连接部分和漏电极部分，所述漏电极部分包括布置在所述第二方向上的所述薄膜晶体管中的每个晶体管的所述漏电极，以及
其中，连接部分中的每个连接部分将布置在所述第二方向上的所述薄膜晶体管中的第一薄膜晶体管的所述第二漏极倾斜部分直接连接到在所述第二方向上与所述第一薄膜晶体管相邻的第二薄膜晶体管的所述第一漏极倾斜部分，
其中，所述连接部分中的每个包括：
第一数据倾斜部分，在与所述第一方向相反的所述方向和所述第二方向之间的方向上从所述第一薄膜晶体管的所述第二漏极倾斜部分的端部延伸，以及
第二数据倾斜部分，在所述第一方向和所述第二方向之间的方向上从所述第一数据倾斜部分的端部延伸到所述第二薄膜晶体管的所述第一漏极倾斜部分的端部，
其中，在所述第二漏极倾斜部分延伸的方向和所述第二方向之间的角度大于或等于在所述第一数据倾斜部分延伸的方向和所述第二方向之间的角度，
在所述第一漏极倾斜部分延伸的方向和所述第二方向之间的角度大于或等于在所述第二数据倾斜部分延伸的方向和所述第二方向之间的角度。
9.根据权利要求8所述的显示装置，其中，在与所述第一方向和所述第二方向垂直的第三方向上观察的所述漏电极和所述源电极的平面形状是左尖括号“<”或右尖括号“>”。
10.根据权利要求8所述的显示装置，其中：
所述漏电极还包括在所述第一方向和所述第二方向之间的所述方向上从所述第二漏极倾斜部分的端部延伸的第三漏极倾斜部分，
所述源电极还包括在所述第一方向和所述第二方向之间的所述方向上从所述第二源极倾斜部分的端部延伸的第三源极倾斜部分。
11.根据权利要求10所述的显示装置，其中，在与所述第一方向和所述第二方向垂直的第三方向上观察的所述漏电极和所述源电极的平面形状是z字形。
12.根据权利要求8所述的显示装置，所述显示装置还包括：
多条栅极线，在所述第一方向上延伸并且连接所述多个薄膜晶体管之中的布置在所述第一方向上的薄膜晶体管的栅电极。
13.根据权利要求8所述的显示装置，其中：
在垂直于所述第一方向和所述第二方向的第三方向上观察的所述漏电极的平面形状对应于在所述第三方向上观察的所述源电极的平面形状，
所述源电极在所述第一方向上与所述漏电极分隔开。
14.根据权利要求8所述的显示装置，其中：
在与所述第一方向和所述第二方向垂直的第三方向上观察的所述漏电极的平面形状对应于在所述第三方向上观察的所述源电极的平面形状，
所述源电极在与所述第一方向相反的所述方向上与所述漏电极分隔开。
15.根据权利要求8所述的显示装置，其中，所述多个薄膜晶体管中的每个薄膜晶体管布置在所述多个像素之中的与所述一对应像素的中心区中。
16.根据权利要求8所述的显示装置，所述多个像素中的每个像素还包括：
像素电极，连接到所述多个薄膜晶体管中的包括在所述多个像素中的所述一对应像素中的薄膜晶体管的源电极；以及
液晶层，位于所述像素电极上。
CN201611126307.1A 2015-12-10 2016-12-09 薄膜晶体管基底和显示装置 Active CN106876404B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0176024 2015-12-10
KR1020150176024A KR102481378B1 (ko) 2015-12-10 2015-12-10 박막 트랜지스터 기판, 및 표시 장치

Publications (2)

Publication Number Publication Date
CN106876404A CN106876404A (zh) 2017-06-20
CN106876404B true CN106876404B (zh) 2022-06-24

Family

ID=59019700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611126307.1A Active CN106876404B (zh) 2015-12-10 2016-12-09 薄膜晶体管基底和显示装置

Country Status (3)

Country Link
US (1) US10234739B2 (zh)
KR (1) KR102481378B1 (zh)
CN (1) CN106876404B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428422B (zh) * 2016-01-05 2019-03-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
CN108628045B (zh) * 2017-03-21 2022-01-25 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
KR20200088541A (ko) * 2019-01-14 2020-07-23 삼성디스플레이 주식회사 표시 장치
CN115032842B (zh) * 2022-07-01 2023-11-28 武汉华星光电技术有限公司 显示面板及显示终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1696769A (zh) * 2004-05-10 2005-11-16 Lg.菲利浦Lcd株式会社 提高对比度的共平面开关模式液晶显示器件
CN101093329A (zh) * 2006-06-21 2007-12-26 Lg.菲利浦Lcd株式会社 用于共平面开关模式液晶显示器的阵列基板及其制造方法
CN102914922A (zh) * 2011-08-04 2013-02-06 乐金显示有限公司 面内切换模式液晶显示装置
CN103969900A (zh) * 2013-01-25 2014-08-06 乐金显示有限公司 液晶显示装置及其驱动方法
CN105116638A (zh) * 2009-12-18 2015-12-02 三星显示有限公司 液晶显示器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014190A (en) * 1995-11-30 2000-01-11 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display and a manufacturing method thereof
KR100767631B1 (ko) * 2001-06-19 2007-10-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
KR101105925B1 (ko) * 2004-10-27 2012-01-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20060089832A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 편광판 및 액정 표시 장치
KR101355920B1 (ko) 2006-12-11 2014-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
CN101315950A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 一种薄膜晶体管充电沟道结构
JP5421550B2 (ja) * 2008-06-06 2014-02-19 株式会社ジャパンディスプレイ 表示装置
US8436353B2 (en) 2008-09-16 2013-05-07 Sharp Kabushiki Kaisha Thin film transistor with recess
JP2010272664A (ja) 2009-05-21 2010-12-02 Sony Corp ａ−ＳｉＴＦＴ及びこのａ−ＳｉＴＦＴを有するシフトレジスター
US9126836B2 (en) * 2009-12-28 2015-09-08 Korea University Research And Business Foundation Method and device for CNT length control
TWI408479B (zh) * 2010-12-31 2013-09-11 Wintek Corp 顯示面板
KR101863224B1 (ko) 2011-12-21 2018-07-06 에스케이하이닉스 주식회사 반도체 장치
KR102049740B1 (ko) 2012-12-13 2019-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102072803B1 (ko) * 2013-04-12 2020-02-04 삼성디스플레이 주식회사 박막 반도체 장치 및 유기 발광 표시 장치
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1696769A (zh) * 2004-05-10 2005-11-16 Lg.菲利浦Lcd株式会社 提高对比度的共平面开关模式液晶显示器件
CN101093329A (zh) * 2006-06-21 2007-12-26 Lg.菲利浦Lcd株式会社 用于共平面开关模式液晶显示器的阵列基板及其制造方法
CN105116638A (zh) * 2009-12-18 2015-12-02 三星显示有限公司 液晶显示器件
CN102914922A (zh) * 2011-08-04 2013-02-06 乐金显示有限公司 面内切换模式液晶显示装置
CN103969900A (zh) * 2013-01-25 2014-08-06 乐金显示有限公司 液晶显示装置及其驱动方法

Also Published As

Publication number Publication date
KR102481378B1 (ko) 2022-12-27
US10234739B2 (en) 2019-03-19
CN106876404A (zh) 2017-06-20
KR20170069341A (ko) 2017-06-21
US20170168332A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
US7852446B2 (en) Liquid crystal display and method of driving the same
US9780177B2 (en) Thin film transistor array panel including angled drain regions
KR101592011B1 (ko) 액정 표시 장치
US7916225B2 (en) Liquid crystal display forming a coupling capacitor between a proximate and parallel portion of a drain electrode and a data line
US9778521B2 (en) Display apparatus
US20120206684A1 (en) Liquid crystal display and manufacturing method thereof
US20170115542A1 (en) Display device
KR101382481B1 (ko) 표시 장치
US20090244424A1 (en) Liquid crystal display, thin film transistor substrate and method thereof
KR20090089098A (ko) 액정 표시 장치
CN106876404B (zh) 薄膜晶体管基底和显示装置
US10488716B2 (en) Display device
KR20170097259A (ko) 표시 장치 및 이의 제조 방법
CN105911778B (zh) 具有提高的抗纹理性和侧向可视性的液晶显示器
US10295866B2 (en) Liquid crystal display device
US20140340623A1 (en) Liquid crystal display
JP7037268B2 (ja) 表示装置
CN105319785B (zh) 液晶显示器
US9030625B2 (en) Liquid crystal display
CN105826394B (zh) 薄膜晶体管和包括其的显示装置
US10401684B2 (en) Liquid crystal display device
KR102500559B1 (ko) 어레이 기판 및 이를 구비하는 표시장치
US9897868B2 (en) LCD and method of manufacturing the same
KR20080098882A (ko) 액정 표시 장치
US9869899B2 (en) Display device having improved control force over directers of liquid crystals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant