KR101592011B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101592011B1
KR101592011B1 KR1020090021415A KR20090021415A KR101592011B1 KR 101592011 B1 KR101592011 B1 KR 101592011B1 KR 1020090021415 A KR1020090021415 A KR 1020090021415A KR 20090021415 A KR20090021415 A KR 20090021415A KR 101592011 B1 KR101592011 B1 KR 101592011B1
Authority
KR
South Korea
Prior art keywords
electrode
voltage
common electrode
common
substrate
Prior art date
Application number
KR1020090021415A
Other languages
English (en)
Other versions
KR20100103031A (ko
Inventor
성동기
염주석
정연학
오근찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020090021415A priority Critical patent/KR101592011B1/ko
Priority to US12/618,491 priority patent/US20100230680A1/en
Publication of KR20100103031A publication Critical patent/KR20100103031A/ko
Application granted granted Critical
Publication of KR101592011B1 publication Critical patent/KR101592011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

액정 표시 장치를 제공한다. 본 발명의 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하는 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되는 화소 전극, 상기 화소 전극을 덮는 층간 절연막, 상기 층간 절연막 위에 위치하고, 서로 평행하게 뻗어 있으며 서로 연결되는 복수의 공통 전극선을 갖는 공통 전극, 상기 제1 기판과 대향하는 제2 기판, 상기 제2 기판 전면에 위치하는 기준 전극 그리고 상기 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 포함한다. 여기서, 상기 액정층은 음의 유전율 이방성을 갖는다.
화소 전극, 공통 전극, PLS(Plane to line switching)

Description

액정 표시 장치{Liquid crystal display device}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 박형화가 용이하고, 전력 소모가 상대적으로 작으며, 인체에 유해한 전자파 등이 거의 발생하지 않는 장점을 지니고 있다.
일반적으로, 액정 표시 장치는 어레이 기판, 컬러 필터 기판 및 액정층으로 이루어진다. 컬러 필터 기판에는 공통 전압이 인가되는 공통 전극이 구비되고, 어레이 기판에는 공통 전압과 다른 전압 레벨을 갖는 화소 전압이 인가된다. 따라서, 공통 전압과 화소 전압의 전압차에 의해서 어레이 기판과 컬러 필터 기판과의 사이에는 프린지 필드(fringe field)가 형성되고, 프린지 필드에 의해서 액정층에 포함된 액정 분자들이 회전한다.
따라서, 액정 분자들의 회전율은 프린지 필드의 크기에 따라서 변화된다. 즉, 프린지 필드의 크기가 증가할수록 액정 분자들의 회전율이 증가하고, 그 결과 액정표시장치의 투과율과 응답 속도가 향상된다.
그러나, 액정 표시 장치는 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광시야각을 구현하기 위한 방법으로서, 수직 배향 모드의 액정 표시 장치에 도메인 분할을 위한 절개부를 적용한 PVA(Patterned Vertical Alignment) 모드, 횡전계 방식을 도입한 IPS(In-Plane Switching) 모드 등이 제시되고 있다.
그러나 PVA 모드는 텍스쳐나 잔상이 발생하는 경우가 많고, 완벽한 광시야각을 구현하기에는 여전히 한계가 있다. 또한 IPS는 공통 전극이 개구율을 저하시켜 휘도가 상대적으로 낮기 때문에 고휘도의 백라이트를 채용하여야 하는 부담이 있다.
이러한 광시야각 및 고휘도를 동시에 구현하는 방식으로서 IPS 모드와 같은 횡전계 방식을 도입한 PLS(Plane to Line Switching) 모드가 주목받고 있다.
본 발명이 해결하고자 하는 과제는 투과율을 높이고, 응답 속도를 향상시킨 액정 표시 장치를 제공하는데 있다.
본 발명의 한 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하는 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되는 화소 전극, 상기 화소 전극을 덮는 층간 절연막, 상기 층간 절연막 위에 위치하고, 서로 평행하게 뻗어 있으며 서로 연결되는 복수의 공통 전극선을 갖는 공통 전극, 상기 제1 기판과 대향하는 제2 기판, 상기 제2 기판 전면에 위치하는 기준 전극 그리고 상기 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 포함한다. 상기 액정층은 음의 유전율 이방성을 갖는다.
상기 화소 전극은 상기 공통 전극선 복수 개와 중첩하고, 상기 중첩하는 복수 개의 공통 전극선에 걸쳐서 연속적인 면을 형성할 수 있다.
상기 화소 전극에 인가되는 화상 신호 전압과 상기 공통 전극에 인가되는 공통 전압은 상기 기준 전극에 인가되는 기준 전압에 대하여 프레임 단위로 반전할 수 있다.
상기 화상 신호 전압과 상기 공통 전압은 상기 기준 전압에 대하여 서로 반대 극성을 가질 수 있다.
상기 박막 트랜지스터는 상기 게이트선에 연결되는 게이트 전극, 상기 게이트 전극을 덮는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체층, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함한다. 상기 박막 트랜지스터를 덮고, 접촉 구멍을 갖는 보호막을 더 포함하고, 상기 화소 전극은 상기 접촉 구멍을 통해 상기 드레인 전극과 연결된다.
상기 공통 전극의 한쪽 끝부분에 공통 전극 패드를 더 포함하고, 상기 공통 전극 패드는 외부의 구동 장치로부터 인가된 신호를 상기 공통 전극에 전달할 수 있다.
상기 공통 전극은 데이터선 방향으로 연장되어 있어서 상기 게이트선과 교차할 수 있다.
상기 게이트선과 상기 공통 전극 사이에 위치하는 차단막을 더 포함할 수 있다.
상기 차단막은 유기막 또는 플로팅(Floating)된 도전체일 수 있다
상기 차단막은 상기 데이터선과 동일한 층에 위치할 수 있다.
상기 공통 전극은 상기 게이트선 및 상기 데이터선이 교차하여 정의하는 복수의 화소 영역마다 섬 모양으로 형성되고, 서로 이웃하는 상기 공통 전극 사이를 연결하는 연결 부재를 더 포함할 수 있다.
상기 공통 전극의 한쪽 끝부분에 공통 전극 패드를 더 포함하고, 상기 공통 전극 패드는 외부의 구동 장치에 의해 인가된 신호를 상기 공통 전극에 전달할 수 있다.
상기 액정층은 유전율 이방성의 값이 -2 내지 -3.5이고, 회전 점도가 50 내지 120 mPa·s 일 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하는 게이트선, 상기 게이트선과 교차하고, 서로 다른 제1 데이터 전압 및 제2 데이터 전압을 각각 전달하는 제1 데이터선 및 제2 데이터선, 상기 게이트선 및 상기 제1 데이터선과 연결되어 있는 제1 박막 트랜지스터, 상기 게이트선 및 상기 제2 데이터선과 연결되어 있는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터와 연결되는 화소 전극, 상기 화소 전극을 덮는 층간 절연막, 상기 층간 절연막 위에 위치하고, 상기 제2 박막 트랜지스터와 연결되어 있으며, 서로 평행하게 뻗어 있으며 서로 연결되는 복수의 가지선을 갖는 공통 전극, 상기 제1 기판과 대향하는 제2 기판, 상기 제2 기판 전면에 위치하는 기준 전극 그리고 상기 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 포함한다.
상기 화소 전극은 상기 가지선 복수 개와 중첩하고, 상기 중첩하는 복수 개의 가지선에 걸쳐서 연속적인 면을 형성할 수 있다.
상기 화소 전극에 인가되는 화상 신호 전압과 상기 공통 전극에 인가되는 공통 전압은 상기 기준 전극에 인가되는 기준 전압에 대하여 프레임 단위로 반전할 수 있다.
상기 화상 신호 전압과 상기 공통 전압은 상기 기준 전압에 대하여 서로 반대 극성을 가질 수 있다.
상기 화소 전극은 상기 제1 데이터 전압을 인가 받고 상기 공통 전극은 상기 제2 데이터 전압을 인가 받으며 상기 제1 데이터 전압값 및 상기 제2 데이터 전압값의 절대값은 동일할 수 있다.
상기 화소 전극은 상기 제1 데이터 전압을 인가 받고 상기 공통 전극은 상기 제2 데이터 전압을 인가 받으며, 상기 제1 데이터 전압값과 상기 제2 데이터 전압 값은 상기 기준 전압에 대하여 반대 극성을 가지며, 상기 제1 데이터 전압값 및 상기 제2 데이터 전압값의 절대값은 동일할 수 있다.
이와 같이 본 발명에 따르면, 음의 유전율 이방성을 갖는 액정층을 사용하고 화소 전극과 공통 전극에 서로 다른 신호를 전달하는 구동 방법을 통해 액정 구동 전압을 증가시켜 투과율과 응답 속도를 동시에 향상시킬 수 있다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 나타내는 배치도이다. 도 2는 도 1의 절단선 Ⅱ-Ⅱ' 를 따라 자른 단면도이다. 도 3은 도 1의 절단선 Ⅲ-Ⅲ' 를 따라 자른 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 실시예에 따른 액정 표시 장치는 제1 표시판(100), 제2 표시판(200) 및 두 표시판(100, 200) 사이에 형성된 액정층(3)을 포함할 수 있다. 여기서, 액정층(3)은 음의 유전율 이방성을 가질 수 있다.
제1 표시판(100)은 제1 절연 기판(110), 화소 전극(191) 및 화소 전극(191) 위에 층간 절연막(180b)을 사이에 두고 형성되어 있는 공통 전극(195)을 포함한다. 화소 전극(191)은 게이트선(121) 및 게이트선(121)과 교차하는 데이터선(171)에 의해 정의되는 복수의 화소 영역마다 섬 모양으로 형성될 수 있다. 공통 전극(195)은 상기 복수의 화소 영역에서 열 방향을 따라 연속적으로 형성될 수 있다. 공통 전극(195)은 서로 평행하게 뻗어 있으며 서로 연결되는 복수의 공통 전극선(193)을 포함한다.
화소 전극(191)은 화소 영역 대부분을 차지하는 면형으로 형성되어 있다. 따라서, 각 화소 전극(191)은 복수 개의 공통 전극선(193)과 중첩하며, 중첩하는 복수의 공통 전극선(193)에 걸쳐서 연속적인 면을 형성한다.
화소 전극(191) 위에는 층간 절연막(180b)이 소정의 두께로 형성되어 있고, 층간 절연막(180b) 위에 소정의 간격으로 이격되어 있는 복수의 공통 전극선(193)이 형성되어 있다. 복수의 공통 전극선(193)은 서로 연결되어 각각의 화소 영역에서 공통 전극을 형성한다. 여기서, 화소 전극(191)은 층간 절연막(180b)을 사이에 두고 공통 전극선(193)과 중첩한다.
제1 표시판(100)의 화소 전극(191)에는 외부로부터 화소 전압, 예를 들어 데이터 전압이 제공될 수 있고, 공통 전극(195)에는 외부로부터 공통 전압이 제공될 수 있다. 따라서, 화소 전극(191)과 공통 전극(195) 사이에는 데이터 전압과 공통 전압의 전위차에 의해 액정 분자들이 회전하는 수평 전계(A)가 형성될 수 있다.
제1 표시판(100) 하부에 비치되어 광을 제공하는 백 라이트 어셈블리(미도시)를 더 포함할 수 있다. 수평 전계(A)에 의해 액정층(3)의 액정 분자들이 회전함으로써 상기 백 라이트 어셈블리로부터 제공되는 광이 투과 또는 차단될 수 있게 된다.
제2 표시판(200)은 제2 절연 기판(210), 색필터(230), 블랙 매트릭스(220), 덮개막(250) 및 기준 전극(270)을 포함한다. 덮개막(250)은 생략될 수 있고, 색필터(230)와 블랙 매트릭스(220) 등은 제1 표시판(100)에 형성되거나 생략될 수 있다.
기준 전극(270)은 제1 표시판(100)과 제2 표시판(200)을 접합했을 때, 제2 절연 기판(210)의 두 면 중 제1 표시판(100)과 마주하는 면에 형성될 수 있다. 기준 전극(270)에는 일정한 전압이 제공될 수 있다.
이하, 도 1 내지 도 3을 참고하여, 본 발명의 실시예에 따른 액정 표시 장치에 대해 구체적으로 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위아래로 돌출한 복수의 게이트 전 극(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 집적 회로 칩의 형태로 제1 절연 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(미도시) 위에 장착되거나, 제1 절연 기판(110) 위에 직접 장착될 수 있고, 또는 제1 절연 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 공통 전극선(125)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30도 내지 약 80도인 것이 바람직하다.
게이트선(121) 위에는 질화 규소(SiNx) 또는 산화 규소(SiOx) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 게이트선(121)이 서로 단락되는 것을 방지하고, 이들 위에 형성되는 다른 도전성 박막과 절연시키는 역할을 한다. 게이트 절연막(140) 위에는 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 복수의 섬형 반도체(151)가 형성되어 있다. 섬형 반도체(151)는 게이트 전극(124) 위에 위치할 수 있다.
섬형 반도체(151) 위에는 복수의 섬형 저항성 접촉 부재 (163a, 165a)가 형성되어 있다. 저항성 접촉 부재(163a, 165a)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드로 만들어질 수 있다. 섬형 저항성 접촉 부재(163a, 165a)는 쌍을 이루어 섬형 반도체(151) 위에 배치되어 있다.
섬형 반도체(151)와 저항성 접촉 부재(163a, 165a)의 측면 역시 제1 절연 기판(110) 면에 대하여 경사져 있으며 경사각은 30도 내지 80도 정도일 수 있다.
저항성 접촉 부재(163a, 165a) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(175)이 형성되어 있다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극 (173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데 이터 신호를 생성하는 데이터 구동 회로(미도시)는 제1 절연 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 제1 절연 기판(110) 위에 직접 장착되거나, 제1 절연 기판(110)에 집적될 수 있다. 데이터 구동 회로가 제1 절연 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 넓은 한 쪽 끝 부분(177)과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 섬형 반도체(154)와 함께 하나의 박막 트랜지스터(TFT)를 이루며, 박막 트랜지스터(TFT)의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(151)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
저항성 접촉 부재(163a, 165a)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 게이트 절연막(140) 위에는 보호막(180a)이 형성되어 있다. 보호막(180a)은 무기 절연물 또는 유기 절연물 따위로 만들어지며, 무기 절연물의 예로는 질화 규소와 산화 규소를 들 수 있다. 유기 절연물은 감광성을 가질 수 있으며 그 유전 상수는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180a)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 보호막(180a)에는 드레인 전극(175)을 드러내는 복수의 접촉 구멍(185)이 형성되어 있다.
보호막(180a) 위에는 복수의 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다
화소 전극(191) 각각은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적 및 전기적으로 연결되어 있으며, 각각 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 화소 전극(191)은 게이트선(121)과 데이터선(171)이 교차하여 형성하는 복수의 화소 영역에서 섬 모양으로 형성되어 있다.
화소 전극(191) 위에 층간 절연막(180b)이 형성되어 있다. 층간 절연 막(180b)은 제1 절연 기판(110) 위에 전면적으로 형성될 수 있다. 층간 절연막(180b)과 보호막(180a)에는 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(182)이 형성되어 있으며, 층간 절연막(180b), 보호막(180a) 및 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
층간 절연막(180b) 위에는 복수의 공통 전극선(193)을 포함하는 공통 전극(195)이 형성되어 있다. 공통 전극선(193)은 서로 이격되어 있고, 서로 평행하게 뻗어 있다. 공통 전극선(193) 각각은 서로 이격되어 있으나, 공통 전극(195)의 한쪽 끝 부분에서 서로 연결될 수 있다. 따라서, 복수의 공통 전극선(193)에는 동일한 신호가 전달된다. 공통 전극(195)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다.
또한, 층간 절연막(180b) 위에는 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 이들은 공통 전극(195)과 마찬가지로 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다. 접촉 보조 부재(81)는 접촉 구멍(181)을 통하여 게이트선의 끝부분(129)과 연결되어 있고, 접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선이 끝부분(179)과 연결되어 있다.
화소 전극(191)은 박막 트랜지스터(TFT)와 연결되어 데이터 신호를 전달받는다. 하지만, 공통 전극(195)은 박막 트랜지스터(TFT)와 같은 스위칭 소자에 연결되어 있지 않다. 공통 전극(195)은 외부의 구동 장치에 의해 직접 신호를 전달받 을 수 있다. 여기서, 공통 전극(195)의 한쪽 끝부분에 공통 전극 패드(199)를 더 포함할 수 있다. 공통 전극 패드(199)는 외부의 구동 장치에서 발생된 신호를 공통 전극(195)에 전달한다.
공통 전극(195)은 열방향을 따라 연속적으로 형성될 수 있다. 다시 말해 위, 아래로 이웃하는 화소 영역 사이의 경계 부분에 공통 전극선(193)이 형성되어 있기 때문에 게이트선(121) 상부에서 공통 전극(195)이 중첩하여 커플링 현상이 발생할 수 있다. 본 발명의 실시예에서는 이를 방지하기 위해 게이트선(121) 위에 형성되고, 공통 전극(195)과 중첩하는 차단막(88)이 형성되어 있다. 차단막(88)은 유기막 또는 플로팅(Floating) 전극으로 형성할 수 있다. 차단막(88)은 게이트선(121)이 뻗어 있는 방향을 따라 길게 형성될 수 있다.
차단막(88)은 데이터선(171)을 형성할 때 함께 형성될 수 있고, 데이터선(171)과 동일한 층에 형성될 수 있다. 플로팅(Floating) 전극으로 차단막(88)을 형성하는 경우, 차단막(88)은 전기적으로 고립될 수 있다.
제1 표시판(100)과 대향하는 제2 표시판(200)에는 투명한 유리 등으로 이루어진 제2 절연 기판(210) 위에 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 빛샘을 막아주고, 게이트선(121) 및 데이터선(171)에 대응하는 부분과 박막 트랜지스터(TFT)에 대응하는 부분에 형성될 수 있다.
제2 절연 기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 무기 또는 유기 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 기준 전극(270)이 형성되어 있다. 기준 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어진다.
기준 전극(270)은 데이터 전압이 인가된 화소 전극(191) 및 공통 전압이 인가된 공통 전극(195)과 함께 수직 전계를 생성할 수 있으나, 화소 전극(191)과 공통 전극(195) 사이에 발생하는 수평 전계(A)에 비하여 작아 무시할 수 있다.
기준 전극(270)에 인가되는 신호는 공통 전극(195)에 인가된 신호와 다른 레벨의 전압일 수 있다. 또는, 기준 전극(270)에 인가되는 신호는 공통 전극(195)에 인가된 신호와 동일한 레벨의 전압일 수 있다. 여기서, 어느 경우든지 기준 전극(270)에 전달되는 전압은 일정할 수 있다.
기준 전극(270)이 제2 표시판(200) 안쪽면에 형성되어 있으므로 정전기 특성 개선을 위해 별도의 투명 전극판을 제2 표시판(200) 바깥면에 형성하는 공정을 생략할 수 있다.
제1 표시판(100)과 제2 표시판(200)의 안쪽 면에 배향막(미도시)을 더 포함할 수 있다. 또한, 제1 표시판(100) 및 제2 표시판(200)의 바깥쪽 면에는 편광판(미도시)을 더 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장 이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수평을 이루도록 배향되어 있을 수 있다. 액정층(3)은 유전율 이방성의 값이 -2 내지 -3.5이고, 회전 점도는 50 내지 120mPa·s 인 액정을 사용하여 형성할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 배치도이다. 도 5는 도 4의 절단선 Ⅴ-Ⅴ' 를 따라 자른 단면도이다.
도 4 및 도 5에 나타낸 본 발명의 다른 실시예는 도 1 내지 도 3에 나타낸 실시예와 대부분의 구성이 유사하다. 다만, 복수의 화소 영역 각각에 형성되어 있는 공통 전극(195) 사이를 연결하는 연결 부재(84)가 형성되어 있다. 연결 부재(84)는 공통 전극(195)의 일부분으로 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 형성되어 있다.
연결 부재(84)는 게이트선(121)과 교차하고 게이트선(121)과 교차하는 방향으로 뻗어 있는 막대 모양으로 형성될 수 있다. 따라서, 게이트선(121)과 공통 전극(195)이 중첩하는 면적을 최소화하여 커플링 발생을 줄일 수 있다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 배치도이다. 도 7은 도 6의 절단선 Ⅶ-Ⅶ' 를 따라 자른 단면도이다.
도 6 및 도 7에서 나타낸 실시예는 도 1 내지 도 5에 나타낸 실시예와 달리 하나의 화소 영역 내에 복수개의 박막 트랜지스터(TFT1, TFT2)가 구비된다. 화소 전극(191)과 연결되는 제1 박막 트랜지스터(TFT1)는 앞에 설명한 실시예와 구조가 동일하다.
제2 박막 트랜지스터(TFT2)는 독립 공통 전극(194)과 연결되어 있다. 제2 데이터선(171b)에 인가된 데이터 신호가 독립 공통 전극(194)에 전달된다. 앞에서 설명한 실시예와 달리, 본 실시예에서는 복수의 화소 영역마다 각각의 독립 공통 전극(194)이 따로따로 분리되어 형성되어 있고, 각 독립 공통 전극(194)에 제2 박막 트랜지스터(TFT2)가 연결되어 있다. 따라서, 도 4에 나타낸 연결 부재(84)가 필요하지 않고, 게이트선(121)과 독립 공통 전극(194)이 중첩하여 발생하는 커플링 현상이 거의 없다.
도 6 및 도 7을 참고하여, 본 발명의 실시예에 대하여 구체적으로 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(121)이 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위아래로 돌출한 복수의 게이트 전극(124a, 124b)을 포함한다. 게이트 절연막(140) 위에는 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 복수의 섬형 반도체(151a, 151b)가 형성되어 있다. 섬형 반도체(151a, 151b)는 게이트 전극(124a, 124b) 위에 위치할 수 있다.
섬형 반도체(151a, 151b) 위에는 복수의 섬형 저항성 접촉 부재 (163a, 165a, 163b, 165b)가 형성되어 있다. 저항성 접촉 부재(163a, 165a, 163b, 165b)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드로 만들어질 수 있다. 섬형 저항성 접촉 부재(163a, 165a, 163b, 165b)는 쌍을 이루어 섬형 반도체(151a, 151b) 위에 배치되어 있다.
저항성 접촉 부재(163a, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 복수의 데이터선(171a, 171b)과 복수의 드레인 전극(175a, 175b)이 형성되어 있다. 데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171a, 171b)은 게이트 전극(124a, 124b)을 향하여 뻗은 복수의 소스 전극(173a, 173b)을 포함한다.
드레인 전극(175a, 175b)은 데이터선(171a, 171b)과 분리되어 있고 게이트 전극(124a, 124b)을 중심으로 소스 전극(173a, 173b)과 마주 본다. 각 드레인 전극(175a, 175b)은 넓은 한 쪽 끝 부분(177a, 177b)과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173a, 173b)으로 일부 둘러싸여 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 섬형 반도체(151a)와 함께 제1 박막 트랜지스터(TFT1)를 이루며, 제1 박막 트랜지스터(TFT1)의 채널은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 제1 반도체(151a)에 형성된다.
제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 섬형 반도체(151b)와 함께 제2 박막 트랜지스터(TFT2)를 이루며, 제2 박막 트랜지스터(TFT2)의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체(151b)에 형성된다.
데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 게이트 절연막(140) 위에는 보호막(180a)이 형성되어 있다. 보호막(180a)에는 드레인 전극(175a)을 드러내는 제1 접촉 구멍(185a)이 형성되어 있다.
보호막(180a) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어진 복수의 화소 전극(191)이 형성되어 있다. 화소 전극(191) 각각은 제1 접촉 구멍(185a)을 통하여 드레인 전극(175a)과 물리적 및 전기적으로 연결되어 있으며, 드레인 전극(175a)으로부터 데이터 전압을 인가받는다.
화소 전극(191)은 게이트선(121)과 데이터선(171a, 171b))이 교차하여 형성하는 복수의 화소 영역에서 섬 모양으로 형성되어 있다. 화소 전극(191) 위에 층간 절연막(180b)이 형성되어 있다. 층간 절연막(180b)은 제1 절연 기판(110) 위에 전면적으로 형성될 수 있고, 보호막(180a) 및 층간 절연막(180b)에는 이들을 관통하는 제2 접촉 구멍(185b)이 형성되어 있다. 제2 접촉 구멍(185b)은 화소 전극(191)과 독립 공통 전극(194)이 중첩하지 않는 부분에 형성되어 있다. 화소 전극9191)과 독립 공통 전극(194)이 중첩하는 부분에 제2 접촉 구멍(185b)이 형성되면 독립 공통 전극(194)과 화소 전극(191)이 전기적으로 단락될 수 있기 때문이다. 도 7에 나타낸 것처럼 화소 전극(191)이 형성되지 않은 보호막(180a) 상부면을 층간 절연막(180b)이 직접 덮고, 보호막(180a) 및 층간 절연막(180b)을 연속적으로 관통하여 제2 접촉 구멍(185b)이 형성되어 있다. 또한, 제2 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)과 연결되도록 독립 공통 전극(194)의 일부분이 돌출되어 형성될 수 있다.
층간 절연막(180b) 위에 복수의 독립 공통 전극(194)이 형성되어 있다.
독립 공통 전극(194)은 서로 이격되어 있고, 서로 평행하게 뻗어 있는 복수 의 가지선을 가진다. 가지선들 각각은 서로 이격되어 있으나, 그 양단에 연결부가 형성되어 있어서 가지선들을 하나로 연결하고 있다. 따라서, 복수의 가지선에는 동일한 신호가 전달된다. 독립 공통 전극(194)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다.
도 8은 본 발명의 실시예에 따른 액정 표시 장치의 구동 방법을 나타내는 파형도이다.
도 1 및 도 8을 참고하면, 데이터선(171)에 의해 데이터 신호(Vd)가 화소 전극(191)에 전달되고, 화소 전극(191)에 인가되는 화상 신호 전압(Vp)은 기준 전압(3V)을 기준으로 하여 위와 아래로 주기적으로 변동한다. 즉, 매 프레임마다 화상 신호 전압(Vp)의 기준 전위에 대한 극성이 달라진다. 공통 전극(195)에 인가되는 공통 전압(Vc)도 기준 전압(3V)을 기준으로 하여 위와 아래로 프레임 단위로 변동한다. 여기서, 화상 신호 전압(Vp)이 상기 양극성일 때 공통 전압(Vc)은 음극성이고, 화상 신호 전압(Vp)이 음극성이면 공통 전압(Vc)은 양극성 일 수 있다. 이와 같이, 기준 전압(3V)에 대하여 화상 신호 전압(Vp)과 공통 전압(Vc)이 서로 반대 극성을 가지도록 반전시켜 구동하면 구동 전압을 낮출 수 있다.
도 1 내지 도 5에 나타낸 실시예는 열 방향으로 공통 전극(195)이 연속적으로 형성되어 있기 때문에 라인 반전(Line inversion)이 발생한다.
도 6 및 도 8을 참고하면, 제1 데이터선(171a)에 의해 제1 데이터 신호(Vd)가 화소 전극(191)에 전달되고, 제2 데이터선(171b)에 의해 제2 데이터 신호(Vc)가 독립 공통 전극(194)에 전달된다. 독립 공통 전극(194)에 인가하는 신호를 외부 구동 장치에서 직접 전달하지 않고, 복수의 화소 영역 각각에 형성된 제2 박막 트랜지스터(TFT2)에 의해 전달하므로 점 반전(Dot inversion)이 가능하다. 각각의 프레임에서 화소 전극(191)과 독립 공통 전극(194)에 인가하는 신호는 앞에서 설명한 것과 마찬가지로, 프레임 단위로 반전시키며 서로 반대 극성이 되도록 구동한다. 이 때, 화소 전극(191)에 인가하는 전압과 독립 공통 전극(194)에 인가하는 전압을 그 절대값이 동일하게 되도록 구동할 수도 있다. 즉, 제1 데이터선(171a)을 통해 화소 전극(191)에 전달되는 제1 데이터 신호(Vd)와 제2 데이터선(171b)을 통해 독립 공통 전극(194)에 전달되는 제2 데이터 신호(Vc)가 기준 전극(270)의 전압을 기준으로 하여 서로 극성이 반대이고, 절대값이 동일하게 되도록 구동할 수도 있다.
도 8과 달리, 기준 전압을 3V가 아닌 다른 전압, 예를 들어, 0V로 할 수도 있다.
본 발명의 실시예에 따른 액정 표시 장치는 상기에서 설명한 구동 방법에 한정되지 않고, 다양한 방법으로 구동할 수 있다.
본 발명의 실시예에 따르면, 음의 유전율 이방성을 갖는 액정층을 사용하고, 서로 다른 신호를 화소 전극 및 공통 전극에 각각 인가함으로써 투과율과 응답 속도를 동시에 개선할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 나타내는 배치도이다.
도 2는 도 1의 절단선 Ⅱ-Ⅱ' 를 따라 자른 단면도이다.
도 3은 도 1의 절단선 Ⅲ-Ⅲ' 를 따라 자른 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 배치도이다.
도 5는 도 4의 절단선 Ⅴ-Ⅴ' 를 따라 자른 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 배치도이다.
도 7은 도 6의 절단선 Ⅶ-Ⅶ' 를 따라 자른 단면도이다.
도 8은 본 발명의 실시예에 따른 액정 표시 장치의 구동 방법을 나타내는 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
175 드레인 전극 180a 보호막
180b 층간 절연막 181, 182 접촉 구멍
191 화소 전극 193 공통 전극선
194 독립 공통 전극 195 공통 전극
199 공통 전극 패드 270 기준 전극

Claims (21)

  1. 제1 기판,
    상기 제1 기판 위에 위치하는 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되는 화소 전극,
    상기 화소 전극을 덮는 층간 절연막,
    상기 층간 절연막 위에 위치하고, 서로 평행하게 뻗어 있으며 서로 연결되는 복수의 공통 전극선을 갖는 공통 전극,
    상기 제1 기판과 대향하는 제2 기판,
    상기 제2 기판 전면에 위치하고, 상기 화소 전극 및 상기 공통 전극과 중첩하는 기준 전극 그리고
    상기 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 포함하고, 상기 액정층은 음의 유전율 이방성을 가지며,
    상기 화소 전극, 상기 공통 전극 및 상기 기준 전극은 서로 다른 3개의 전기장 생성 전극을 정의하고,
    상기 복수의 공통 전극선은 상기 화소 전극과 중첩하고, 상기 화소 전극은 상기 중첩하는 복수 개의 공통 전극선에 걸쳐서 연속적인 면을 형성하면서 상기 연속적인 면의 전체를 통해 빛을 전달하며,
    상기 화소 전극은 상기 박막 트랜지스터로부터 화상 신호 전압을 인가받고, 상기 공통 전극은 공통 전압을 인가받으며, 상기 기준 전극은 기준 전압을 인가받으며,
    상기 화상 신호 전압과 상기 공통 전압은 상기 기준 전압에 대하여 프레임 단위로 반전하고, 상기 기준 전압은 일정한 전압이 연속적으로 인가되며,
    상기 화상 신호 전압과 상기 공통 전압은 상기 기준 전압에 대하여 서로 반대 극성을 가지며,
    상기 화상 신호 전압 및 상기 공통 전압은 0~ 8V이고,
    상기 기준 전압은 상기 화상 신호 전압과 상기 공통 전압의 사이인 액정 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에서,
    상기 박막 트랜지스터는
    상기 게이트선에 연결되는 게이트 전극,
    상기 게이트 전극을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체층,
    상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하고,
    상기 박막 트랜지스터를 덮고, 접촉 구멍을 갖는 보호막을 더 포함하고, 상기 화소 전극은 상기 접촉 구멍을 통해 상기 드레인 전극과 연결되는 액정 표시 장치.
  6. 제5항에서,
    상기 공통 전극의 한쪽 끝부분에 공통 전극 패드를 더 포함하고, 상기 공통 전극 패드는 외부의 구동 장치로부터 인가된 신호를 상기 공통 전극에 전달하는 액정 표시 장치.
  7. 제6항에서,
    상기 공통 전극은 데이터선 방향으로 연장되어 있어서 상기 게이트선과 교차하는 액정 표시 장치.
  8. 제7항에서,
    상기 게이트선과 상기 공통 전극 사이에 위치하는 차단막을 더 포함하는 액정 표시 장치.
  9. 제8항에서,
    상기 차단막은 유기막 또는 플로팅(Floating)된 도전체인 액정 표시 장치.
  10. 제9항에서,
    상기 차단막은 상기 데이터선과 동일한 층에 위치하는 액정 표시 장치.
  11. 제1항에서,
    상기 공통 전극은 상기 게이트선 및 상기 데이터선이 교차하여 정의하는 복수의 화소 영역마다 섬 모양으로 형성되고, 서로 이웃하는 상기 공통 전극 사이를 연결하는 연결 부재를 더 포함하는 액정 표시 장치.
  12. 제11항에서,
    상기 공통 전극의 한쪽 끝부분에 공통 전극 패드를 더 포함하고, 상기 공통 전극 패드는 외부의 구동 장치에 의해 인가된 신호를 상기 공통 전극에 전달하는 액정 표시 장치.
  13. 제1항에서,
    상기 액정층은 유전율 이방성의 값이 -2 내지 -3.5이고, 회전 점도가 50 내지 120 mPa·s인 액정 표시 장치.
  14. 제1 기판,
    상기 제1 기판 위에 위치하는 게이트선,
    상기 게이트선과 교차하고, 서로 다른 제1 데이터 전압 및 제2 데이터 전압을 각각 전달하는 제1 데이터선 및 제2 데이터선,
    상기 게이트선 및 상기 제1 데이터선과 연결되어 있는 제1 박막 트랜지스터,
    상기 게이트선 및 상기 제2 데이터선과 연결되어 있는 제2 박막 트랜지스터,
    상기 제1 박막 트랜지스터와 연결되는 화소 전극,
    상기 화소 전극을 덮는 층간 절연막,
    상기 층간 절연막 위에 위치하고, 상기 제2 박막 트랜지스터와 연결되어 있으며, 서로 평행하게 뻗어 있으며 서로 연결되는 복수의 가지선을 갖는 공통 전극,
    상기 제1 기판과 대향하는 제2 기판,
    상기 제2 기판 전면에 위치하고, 상기 화소 전극 및 상기 공통 전극과 중첩하는 기준 전극 그리고
    상기 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 포함하고, 상기 액정층은 음의 유전율 이방성을 가지며,
    상기 화소 전극, 상기 공통 전극 및 상기 기준 전극은 서로 다른 3개의 전기장 생성 전극을 정의하고,
    상기 화소 전극은 상기 가지선 복수 개와 중첩하고, 상기 중첩하는 복수 개의 가지선에 걸쳐서 연속적인 면을 형성하면서 상기 연속적인 면의 전체를 통해 빛을 전달하며,
    상기 화소 전극은 상기 박막 트랜지스터로부터 화상 신호 전압을 인가받고, 상기 공통 전극은 공통 전압을 인가받으며, 상기 기준 전극은 기준 전압을 인가받으며,
    상기 화상 신호 전압과 상기 공통 전압은 상기 기준 전압에 대하여 프레임 단위로 반전하고, 상기 기준 전압은 일정한 전압이 연속적으로 인가되며,
    상기 화상 신호 전압과 상기 공통 전압은 상기 기준 전압에 대하여 서로 반대 극성을 가지며,
    상기 화상 신호 전압 및 상기 공통 전극은 0~ 8V이고,
    상기 기준 전압은 상기 화상 신호 전압과 상기 공통 전압의 사이인 액정 표시 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제14항에서,
    상기 화소 전극은 상기 제1 데이터 전압을 인가 받고 상기 공통 전극은 상기 제2 데이터 전압을 인가 받으며 상기 제1 데이터 전압값 및 상기 제2 데이터 전압값의 절대값은 동일한 액정 표시 장치.
  19. 삭제
  20. 삭제
  21. 제14항에서,
    상기 화소 전극은 상기 제1 데이터 전압을 인가 받고 상기 공통 전극은 상기 제2 데이터 전압을 인가 받으며, 상기 제1 데이터 전압값과 상기 제2 데이터 전압값은 상기 기준 전압에 대하여 반대 극성을 가지며, 상기 제1 데이터 전압값 및 상기 제2 데이터 전압값의 절대값은 동일한 액정 표시 장치.
KR1020090021415A 2009-03-13 2009-03-13 액정 표시 장치 KR101592011B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090021415A KR101592011B1 (ko) 2009-03-13 2009-03-13 액정 표시 장치
US12/618,491 US20100230680A1 (en) 2009-03-13 2009-11-13 Liquid crystal display device including common electrode and reference electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021415A KR101592011B1 (ko) 2009-03-13 2009-03-13 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20100103031A KR20100103031A (ko) 2010-09-27
KR101592011B1 true KR101592011B1 (ko) 2016-02-05

Family

ID=42729949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021415A KR101592011B1 (ko) 2009-03-13 2009-03-13 액정 표시 장치

Country Status (2)

Country Link
US (1) US20100230680A1 (ko)
KR (1) KR101592011B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159286B2 (en) * 2009-12-18 2015-10-13 Sharp Kabushiki Kaisha Display panel, liquid-crystal display device and drive method
KR101924473B1 (ko) * 2010-12-28 2018-12-03 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101900814B1 (ko) * 2011-11-30 2018-09-20 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이기판
US20150002776A1 (en) * 2012-01-05 2015-01-01 Truly Semiconductors Ltd. Wide viewing angle liquid crystal display realizing multi-domain display
KR102004956B1 (ko) 2012-08-02 2019-07-30 삼성디스플레이 주식회사 표시 장치
KR102081103B1 (ko) * 2012-12-21 2020-02-25 엘지디스플레이 주식회사 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법
CN103268178B (zh) * 2012-12-31 2017-06-16 上海天马微电子有限公司 水平电场驱动模式的阵列基板及触摸屏
US10416504B2 (en) * 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102081827B1 (ko) * 2013-07-02 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
CN105446029A (zh) * 2016-01-19 2016-03-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
KR101888035B1 (ko) * 2018-03-05 2018-08-13 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587367B1 (ko) * 2000-10-20 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR20040008920A (ko) * 2002-07-19 2004-01-31 삼성전자주식회사 수직 배향형 액정 표시 장치
TWI236559B (en) * 2004-07-19 2005-07-21 Quanta Display Inc Liquid crystal display
KR20070075583A (ko) * 2006-01-13 2007-07-24 삼성전자주식회사 액정 표시 장치
US7847904B2 (en) * 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance

Also Published As

Publication number Publication date
KR20100103031A (ko) 2010-09-27
US20100230680A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
KR101592011B1 (ko) 액정 표시 장치
KR101529957B1 (ko) 액정 표시 장치
KR101382481B1 (ko) 표시 장치
US8587619B2 (en) Display apparatus and method of driving the same
US20120176561A1 (en) Liquid crystal display
CN104280957B (zh) 液晶显示器
KR20120004045A (ko) 액정 표시 장치
KR20080097793A (ko) 액정 표시 장치
KR101544847B1 (ko) 액정 표시 장치
KR20080101582A (ko) 액정 표시 장치
CN105911778B (zh) 具有提高的抗纹理性和侧向可视性的液晶显示器
KR102040084B1 (ko) 표시 장치
KR20080007813A (ko) 박막 트랜지스터 어레이 기판
KR20070067773A (ko) 액정 표시 장치
CN106876404B (zh) 薄膜晶体管基底和显示装置
KR20060114921A (ko) 액정 표시 장치
KR101323391B1 (ko) 액정표시장치
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
KR20160095700A (ko) 액정 표시 장치
KR20080051536A (ko) 액정 표시 장치
US10216051B2 (en) Liquid crystal display and a method of measuring a capacitance of a liquid crystal display
KR20160086525A (ko) 액정 표시 장치
KR102050512B1 (ko) 액정 표시 장치
KR101853033B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20160116097A (ko) 액정 표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 5