CN106873306A - 一种光刻版以及光刻方法 - Google Patents

一种光刻版以及光刻方法 Download PDF

Info

Publication number
CN106873306A
CN106873306A CN201510919531.5A CN201510919531A CN106873306A CN 106873306 A CN106873306 A CN 106873306A CN 201510919531 A CN201510919531 A CN 201510919531A CN 106873306 A CN106873306 A CN 106873306A
Authority
CN
China
Prior art keywords
reticle
light transmittance
exposed
exposure
photolithography method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510919531.5A
Other languages
English (en)
Inventor
胡骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201510919531.5A priority Critical patent/CN106873306A/zh
Publication of CN106873306A publication Critical patent/CN106873306A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及一种光刻版以及光刻方法。所述方法包括步骤S1：提供待光刻硅片，所述待光刻硅片表面由下至上有待图形化材料层和光刻胶层；步骤S2：提供光刻版，并确定所述光刻版的透光率；步骤S3：根据光刻版的透光率的大小调整光刻版的曝光区域，以控制所述光刻版的透光率在目标值以内，然后对选定的所述曝光区域进行曝光；步骤S4：以光刻胶层为掩膜进行所述待图形化材料层的图形化处理；其中，在所述步骤S3中当所述光刻版中选择曝光的区域为部分区域时，则重复所述步骤S3和S4对未曝光的区域进行曝光，直至完成所述光刻版的全部区域的曝光，最终在所述待蚀刻材料层中形成目标图形。本发明的优点在于可以防止聚合物(polymer)残留的存在，提高产品良率。

Description

一种光刻版以及光刻方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种光刻版以及光刻方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。随着器件尺寸的不断缩小，给制造和设计等诸多方面带来很大挑战，器件的稳定性以及良率成为衡量半导体器件性能的一个重要因素。
在芯片制备中通常需要进行光刻和蚀刻步骤，例如在芯片制造流程中，金属导线图形的定义包括光刻、刻蚀、去胶等几个环节。如图1a-1b所示，在光刻步骤，先在介电层101上方的金属层102表面涂上一层光刻胶层103，然后光透过光刻版，照射在光刻胶层103表面，从而定义处光刻图形。然后刻蚀步骤通过反应气体对金属的轰击和反应，完成金属层102的刻蚀，得到金属导线。刻蚀步骤在去除金属层的同时，大量的反应副产物会随之产生，我们称之为聚合物(polymer)，堆积在晶圆表面，如图1c右侧图案以及图1d所示。最后需通过湿法去胶清洗步骤，将聚合物去除，得到清洁的晶圆表面。
现有方法的缺点在于：由于产品设计的缘故，不同产品的光刻版的透光率不同，也就是说金属导线的密度不同。透光率较低的产品(clear ratio<60％)，要刻蚀的区域较少，金属导线所占的面积相对较大。而透光率较高的产品(clear ratio>60％)，要刻蚀的区域较多，金属导线所占的面积较小。如图1d所示，对于透光率较高的产品，由于需要刻蚀的面积过大，反应副产物聚合物较重，后面的湿法去胶步骤没有能力将其彻底清除，会导致晶圆表面聚合物的残留，造成产品低良率和报废。
另外，目前并没有针对光刻版进行遮蔽的设备，已有的遮挡功能是将挡板加在机台端的光源和光刻版之间，这种方法对光的遮挡精准度较低，被遮挡的区域一般仍会有部分光衍射过来，在不需要曝光的区域产生图形，使器件性能和良率降低。对于大规模生产，也时常会出现报废风险。
因此，需要对目前所述光刻方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服以上提到的至少一个技术问题，提供了一种光刻版，包括：
光刻版主体，
滑轨，位于所述光刻版主体的边缘；
若干遮蔽挡板，卡设于所述滑轨之中，用于部分地覆盖所述光刻版主体。
可选地，所述滑轨设置于所述光刻版中相对的两侧的边缘。
可选地，所述遮蔽挡板位于所述光刻版主体的上方。
本发明还提供了一种光刻方法，包括：
步骤S1：提供待光刻硅片，所述待光刻硅片表面由下至上有待图形化材料层和光刻胶层；
步骤S2：提供光刻版，并确定所述光刻版的透光率；
步骤S3：根据所述光刻版的透光率的大小调整所述光刻版的曝光区域，以控制所述光刻版的透光率在目标值以内，然后对选定的所述曝光区域进行曝光；
步骤S4：以所述光刻胶层为掩膜进行所述待图形化材料层的图形化处理；
其中，在所述步骤S3中当所述光刻版中选择曝光的区域为部分区域时，则重复所述步骤S3和S4对未曝光的区域进行曝光，直至完成所述光刻版的全部区域的曝光，最终在所述待蚀刻材料层中形成目标图形。
可选地，所述光刻版的透光率的目标值为60％。
可选地，在所述步骤S3中当所述光刻版的透光率比大于所述目标值时，将所述光刻版划分为若干区域，并分若干次进行曝光。
可选地，在所述步骤S3中当所述光刻版的透光率比大于所述目标值时，将所述光刻版划分为第一区域和第二区域，并分两次进行曝光。
可选地，在所述步骤S3中当所述光刻版的透光率比小于或等于所述目标值时，将所述光刻版一次全部曝光。
可选地，在所述步骤S3中，对选定的所述曝光区域进行曝光的同时，将所述光刻版的剩余区域进行遮蔽。
可选地，在所述步骤S1中，在所述待光刻硅片上形成有CMOS器件，所述待图形化材料层为金属层，在所述金属层上形成有所述光刻胶层，以在所述步骤S4中形成金属互连。
本发明所述光刻版除了具有电路图形以外，还具备遮蔽挡板和滑轨，遮蔽挡板可以在滑轨上滑动，实现部分图形遮盖的功能，如果是一次曝光不需要遮挡，则该遮蔽挡板可以置于光刻版一侧，或拆下来，从而不影响曝光。如果对于高透光率的产品，希望多次曝光，每次只曝光一部分区域，则遮蔽挡板可以移动到光刻板上的任意位置，挡住不需要曝光的区域，实现多次曝光。所述光刻版还可以精准控制透光区域，防止衍射，提高曝光精度。
本发明的有益效果在于将高透光率的光刻层次，分成两次光刻与刻蚀来完成，使每次光刻的透光率减小到原来的一半，从而减小每次刻蚀的面积和副产物的数量，降低湿法去胶清洗的负担，防止聚合物(polymer)残留的存在，提高产品良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a为现有技术中所述光刻方法的过程示意图；
图1b为现有技术中所述光刻方法的过程示意图；
图1c为现有技术中所述光刻方法存在的缺陷的示意图；
图1d为现有技术中所述光刻方法得到的半导体器件的SEM示意图；
图2a为本发明一具体地实施中具有所述遮蔽挡板的光刻版的结构示意图；
图2b为本发明一具体地实施中具有所述遮蔽挡板遮蔽所述光刻版左侧的结构示意图；
图2c为本发明一具体地实施中具有所述遮蔽挡板遮蔽所述光刻版右侧的结构示意图；
图2d为本发明一具体地实施中具有所述遮蔽挡板遮蔽所述光刻版上部时的曝光示意图；
图2e为本发明一具体地实施中具有所述遮蔽挡板遮蔽所述光刻版下部时的曝光示意图；
图3a为本发明一具体地实施中所述光刻方法的过程示意图；
图3b为本发明一具体地实施中所述光刻方法的过程示意图；
图4为本发明一具体地实施中所述光刻方法的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种新的光刻版，下面结合附图对所述光刻版作进一步的说明。
本发明所述光刻版至少包括：
光刻版主体，
滑轨10，位于所述光刻版主体的边缘；
若干遮蔽挡板11，卡设于所述滑轨之中。
其中，所述滑轨设置于所述光刻版中相对的两侧的边缘，例如所述滑轨设置于所述光刻版的上下两侧的边缘或者左右两侧的边缘，如图2a所示。
其中，所述遮蔽挡板11卡设于所述滑轨之中并且位于所述光刻版主体的上方。可选地，所述遮蔽挡板11可以在所述滑轨中自由滑动，还可根据需要进行安装或拆卸。
具体地，遮蔽挡板在滑轨上滑动，以实现部分图形遮盖的功能，如果是一次曝光不需要遮挡，则该遮蔽挡板可以置于光刻版一侧(例如左侧或者右侧，如图2b和2c所示)或拆下来，从而不影响曝光。如果对于高透光率的产品，希望多次曝光，每次只曝光一部分区域，则遮蔽挡板可以移动到光刻版上的任意位置，挡住不需要曝光的区域，实现多次曝光。
其中，所述遮蔽挡板的数目可以根据需要进行选择并不局限于某一数值范围，其中所述若干遮蔽挡板之间彼此独立设置，例如可以同时使用2个遮蔽挡板，左右各一个，或上下各一个，根据需要遮蔽的区域进行选择。
进一步，所述遮蔽挡板的形状可以根据光刻版进行选择，例如可以为方形，圆形，三角形等等，而且在同一个光刻版中还可以设置若干不同图形的所述遮蔽挡板。
本发明所述光刻版除了具有电路图形以外，还具备遮蔽挡板，由于所述遮蔽挡板直接设置于所述光刻版上，其平面高度和图形高度很接近，可以精准控制透光区域，防止衍射，可以提高曝光的精度。
实施例二
本发明为了解决现有技术中存在的问题，提供了一种新的光刻方法，下面结合附图对本发明所述方法作进一步的说明。
其中，图3a-3b为本发明一具体地实施中所述光刻方法的过程示意图。
本发明提供了一种改善高透光率产品和层次刻蚀副产物的新方法，包括：
步骤S1：提供待光刻硅片，所述待光刻硅片表面由下至上有待图形化材料层和光刻胶层；
步骤S2：提供光刻版，并确定所述光刻版的透光率；
步骤S3：根据所述光刻版的透光率的大小调整所述光刻版的曝光区域，以控制所述光刻版的透光率在目标值以内，然后对选定的所述曝光区域进行曝光；
步骤S4：以所述光刻胶层为掩膜进行所述待图形化材料层的图形化处理；
其中，在所述步骤S3中当所述光刻版中选择曝光的区域为部分区域时，则重复所述步骤S3和S4对未曝光的区域进行曝光，直至完成所述光刻版的全部区域的曝光，最终在所述待蚀刻材料层中形成目标图形。
所述目标图形为由光刻板完整转移至待图形化材料层中的图形，该图形确定了半导体器件的众多特征，例如通孔、接触孔、器件各层间必要的互连线或硅掺杂区等，下面以形成金属互连作为目标图形进行详细的说明。
其中，在所述步骤S1中，在所述待光刻硅片上形成有半导体元件，在所述半导体元件上形成有待蚀刻材料层，在该实施例中所述待蚀刻材料层包括依次形成有介电层和金属层，在所述金属层上形成有所述光刻胶层，以在所述后续步骤中形成金属互连。
此外，待光刻硅片上可以被定义有源区。在该有源区上的半导体元件可以包含各种CMOS器件，为了方便，在所示图形中并没有标示。
在所述待光刻硅片上形成有栅极，所述栅极的形成方法可以选用本领域常用的方法，并不局限于某一种。例如：在所述待光刻硅片上依次沉积氧化物绝缘层、栅极材料层，然后对所述氧化物绝缘层、栅极材料层进行刻蚀得到栅极。
其中所述栅极的数目并不局限于某一数值范围，可以根据需要进行选择。
其中，所述氧化物绝缘层优选为二氧化硅，其形成方法可以为沉积二氧化硅材料层或者高温氧化所述待光刻硅片来形成绝缘层，所述栅极材料层可包括硅或者多晶硅层。
作为优选，所述方法还进一步包括在所述栅极的两侧形成偏移侧墙(offsetspacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极结构两侧形成偏移侧墙的工艺可以为化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
可选地，在所述栅极两侧执行LDD离子注入步骤并活化。
可选地，在所述栅极的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在待光刻硅片上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
在形成所述间隙壁之后还可以进一步包括形成源漏的步骤，其中源漏注入的离子类型以及注入剂量可以为常规的操作，在此不再赘述。
然后，沉积层间介电层，以覆盖所述栅极，其中所述层间介电层可以选用常用的材料，例如在本发明中选用SiO2，但是需要说明的是，层间介电层并不局限于该材料。
然后图形化所述层间介电层，以在所述层间介电层中形成若干开口，以形成开口，露出所述栅极或源漏等，用于在后续的步骤中形成互连结构，可选地，所述开口的形成方法选用常规的图形化方法。
然后在所述开口中填充导电材料，例如各种金属材料，以形成接触孔或者通孔，与所述栅极或源漏形成电连接。
然后在所述层间介电层以及所述接触孔的上方形成金属层，其中所述金属层用于在后续的步骤中形成金属互连，与所述接触孔互连，形成互连结构。
为了形成金属互连，需要将所述金属层进行图形化，在所述金属层上形成掩膜层，所述掩膜层选用光刻胶层，可选地，在所述光刻胶层的下方还可以形成有其他掩膜层，例如DARC等。
在本申请中执行步骤S2提供光刻版，并在所述光刻版中形成有目标图形，以在后续的步骤中用于对所述光刻胶进行光刻。
其中所述光刻版选用实施例一中的所述光刻版，所述光刻版除了具有电路图形以外，还具备遮蔽挡板和滑轨，其中所述光刻版上自带遮蔽挡板，用于对不需要曝光的区域或者已经曝光的区域进行遮蔽，由于所述遮蔽挡板直接设置于所述光刻版上，其平面高度和图形高度很接近，可以精准控制透光区域，防止衍射，可以提高曝光的精度。
在所述步骤S3中，将所述透光率的目标值设定为60％，当所述光刻版的透光率比大于60％时，将所述光刻版划分为若干区域，并分若干次进行曝光，例如当所述光刻版的透光率比大于60％时，将所述光刻版划分为第一区域和第二区域，并分两次进行曝光，在对第一区域曝光时，将所述遮蔽挡板滑动至所述第二区域，对所述第二区域进行遮蔽，对所述第一区域曝光完成之后则滑动所述遮蔽挡板至所述第一区域对所述第一区域进行遮蔽，对剩余的所述第二区域进行曝光；其中，在所述步骤S3中当所述光刻版的部分区域曝光时，则重复所述步骤S3和S4对未曝光的区域进行曝光至所述光刻版的全部区域实现曝光，以在所述待蚀刻材料层中形成目标图形。当所述光刻版的透光率比小于或等于60％时，将所述光刻版一次全部曝光。
在所述步骤S4中对所述光刻胶进行光刻之后，以所述光刻胶层为掩膜蚀刻所述待蚀刻材料层，以将图形转移至所述待蚀刻材料层中。其中所述蚀刻方法可以根据所述金属材料选择。
最后，去除所述光刻胶层，同时去除蚀刻过程中形成的副产物残留。
具体地，例如在本发明所述改善高透光率产品和层次刻蚀副产物的新方法中，对于金属层光刻版的透光率(clear ratio)>60％的情况，用同一块光刻版，通过所述遮蔽挡板分割成两次光刻与刻蚀，第一次光刻的时候，遮住光刻版上一半的区域，只曝光显影另一半的区域，并完成第一道刻蚀和湿法去胶，即以所述光刻胶为掩膜蚀刻所述金属层，然后去除蚀刻中残留的聚合物，如图3a和2d所示；然后做第二次光刻，这时光刻版上遮住已刻蚀过的区域，曝光另一半区域，并完成第二道刻蚀和湿法去胶。两次光刻与刻蚀加在一起，相当于全部图形区域，如图3b和2e所示。
具体地，本发明将高透光率(high clear ratio)的光刻层次，分割成两次光刻与刻蚀，每次光刻的透光率(clear ratio)可以减小到原来的50％，达到安全限度以下。这样就大大减轻了每次刻蚀的聚合物(polymer)副产物，每次刻蚀后的湿法去胶步骤可以将刻蚀的副产物去除干净，因此新的方法对于高透光率(high clear ratio)的产品和层次，可以有效防止聚合物(polymer)残留的存在，提高产品的良率。
需要说明的是，将所述高透光率(high clear ratio)的光刻层次，分割成两次光刻与刻蚀仅仅是示例性的，还可以将所述光刻层次分割成三次光刻与刻蚀，甚至更多，可以根据具体需要进行设置，并不局限于该具体示例。
本发明的优点在于将高透光率的光刻层次，分成两次光刻与刻蚀来完成，使每次光刻的透光率减小到原来的一半，从而减小每次刻蚀的面积和副产物的数量，降低湿法去胶清洗的负担，防止聚合物(polymer)残留的存在，提高产品良率。
需要说明的是，该实施例是以形成金属互连为例子进行说明的，除了金属层(metal layer)以外，其他刻蚀层次例如多晶硅(Poly)、有源区(Active)刻蚀如遇到类似聚合物(polymer)残留的问题，也可以采用该方法，在此不再一一列举。
至此，完成了本发明实施例的光刻方法的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明所述光刻版除了具有电路图形以外，还具备遮蔽挡板和滑轨，遮蔽挡板可以在滑轨上滑动，实现部分图形遮盖的功能，如果是一次曝光不需要遮挡，则该遮蔽挡板可以置于光刻版一侧，或拆下来，从而不影响曝光。如果对于高透光率的产品，希望多次曝光，每次只曝光一部分区域，则遮蔽挡板可以移动到光刻板上的任意位置，挡住不需要曝光的区域，实现多次曝光。所述光刻版还可以精准控制透光区域，防止衍射，提高曝光精度。
本发明的有益效果在于将高透光率的光刻层次，分成两次光刻与刻蚀来完成，使每次光刻的透光率减小到原来的一半，从而减小每次刻蚀的面积和副产物的数量，降低湿法去胶清洗的负担，防止聚合物(polymer)残留的存在，提高产品良率。
其中，图4为本发明一具体地实施中所述光刻方法的工艺流程图，包括：
步骤S1：提供待光刻硅片，所述待光刻硅片表面由下至上有待图形化材料层和光刻胶层；
步骤S2：提供光刻版，并确定所述光刻版的透光率；
步骤S3：根据所述光刻版的透光率的大小调整所述光刻版的曝光区域，以控制所述光刻版的透光率在目标值以内，然后对选定的所述曝光区域进行曝光；
步骤S4：以所述光刻胶层为掩膜进行所述待图形化材料层的图形化处理；
其中，在所述步骤S3中当所述光刻版中选择曝光的区域为部分区域时，则重复所述步骤S3和S4对未曝光的区域进行曝光，直至完成所述光刻版的全部区域的曝光，最终在所述待蚀刻材料层中形成目标图形。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种光刻版，包括：
光刻版主体，
滑轨，位于所述光刻版主体的边缘；
若干遮蔽挡板，卡设于所述滑轨之中，用于部分地覆盖所述光刻版主体。
2.根据权利要求1所述的光刻版，其特征在于，所述滑轨设置于所述光刻版中相对的两侧的边缘。
3.根据权利要求1所述的光刻版，其特征在于，所述遮蔽挡板位于所述光刻版主体的上方。
4.一种光刻方法，包括：
步骤S1：提供待光刻硅片，所述待光刻硅片表面由下至上有待图形化材料层和光刻胶层；
步骤S2：提供光刻版，并确定所述光刻版的透光率；
步骤S3：根据所述光刻版的透光率的大小调整所述光刻版的曝光区域，以控制所述光刻版的透光率在目标值以内，然后对选定的所述曝光区域进行曝光；
步骤S4：以所述光刻胶层为掩膜进行所述待图形化材料层的图形化处理；
其中，在所述步骤S3中当所述光刻版中选择曝光的区域为部分区域时，则重复所述步骤S3和S4对未曝光的区域进行曝光，直至完成所述光刻版的全部区域的曝光，最终在所述待蚀刻材料层中形成目标图形。
5.根据权利要求4所述的光刻方法，其特征在于，所述光刻版的透光率的目标值为60％。
6.根据权利要求4或5所述的光刻方法，其特征在于，在所述步骤S3中当所述光刻版的透光率比大于所述目标值时，将所述光刻版划分为若干区域，并分若干次进行曝光。
7.根据权利要求4或5所述的光刻方法，其特征在于，在所述步骤S3中当所述光刻版的透光率比大于所述目标值时，将所述光刻版划分为第一区域和第二区域，并分两次进行曝光。
8.根据权利要求4或5所述的光刻方法，其特征在于，在所述步骤S3中当所述光刻版的透光率比小于或等于所述目标值时，将所述光刻版一次全部曝光。
9.根据权利要求4所述的光刻方法，其特征在于，在所述步骤S3中，对选定的所述曝光区域进行曝光的同时，将所述光刻版的剩余区域进行遮蔽。
10.根据权利要求4所述的光刻方法，其特征在于，在所述步骤S1中，在所述待光刻硅片上形成有CMOS器件，所述待图形化材料层为金属层，在所述金属层上形成有所述光刻胶层，以在所述步骤S4中形成金属互连。
CN201510919531.5A 2015-12-11 2015-12-11 一种光刻版以及光刻方法 Pending CN106873306A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510919531.5A CN106873306A (zh) 2015-12-11 2015-12-11 一种光刻版以及光刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510919531.5A CN106873306A (zh) 2015-12-11 2015-12-11 一种光刻版以及光刻方法

Publications (1)

Publication Number Publication Date
CN106873306A true CN106873306A (zh) 2017-06-20

Family

ID=59177018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510919531.5A Pending CN106873306A (zh) 2015-12-11 2015-12-11 一种光刻版以及光刻方法

Country Status (1)

Country Link
CN (1) CN106873306A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318869A (en) * 1989-06-06 1994-06-07 Dai Nippon Insatsu Kabushiki Kaisha Method and apparatus for repairing defects in emulsion masks and the like
JP2002033260A (ja) * 2000-07-17 2002-01-31 Nikon Corp 荷電粒子線露光装置に用いられる透過率可変レチクル
CN101038435A (zh) * 2006-03-17 2007-09-19 蔡士成 晶圆光刻掩模和其制造方法与其晶圆光刻方法
CN202372754U (zh) * 2011-12-31 2012-08-08 北京京东方光电科技有限公司 一种曝光机及曝光系统
JP2012255965A (ja) * 2011-06-10 2012-12-27 Toppan Printing Co Ltd 露光用マスクおよびそれを用いるパターン形成方法
JP2014075422A (ja) * 2012-10-03 2014-04-24 Ps4 Luxco S A R L 露光方法、露光装置およびフォトマスク

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318869A (en) * 1989-06-06 1994-06-07 Dai Nippon Insatsu Kabushiki Kaisha Method and apparatus for repairing defects in emulsion masks and the like
JP2002033260A (ja) * 2000-07-17 2002-01-31 Nikon Corp 荷電粒子線露光装置に用いられる透過率可変レチクル
CN101038435A (zh) * 2006-03-17 2007-09-19 蔡士成 晶圆光刻掩模和其制造方法与其晶圆光刻方法
JP2012255965A (ja) * 2011-06-10 2012-12-27 Toppan Printing Co Ltd 露光用マスクおよびそれを用いるパターン形成方法
CN202372754U (zh) * 2011-12-31 2012-08-08 北京京东方光电科技有限公司 一种曝光机及曝光系统
JP2014075422A (ja) * 2012-10-03 2014-04-24 Ps4 Luxco S A R L 露光方法、露光装置およびフォトマスク

Similar Documents

Publication Publication Date Title
US11923202B2 (en) Double patterning method
US11211380B2 (en) Semiconductor structure and manufacturing method thereof
DE102013110023B4 (de) Herstellung einer Nanodraht-Halbleitervorrichtung
DE102014117338B4 (de) Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung
DE102018100050B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandhaltern für Gate-Stapel
DE102012102783B4 (de) Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben
CN108122768A (zh) 半导体装置的形成方法
CN106887382A (zh) 形成集成电路的方法
US8119533B2 (en) Pattern formation in semiconductor fabrication
DE102012106901A1 (de) FinFET und Verfahren zu dessen Herstellung
JP4751004B2 (ja) 厚さが異なる領域を有するデバイスまたはデバイス層の製造方法
DE102015213498A1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, die ein ferroelektrisches Material enthält und Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst
US5866448A (en) Procedure for forming a lightly-doped-drain structure using polymer layer
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
CN103681454A (zh) 半导体器件的隔离
DE102004052581B4 (de) Verfahren zur Herstellung einer CMOS-Gatestruktur mit einem vordotierten Halbleitergatematerial
DE102017127390B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
CN106873306A (zh) 一种光刻版以及光刻方法
DE102011004672B4 (de) SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage
US10957590B2 (en) Method for forming a layer
DE102017127124B4 (de) Metallbearbeitung mit flexiblen Zwischenräumen, gebildet unter Verwendung einer Strukturierung mit selbstjustierenden Spacern
DE102016114876A1 (de) Abstandshalterstruktur und Verfahren zu ihrer Herstellung
US8361849B2 (en) Method of fabricating semiconductor device
KR100508661B1 (ko) 반도체 소자의 제조 방법
JP3063276B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170620

RJ01 Rejection of invention patent application after publication