CN106847866A - 低温多晶硅基板及其制造方法及amoled显示器 - Google Patents

低温多晶硅基板及其制造方法及amoled显示器 Download PDF

Info

Publication number
CN106847866A
CN106847866A CN201710056747.2A CN201710056747A CN106847866A CN 106847866 A CN106847866 A CN 106847866A CN 201710056747 A CN201710056747 A CN 201710056747A CN 106847866 A CN106847866 A CN 106847866A
Authority
CN
China
Prior art keywords
layer
metal layer
metal
etching
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710056747.2A
Other languages
English (en)
Other versions
CN106847866B (zh
Inventor
任瑞焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201710056747.2A priority Critical patent/CN106847866B/zh
Publication of CN106847866A publication Critical patent/CN106847866A/zh
Application granted granted Critical
Publication of CN106847866B publication Critical patent/CN106847866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种低温多晶硅基板及其制造方法及AMOLED显示器。所述低温多晶硅基板的制造方法包括：形成第一金属层；在第一金属层上形成电介质层；在电介质层上形成第二金属层，并对第二金属层进行刻蚀；在第二金属层上形成第三金属层；第一金属层作为电容器的下极板、第二金属层作为电容器的上极板，第一金属层同时作为栅极，在第一金属层上形成电介质层的步骤包括形成电介质主体层和电介质主体层下的刻蚀阻挡层，刻蚀步骤为两步刻蚀，刻蚀阻挡层作为第二步刻蚀的阻挡层。本发明在电介质层原有结构的基础上增加一层氧化硅层作为第二金属层刻蚀时第二步刻蚀的阻挡层，在第二金属层过刻时能够更好地防止第一金属层被刻蚀，降低亮点和暗点的发生率。

Description

低温多晶硅基板及其制造方法及AMOLED显示器
技术领域
本发明涉及半导体器件，特别是涉及一种低温多晶硅基板及其制造方法，还涉及一种AMOLED显示器。
背景技术
在三层金属连线层结构的有源矩阵有机发光二极体显示器(3Metal AMOLED)中，电容结构是由金属钼作为上下电极板(分别称为M1和M2)，氮化硅(SiNx)作为电容的电介质(CI)，下极板(M1)同时也作为驱动TFT(薄膜晶体管)的栅极。
在进行M2图形制作时，易对M2下层的CI(SiNx)造成过刻，结果导致CI下的M1被刻蚀，在栅极搭接开孔处易造成不同层间短路(作为数据线Vdata和电源线Vdd等的电位的走线的金属层M3会与栅极M1、多晶硅导电沟道短路)。根据短路位置不同会产生亮点和暗点，其中若短路点位于多晶硅导电沟道的一端，驱动TFT的栅极和漏极短路，驱动TFT始终为导通的二极管，OLED表现为亮点；若短路点在多晶硅导电沟道内部，驱动TFT会被分成两个方向相反的二极管，OLED无法点亮，表现为暗点。
发明内容
基于此，有必要提供一种防止上述亮点和暗点问题的低温多晶硅基板的制造方法。
一种低温多晶硅基板的制造方法，包括：形成第一金属层；在第一金属层上形成电介质层；在所述电介质层上形成第二金属层，并对所述第二金属层进行刻蚀；在所述第二金属层上形成第三金属层；所述第一金属层、电介质层及第二金属层形成电容器，所述第一金属层作为所述电容器的下极板、所述第二金属层作为所述电容器的上极板，所述第一金属层同时作为栅极，所述在第一金属层上形成电介质层的步骤包括形成两层结构，具体包括形成电介质主体层和电介质主体层下的刻蚀阻挡层，所述刻蚀步骤为两步刻蚀，所述刻蚀阻挡层作为第二步刻蚀的阻挡层。
在其中一个实施例中，所述两步刻蚀中的第一步刻蚀的刻蚀气体为六氟化硫和氧气的混合气体，第二步刻蚀的刻蚀气体为氯气和氧气的混合气体，所述刻蚀阻挡层的材质为氧化硅，所述电介质主体层的材质为氮化硅。
在其中一个实施例中，所述对所述第二金属层进行刻蚀的步骤之后、所述在所述第二金属层上形成第三金属层的步骤之前，还包括形成层间介质层的步骤，所述第三金属层是形成于所述层间介质层上。
在其中一个实施例中，所述形成第一金属层的步骤之前，还包括：提供基板；在基板上形成缓冲层；在所述缓冲层上形成多晶硅层；在所述多晶硅层上形成绝缘层；所述第一金属层形成于所述绝缘层上。
在其中一个实施例中，所述绝缘层为氧化硅层。
在其中一个实施例中，所述第一金属层和第二金属层的材质为钼。
在其中一个实施例中，所述形成下层的刻蚀阻挡层的步骤中形成的氧化硅层厚度为10纳米～30纳米。
还有必要提供一种低温多晶硅基板。
一种低温多晶硅基板，包括：第一金属层，作为栅极和电容器的下极板；电介质层，设于所述第一金属层上，作为所述电容器的介质，包括两层结构，具体是电介质主体层和电介质主体层下的刻蚀阻挡层，所述电介质主体层是氮化硅层，所述刻蚀阻挡层是氧化硅层；第二金属层，设于所述电介质层上，作为所述电容器的上极板。
在其中一个实施例中，还包括：基板；缓冲层，设于所述基板上；多晶硅层，设于所述缓冲层上；绝缘层，设于所述多晶硅层上，所述第一金属层设于所述绝缘层上；层间介质层，设于所述第二金属层和电介质层上；第三金属层，设于所述层间介质层上。
还有必要提供一种AMOLED显示器，包括上述低温多晶硅基板。
上述多晶硅基板及其制造方法及AMOLED显示器，在电介质层原有的氮化硅层基础上增加一层氧化硅层，作为第二金属层刻蚀时第二步刻蚀的阻挡层，在第二金属层过刻时能够更好地防止第一金属层被刻蚀，进而可以预防不同金属层间短路，降低亮点和暗点的发生率。
附图说明
图1是一实施例中低温多晶硅基板的制造方法的流程图；
图2是一实施例中低温多晶硅基板的剖面示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1是一实施例中低温多晶硅基板的制造方法的流程图，包括下列步骤：
S110，形成第一金属层。
本实施例的低温多晶硅基板应用于3Metal AMOLED产品中，第一金属层形成于多晶硅层上的绝缘层上。第一金属层作为电容器的下极板的同时，还作为驱动TFT的栅极。在本实施例中，第一金属层的材质为钼。在其他实施例中也可以采用本领域习知的可以作为金属连线层的材料，例如铝、钛、铜等，或者这些金属材料的复合层。
S120，在第一金属层上形成电介质层。
电介质层作为电容器极板间的介质。
S130，在电介质层上形成第二金属层，并对第二金属层进行刻蚀。
第二金属层作为上极板，材质可以为钼。刻蚀步骤为两步刻蚀，这是为了避免第二金属层过刻时，电介质层被刻蚀过多，因此第二步刻蚀采用对电介质层有高选择比的刻蚀剂进行刻蚀。例如第一步刻蚀的刻蚀气体为六氟化硫和氧气的混合气体，第二步刻蚀的刻蚀气体为氯气和氧气的混合气体。但发明人经实验研究发现，即使采用两步刻蚀工艺，仍会出现电介质层被刻穿导致短路的情况。故在本实施例中，电介质层采用双层结构，步骤S120包括形成下层的刻蚀阻挡层和形成上层的电介质主体层，刻蚀阻挡层作为第二步刻蚀的阻挡层。可以理解的，在其他实施例中，电介质层也可以在上述双层结构的基础上增加其他层次。
S140，在第二金属层上形成第三金属层。
刻蚀完第二金属层后形成第三金属层。第三金属层作为数据线(Vdata)和电源线(Vdd)等等的电位的走线，在一个实施例中采用钛-铝-钛的三层结构。
上述低温多晶硅基板的制造方法，在电介质层原有结构的基础上增加一层刻蚀阻挡层，作为第二金属层刻蚀时第二步刻蚀的阻挡层，能够在第二金属层过刻时更好地防止第一金属层被刻蚀，进而可以预防不同金属层间短路，降低亮点和暗点的发生率。
在其中一个实施例中，刻蚀阻挡层的材质为氧化硅(SiOx)，电介质主体层的材质为氮化硅(SiNx)。在第一步刻蚀采用六氟化硫和氧气的混合气体作为刻蚀气体，第二步刻蚀采用氯气和氧气的混合气体作为刻蚀气体的实施例中，第一步刻蚀对钼和氧化硅的选择比约为2.19，对钼和氮化硅的选择比约为0.7，第二步刻蚀对钼和氧化硅的选择比约为88，对钼和氮化硅的选择比约为54。由于两步刻蚀步骤中氧化硅的选择比都比氮化硅要高，因此采用氧化硅作为刻蚀阻挡层可以起到较好的防止电介质层被刻穿的效果。
在其中一个实施例中，刻蚀阻挡层的厚度为10纳米～30纳米，优选为20纳米。由于刻蚀阻挡层的厚度较小，对于电容器的电容值影响也较小。实际应用中可以通过调整电介质主体层和刻蚀阻挡层的膜厚搭配来获得所需的电容值。双层的电介质层结构也可以改善因电容器漏电引起的暗点。
在一个实施例中，步骤S130和S140之间还包括形成层间介质(ILD)层的步骤，步骤S140的第三金属层是形成于层间介质层上。层间介质层的材质可以为氧化硅、氮化硅、氧化硅和氮化硅的复合层等本领域习知的作为层间介质层的材料。在本实施例中，层间介质层采用氧化硅和氮化硅的双层结构。
在一个实施例中，步骤S110之前，还包括步骤：
提供基板。
可以采用玻璃基板，或者本领域习知的其他可以作为LTPS的基板的材质。
在基板上形成缓冲层。
在本实施例中，缓冲层为氮化硅和氧化硅的复合层。在其他实施例中，也可以采用本领域习知的可以作为缓冲层的其他材质，例如单独采用氧化硅，或单独采用氮化硅等。
在缓冲层上形成多晶硅层。
可以直接沉积形成多晶硅层，也可以沉积非晶硅层后通过结晶工艺形成多晶硅层。然后通过掺杂工艺在多晶硅层中形成有源区、导电沟道。
在多晶硅层上形成绝缘层。
绝缘层可以为氧化硅层。步骤S110的第一金属层形成于绝缘层上。
在一个实施例中，缓冲层包括50纳米厚的氮化硅层和250纳米厚的氧化硅层，多晶硅层的厚度为50纳米，绝缘层为120纳米厚的氧化硅层，第一金属层为250纳米厚的钼，电介质层包括20纳米厚的氧化硅层和120纳米厚的氮化硅层，其中氮化硅层的相对介电常数为7，第二金属层为250纳米厚的钼，层间介质包括270纳米厚的氧化硅和220纳米厚的氮化硅，第三金属层为钛-铝-钛的三层结构，厚度分别为75纳米/400纳米/50纳米。
在一个实施例中，步骤S120是在同一个化学气相淀积腔室中先后淀积氧化硅层和氮化硅层形成电介质层。
由于绝缘层和刻蚀阻挡层均为氧化硅层，因此设置刻蚀阻挡层不会在深孔(第三金属层和多晶硅层)刻蚀的工艺中，给相应的干法刻蚀增加工艺难度。
本发明还相应提供一种低温多晶硅基板，包括第一金属层、电介质层及第二金属层。其中第一金属层作为栅极和电容器的下极板。电介质层设于第一金属层上，作为电容器的介质，包括上层的氮化硅层和下层的氧化硅层。第二金属层设于电介质层上，作为电容器的上极板。
上述低温多晶硅基板，在电介质层原有的氮化硅层基础上增加一层氧化硅层，作为第二金属层刻蚀时第二步刻蚀的阻挡层，能够更好地防止第二金属层过刻时第一金属层被刻蚀，进而可以预防不同金属层间短路，降低亮点和暗点的发生率。
图2是一实施例中低温多晶硅基板的剖面示意图，由下到上包括基板10、缓冲层20、多晶硅层30、绝缘层40、第一金属层50、氧化硅62、氮化硅层64、层间介质层70、第三金属层80。该剖面的位置不位于电容器处，因此图中未示出第二金属层。需要指出的是图中各层的厚度并不反映实际产品的真实厚度。
在一个实施例中，基板10为玻璃基板，缓冲层20包括50纳米厚的氮化硅层和250纳米厚的氧化硅层，多晶硅层30的厚度为50纳米，绝缘层40为120纳米厚的氧化硅层，第一金属层50为250纳米厚的钼，电介质层包括20纳米厚的氧化硅层62和120纳米厚的氮化硅层64，其中氮化硅层的相对介电常数为7，第二金属层为250纳米厚的钼，层间介质70包括270纳米厚的氧化硅和220纳米厚的氮化硅，第三金属层80为钛-铝-钛的三层结构，厚度分别为75纳米/400纳米/50纳米。
可以理解的，前述低温多晶硅基板除了可以应用于AMOLED产品中，也可以应用于其他类型的液晶显示器产品。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种低温多晶硅基板的制造方法，包括：
形成第一金属层；
在第一金属层上形成电介质层；
在所述电介质层上形成第二金属层，并对所述第二金属层进行刻蚀；
在所述第二金属层上形成第三金属层；
其特征在于，所述第一金属层、电介质层及第二金属层形成电容器，所述第一金属层作为所述电容器的下极板、所述第二金属层作为所述电容器的上极板，所述第一金属层同时作为栅极，所述在第一金属层上形成电介质层的步骤包括形成两层结构，具体包括形成电介质主体层和电介质主体层下的刻蚀阻挡层，所述刻蚀步骤为两步刻蚀，所述刻蚀阻挡层作为第二步刻蚀的阻挡层。
2.根据权利要求1所述的低温多晶硅基板的制造方法，其特征在于，所述两步刻蚀中的第一步刻蚀的刻蚀气体为六氟化硫和氧气的混合气体，第二步刻蚀的刻蚀气体为氯气和氧气的混合气体，所述刻蚀阻挡层的材质为氧化硅，所述电介质主体层的材质为氮化硅。
3.根据权利要求1所述的低温多晶硅基板的制造方法，其特征在于，所述对所述第二金属层进行刻蚀的步骤之后、所述在所述第二金属层上形成第三金属层的步骤之前，还包括形成层间介质层的步骤，所述第三金属层是形成于所述层间介质层上。
4.根据权利要求1所述的低温多晶硅基板的制造方法，其特征在于，所述形成第一金属层的步骤之前，还包括：
提供基板；
在基板上形成缓冲层；
在所述缓冲层上形成多晶硅层；
在所述多晶硅层上形成绝缘层；所述第一金属层形成于所述绝缘层上。
5.根据权利要求4所述的低温多晶硅基板的制造方法，其特征在于，所述绝缘层为氧化硅层。
6.根据权利要求1所述的低温多晶硅基板的制造方法，其特征在于，所述第一金属层和第二金属层的材质为钼。
7.根据权利要求1所述的低温多晶硅基板的制造方法，其特征在于，所述形成下层的刻蚀阻挡层的步骤中形成的氧化硅层厚度为10纳米～30纳米。
8.一种低温多晶硅基板，其特征在于，包括：
第一金属层，作为栅极和电容器的下极板；
电介质层，设于所述第一金属层上，作为所述电容器的介质，包括两层结构，具体是电介质主体层和电介质主体层下的刻蚀阻挡层，所述电介质主体层是氮化硅层，所述刻蚀阻挡层是氧化硅层；
第二金属层，设于所述电介质层上，作为所述电容器的上极板。
9.根据权利要求8所述的低温多晶硅基板，其特征在于，还包括：
基板；
缓冲层，设于所述基板上；
多晶硅层，设于所述缓冲层上；
绝缘层，设于所述多晶硅层上，所述第一金属层设于所述绝缘层上；
层间介质层，设于所述第二金属层和电介质层上；
第三金属层，设于所述层间介质层上。
10.一种AMOLED显示器，其特征在于，包括根据权利要求8或9所述的低温多晶硅基板。
CN201710056747.2A 2017-01-25 2017-01-25 低温多晶硅基板及其制造方法及amoled显示器 Active CN106847866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710056747.2A CN106847866B (zh) 2017-01-25 2017-01-25 低温多晶硅基板及其制造方法及amoled显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710056747.2A CN106847866B (zh) 2017-01-25 2017-01-25 低温多晶硅基板及其制造方法及amoled显示器

Publications (2)

Publication Number Publication Date
CN106847866A true CN106847866A (zh) 2017-06-13
CN106847866B CN106847866B (zh) 2019-11-15

Family

ID=59122464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710056747.2A Active CN106847866B (zh) 2017-01-25 2017-01-25 低温多晶硅基板及其制造方法及amoled显示器

Country Status (1)

Country Link
CN (1) CN106847866B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110996446A (zh) * 2020-01-03 2020-04-10 中国计量大学 一种交流驱动的led器件及其在交流电电源下的发光方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104376813A (zh) * 2013-11-26 2015-02-25 苹果公司 用于显示器像素单元阈值电压补偿电路的电容器结构
CN105390510A (zh) * 2015-12-14 2016-03-09 武汉华星光电技术有限公司 低温多晶硅tft基板及其制作方法
US20160268319A1 (en) * 2014-06-30 2016-09-15 Boe Technology Group Co., Ltd. Low temperature polycrystalline silicon tft array substrate and method of producing the same, display apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104376813A (zh) * 2013-11-26 2015-02-25 苹果公司 用于显示器像素单元阈值电压补偿电路的电容器结构
US20160268319A1 (en) * 2014-06-30 2016-09-15 Boe Technology Group Co., Ltd. Low temperature polycrystalline silicon tft array substrate and method of producing the same, display apparatus
CN105390510A (zh) * 2015-12-14 2016-03-09 武汉华星光电技术有限公司 低温多晶硅tft基板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110996446A (zh) * 2020-01-03 2020-04-10 中国计量大学 一种交流驱动的led器件及其在交流电电源下的发光方法

Also Published As

Publication number Publication date
CN106847866B (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
CN105514116B (zh) Tft背板结构及其制作方法
JP7171738B2 (ja) 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
JP7011371B2 (ja) ピクセル回路
EP3174098B1 (en) Thin film transistor substrate for organic light emitting diode display
US9331101B2 (en) Organic light emitting display panel
CN103872142A (zh) 像素结构及其制作方法
JP5285024B2 (ja) 薄膜トランジスタ及びこれを備えた有機電界発光表示装置
US7655951B2 (en) Thin film transistor and the manufacturing method thereof
KR20150100459A (ko) 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
CN101523610A (zh) 薄膜晶体管及其制造方法以及显示装置
WO2017024658A1 (zh) 有机发光显示器及其制造方法
CN106920802A (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示器
CN107204373A (zh) 薄膜晶体管及包括薄膜晶体管的显示装置
WO2018214771A1 (zh) 一种oled阵列基板及其制备方法和oled显示装置
US20210159297A1 (en) Pixel circuit
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
JP2009506563A (ja) アモルファス多結晶シリコン薄膜回路の製造方法
CN106784013A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN103745954A (zh) 显示装置、阵列基板及其制造方法
CN111653578A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN106847866B (zh) 低温多晶硅基板及其制造方法及amoled显示器
CN106935549A (zh) 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板
CN212990650U (zh) 一种分层式像素补偿电路
CN210926020U (zh) 一种分层式像素补偿电路
TWI424531B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Low temperature polysilicon substrate and its manufacturing method and AMOLED display

Effective date of registration: 20201221

Granted publication date: 20191115

Pledgee: Xin Xin Finance Leasing Co.,Ltd.

Pledgor: KunShan Go-Visionox Opto-Electronics Co.,Ltd.

Registration number: Y2020980009652

PE01 Entry into force of the registration of the contract for pledge of patent right