CN106796944A - 像素电路和摄像装置 - Google Patents

像素电路和摄像装置 Download PDF

Info

Publication number
CN106796944A
CN106796944A CN201580053838.XA CN201580053838A CN106796944A CN 106796944 A CN106796944 A CN 106796944A CN 201580053838 A CN201580053838 A CN 201580053838A CN 106796944 A CN106796944 A CN 106796944A
Authority
CN
China
Prior art keywords
raceway groove
charge accumulation
accumulation portion
controlling transistor
image element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580053838.XA
Other languages
English (en)
Other versions
CN106796944B (zh
Inventor
原田耕
原田耕一
西原利幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN106796944A publication Critical patent/CN106796944A/zh
Application granted granted Critical
Publication of CN106796944B publication Critical patent/CN106796944B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明消除了图像传感器中的浮动扩散层(FD)的暗电流，且提高了将电荷转换成电压的转换效率。本发明提供了一种像素电路，其包括光电转换部、控制晶体管和电荷累积部。所述光电转换部将沿着光轴入射的光转换成电荷。所述控制晶体管根据输入电压来控制输出电压。所述电荷累积部在所述光轴上的位于所述控制晶体管与所述光电转换部之间的区域中累积电荷，并且将与所累积的电荷量相对应的电压作为所述输入电压而提供至所述控制晶体管。

Description

像素电路和摄像装置
技术领域
本发明涉及像素电路和摄像装置。本发明具体涉及用于摄取图像的像素电路和摄像装置。
背景技术
过去人们已经提出了能够从像素直接输出数字信号的全数字图像传感器(例如，参见专利文献1)。在这些图像传感器中，由光电转换元件产生的电荷被传输至且累积在浮动扩散层(FD：floating diffusion layer)中，并且与该FD所累积的电荷量相对应的信号由源极跟随器电路输出。
引用文献列表
专利文献
专利文献1：日本专利申请特开JP 2011-71958A
专利文献2：日本专利申请特开JP 2009-152234A
发明内容
本发明要解决的技术问题
然而，上述图像传感器需要例如在一帧中读取1000次，并且还具有读取电压增大和读取时间增加的问题。此外，因为每帧的读取次数增多了，所以FD的暗电流也就成比例地增大。结果，FD的暗电流变成像素的暗电流的主要成分。FD的暗电流并不能容易地被减小，因此，即使能够将转换效率设定为600μV/e-，也会降低检出一个光子的精度。如果没有FD，则会提高检出一个光子的精度，并且这种不使用FD的图像传感器的例子例如是单载波(single carrier)体电荷调制器件(BCMD：bulk charge modulated device)(例如，参见专利文献2)。然而，在这个BCMD中，为了充分地提高将电荷转换成信号电压的转换效率以便将检出精度维持在一定水平以上，就需要将如下控制晶体管的面积设定为预定面积以下：该控制晶体管根据来自光电转换部的输入电压来控制输出电压，所述光电转换部用于将沿着光轴入射的光转换成电荷。为了充分地提高转换效率，例如就需要将控制晶体管的尺寸设定为0.5微米(μm)×0.5微米(μm)以下。
然而，在专利文献2所披露的结构中，控制晶体管的栅极长度在原理上是与电荷累积部和溢出屏障(overflow barrier)的组合长度相同的。因此，如果为了确保最小饱和电荷量而必需的电荷累积部的长度为0.2微米(μm)且溢出屏障的长度为0.2微米(μm)，那么由于在电荷累积部的两侧都必须有溢出屏障，所以电荷累积部和溢出屏障的组合长度(即，控制晶体管的栅极长度)需要至少为0.6微米(μm)。另外，考虑到源极和漏极的长度需要至少为0.15微米(μm)，所以控制晶体管在栅极长度方向上的长度不能被设定为0.9微米(μm)以下，由此就存在着如下问题：难以将转换效率提高至能够检出一个电子的程度。此外，在专利文献2所披露的结构的情况下，由于该结构的结构限制而难以将电荷累积部的距表面的深度设定为例如0.3微米(μm)以上。因此，难以减少用于形成控制晶体管的沟道部的杂质和用于形成控制晶体管的电荷累积部的杂质的扩散，于是就存在着各杂质的重叠变得非常大的问题，并且如果各杂质的剂量即使轻微地发生改变，那么电位也会发生很大的变化。此外，虽然溢出屏障也用作复位屏障，但是为了既获得复位电压又获得饱和电荷量，就需要将复位屏障形成得具有非常薄的宽度，而且复位屏障易于受到轻掺杂漏极(LDD：lightly-doped drain)宽度的变化的影响，所以还存在着如下问题：当LDD宽度发生改变时，电位会发生很大的变化，这导致稳健性(robustness)很差。此外，它们的稳健性随着像素小型化而迅速劣化。因此，控制晶体管的小型化是非常困难的。如上所述，在上述图像传感器中，难以消除FD的暗电流且难以提高转换效率。
本发明是鉴于上述情况而被创造出来的，且本发明的目的在于消除图像传感器中的FD的暗电流并且提高将电荷转换成电压的转换效率。
问题的解决方案
本发明是为了解决上述问题而被做出的。本发明的第一方面是一种像素电路，其包括：光电转换部，所述光电转换部将沿着光轴入射的光转换成电荷；控制晶体管，所述控制晶体管根据输入电压来控制输出电压；以及电荷累积部，所述电荷累积部在所述光轴上的位于所述控制晶体管与所述光电转换部之间的区域中累积电荷，并且将与所累积的电荷量相对应的电压作为所述输入电压而提供至所述控制晶体管。这带来了如下效果：所述电荷被累积到在所述光轴上位于所述控制晶体管与所述光电转换部之间的所述电荷累积部中。
在第一方面中，所述输出电压可以是所述控制晶体管的源极与所述控制晶体管的漏极之间的电压，且所述电荷累积部可以在所述光轴上的位于所述控制晶体管的所述源极及所述漏极与所述光电转换部之间的所述区域中累积所述电荷。这带来了如下效果：所述电荷被累积到在所述光轴上位于所述源极及所述漏极与所述光电转换部之间的所述电荷累积部中。
在第一方面中，在与所述光轴垂直的平面内，所述电荷累积部的面积可以比所述控制晶体管的面积大。这带来了如下效果：所述电荷被累积到在与所述光轴垂直的所述平面内具有比所述控制晶体管的面积大的面积的所述电荷累积部中。
在第一方面中，所述控制晶体管可以是结型(junction)场效应晶体管。这带来如下效果：所述输出电压由所述结型场效应晶体管控制。
在第一方面中，所述控制晶体管可以是金属氧化物半导体(MOS：metal-oxide-semiconductor)型场效应晶体管。这带来了如下效果：所述输出电压由所述MOS型场效应晶体管控制。
在第一方面中，所述像素电路还可以包括复位晶体管，所述复位晶体管通过将预定电位施加至复位栅极和复位漏极来将所述电荷量设定为初始值，所述复位栅极和所述复位漏极被设置在与所述光轴垂直的平面上。这带来了如下效果：通过将所述预定电位施加至被设置在与所述光轴垂直的所述平面上的所述复位栅极和所述复位漏极，所述电荷量变成初始值。
在第一方面中，所述复位栅极和所述复位漏极可以沿着从所述控制晶体管的源极到所述控制晶体管的漏极的方向布置着。这带来了如下效果：通过将所述预定电位施加至沿着从所述控制晶体管的源极至所述控制晶体管的漏极的方向布置着的所述复位栅极和所述复位漏极，所述电荷量变成初始值。
在第一方面中，所述复位栅极和所述复位漏极可以沿着与从所述控制晶体管的源极到所述控制晶体管的漏极的方向正交的方向布置着。这带来了如下效果：通过将所述预定电位施加至沿着与从所述控制晶体管的源极至所述控制晶体管的漏极的方向正交的方向布置着的所述复位栅极和所述复位漏极，所述电荷量变成初始值。
在第一方面中，所述复位栅极和所述控制晶体管的沟道可以是按照相同的杂质分布(impurity profile)而被形成的。这带来了如下效果：通过将所述预定电位施加至按照与所述控制晶体管的所述沟道的杂质分布相同的杂质分布而形成的所述复位栅极，所述电荷量变成初始值。
在第一方面中，所述复位栅极可以与所述电荷累积部邻接。这带来了如下效果：通过将所述预定电位施加至与所述电荷累积部邻接的所述复位栅极，所述电荷量变成初始值。
在第一方面中，所述控制晶体管可以包括：源极和漏极；沟道，所述沟道被设置在所述源极与所述漏极之间；以及沟道袋(channel pocket)，所述沟道袋沿着从所述漏极到所述源极的方向而被形成在所述源极与所述漏极之间。所述沟道袋的电位可以高于所述沟道的电位。这带来了如下效果：所述输出电压由上述控制晶体管(在该控制晶体管中，所述沟道袋沿着从所述漏极至所述源极的方向而被形成在所述源极与所述漏极之间)控制。
在第一方面中，所述控制晶体管可以包括：源极和漏极；沟道，所述沟道被设置在所述源极与所述漏极之间；以及沟道屏障(channel barrier)，所述沟道屏障沿着与从所述漏极到所述源极的方向正交的方向而被形成在所述源极与所述漏极之间。所述沟道屏障的电位可以低于所述沟道的电位。这带来了如下效果：所述输出电压由上述控制晶体管(在该控制晶体管中，所述沟道屏障沿着与从所述漏极至所述源极的方向正交的方向而被形成在所述源极与所述漏极之间)控制。
在第一方面中，所述像素电路还可以包括电荷累积部袋，所述电荷累积部袋的电位高于所述电荷累积部的电位。所述电荷累积部袋可以沿着与从所述控制晶体管的漏极到所述控制晶体管的源极的方向正交的方向而被设置在由所述电荷累积部包围的区域中。这带来了如下效果：所述电荷被累积到具有比所述电荷累积部的电位高的电位的所述电荷累积部袋中。
在第一方面中，所述控制晶体管的沟道和所述电荷累积部可以被电荷累积部与沟道间屏障(a barrier between the electric charge accumulation portion and thechannel)分离，所述电荷累积部与沟道间屏障被添加有具有比所述沟道的杂质的扩散系数小的扩散系数的杂质。这带来了如下效果：所述控制晶体管的所述沟道和所述电荷累积部通过所述电荷累积部与沟道间屏障而分离。
在第一方面中，被添加至所述电荷累积部与沟道间屏障中的所述杂质可以是铟。这带来了如下效果：所述控制晶体管的所述沟道和所述电荷累积部通过添加有铟的所述电荷累积部与沟道间屏障而分离。
在第一方面中，被添加至所述电荷累积部与沟道间屏障中的所述杂质可以是砷。这带来了如下效果：所述控制晶体管的所述沟道和所述电荷累积部通过添加有砷的所述电荷累积部与沟道间屏障而分离。
本发明的第二方面是一种摄像装置，其包括图像传感器和信号处理部。所述图像传感器包括针对每个像素而设置的下列部件：光电转换部，所述光电转换部将沿着光轴入射的光转换成电荷；控制晶体管，所述控制晶体管根据输入电压来控制输出电压；及电荷累积部，所述电荷累积部在所述光轴上的位于所述控制晶体管与所述光电转换部之间的区域中累积电荷，并且将与所累积的电荷量相对应的电压作为所述输入电压而提供至所述控制晶体管。所述信号处理部处理所述输出电压的电信号。这带来了如下效果：所述电荷被累积到在所述光轴上位于所述控制晶体管与所述光电转换部之间的所述电荷累积部中。
发明的有益效果
根据本发明，能够获得如下的优异效果：消除了图像传感器中的FD的暗电流，且能够提高将电荷转换成电压的转换效率。需要注意的是，这里所说明的效果不一定是限制性的，而是可以表现出本发明中所说明的任何效果。
附图说明
图1是根据第一实施例的摄像装置的整体视图的示例。
图2是图示了根据第一实施例的图像传感器的一个构造示例的框图。
图3是图示了第一实施例中的像素电路的一个构造示例的电路图。
图4是第一实施例中的像素电路的表面视图的示例。
图5是第一实施例中的像素电路沿着X轴的横截面图的示例。
图6是第一实施例中的像素电路沿着Y轴的横截面图的示例。
图7是第一实施例中的C-C'轴的电位图。
图8是第一实施例中的D-D'轴的电位图。
图9是第一实施例中的E-E'轴的电位图。
图10是第一实施例中的F-F'轴的电位图。
图11是第一实施例中的G-G'轴的电位图。
图12是图示了第一实施例的变形例中的像素电路的一个构造示例的电路图。
图13是图示了第二实施例中的像素电路的一个构造示例的电路图。
图14是第二实施例中的像素电路的表面视图的示例。
图15是第二实施例中的像素电路沿着X轴的横截面图的示例。
图16是第二实施例中的像素电路沿着Y轴的横截面图的示例。
图17是第二实施例中的C-C'轴的电位图。
图18是第二实施例中的D-D'轴的电位图。
图19是第二实施例中的E-E'轴的电位图。
图20是第二实施例中的F-F'轴的电位图。
图21是图示了第三实施例中的像素电路的一个构造示例的电路图。
图22是第三实施例中的像素电路的表面视图的示例。
图23是第三实施例中的像素电路沿着X轴的横截面图的示例。
图24是第三实施例中的像素电路沿着Y轴的横截面图的示例。
图25是第三实施例中的C-C'轴的电位图。
图26是第三实施例中的D-D'轴的电位图。
图27是第三实施例中的E-E'轴的电位图。
图28是第三实施例中的F-F'轴的电位图。
图29是第三实施例中的G-G'轴的电位图。
图30是图示了第四实施例中的像素电路的一个构造示例的电路图。
图31是第四实施例中的像素电路的表面视图的示例。
图32是第四实施例中的像素电路沿着X轴的横截面图的示例。
图33是第四实施例中的像素电路沿着Y轴的横截面图的示例。
图34是第四实施例中的C-C'轴的电位图。
图35是第四实施例中的D-D'轴的电位图。
图36是第四实施例中的E-E'轴的电位图。
图37是第四实施例中的F-F'轴的电位图。
具体实施方式
下面，将会说明用来实施本发明的方式(在下文中，称为实施例)。将按照以下顺序进行说明。
1.第一实施例(电荷累积部被设置在JFET控制晶体管与光电转换部之间的示例)
2.第二实施例(电荷累积部以在沟道宽度方向上被复位的方式被设置在JFET控制晶体管与光电转换部之间的示例)
3.第三实施例(电荷累积部被设置在MOS型控制晶体管与光电转换部之间的示例)
4.第四实施例(电荷累积部以在沟道宽度方向上被复位的方式被设置在MOS型控制晶体管与光电转换部之间的示例)
1.第一实施例
[摄像装置的构造示例]
图1是根据第一实施例的摄像装置100的整体视图的示例。如图1所示，摄像装置100包括图像传感器200。此外，摄像装置100包括光学系统，该光学系统将入射光引导至该图像传感器200的像素区域(形成被摄体图像)，该光学系统例如是使入射光(图像光)在成像表面上形成图像的透镜110。此外，摄像装置100包括用于驱动图像传感器200的驱动电路130和用于处理图像传感器200的输出信号的信号处理电路120。
驱动电路130包括时序发生器(未图示)，该时序发生器用于产生包括启动脉冲和时钟脉冲在内、用于驱动图像传感器200中的电路的各种时序信号，并且驱动电路130利用预定的时序信号来驱动图像传感器200。
此外，信号处理电路120对图像传感器200的输出信号执行预定的信号处理。通过信号处理电路120处理后的图像信号例如被记录在诸如存储器等记录介质中。记录在记录介质中的图像信息由打印机等硬拷贝。此外，通过信号处理电路120处理后的图像信号作为运动图像而被显示在由液晶显示器等构成的监视器上。
[图像传感器的构造示例]
图2是图示了第一实施例中的图像传感器200的一个构造示例的框图。图像传感器200包括行扫描电路210、像素阵列部220、感测电路部240和判定结果积分电路部260。
行扫描电路210根据驱动电路130的控制来依次使各行曝光。
在像素阵列部220中，多个像素电路300在行方向和列方向上以矩阵的形式布置着。各个像素电路都具有光电转换元件并且具有输出与光子入射相对应的电信号的功能。像素阵列部220例如被形成在第一半导体基板上。
感测电路部240被形成在与第一半导体基板不同的第二半导体基板上。在感测电路部240中，多个感测电路250例如以与像素阵列部220中以矩阵的形式布置着的所述多个像素电路300一一对应的方式、在行方向和列方向上以矩阵的形式布置着。每个感测电路250具有如下功能：从像素电路300接收信号，并且做出关于在预定时段内是否有光子入射到像素电路300上的二值判定(binary determination)。
然后，堆叠第一半导体基板和第二半导体基板。例如，形成在第一半导体基板上的多个像素电路300和形成在第二半导体基板上的多个感测电路250被堆叠成以一一对应的方式彼此面对着。相对的像素电路300和感测电路250通过相应的输出信号线229而被连接起来。在感测电路部240中，布置在同一行中的各感测电路250的输出被连接到公共传输线259。
判定结果积分电路部260具有如下功能：针对各个像素，多次对感测电路250的判定结果进行积分，从而生成具有灰度的二维摄像数据。在判定结果积分电路部260中，判定结果积分电路261、262……以与感测电路部240中的感测电路250的行布局相对应的方式布置着。
判定结果积分电路261包括：寄存器271，其用于保持通过第0行的传输线259传输过来的判定值；计数电路281，其用于对保持在寄存器271中的值进行计数；以及存储器291，其用于存储计数电路281的计数结果。此外，判定结果积分电路262包括：寄存器272，其用于保持通过第1行的传输线259传输过来的判定值；计数电路282，其用于对保持在寄存器272中的值进行计数；以及存储器292，其用于存储计数电路282的计数结果。
[像素电路的构造示例]
图3是图示了第一实施例中的像素电路300的一个构造示例的电路图。像素电路300包括复位晶体管301、控制晶体管302、电荷累积部303和光电转换部304。作为复位晶体管301，例如使用了N型的金属氧化物半导体型场效应晶体管(MOSFET：metal-oxide-semiconductor field-effect transistor)。作为控制晶体管302，例如使用了N型的结型场效应晶体管(JFET：junction field-effect transistor)。就像这样，在像素内没有设置FD的CMD中，能够消除FD的暗电流并且能够将电荷转换成电压时的转换效率提高至比配备有FD的图像传感器的转换效率更高的值。此外，在CMD中，通过光接收而产生的电荷会一直被保持着(除非被复位)，并且即使当该电荷作为信号而被读出时，该电荷也会被保持在累积状态中而不消失。由此，就能够实现所谓的非破坏性读出(nondestructive readout)。
光电转换部304的阳极被施加地电位，且阴极被连接到电荷累积部303。此外，控制晶体管302的栅极被连接到电荷累积部303、源极被连接到感测电路250和恒流电路230、并且漏极充当复位晶体管301的栅极的一部分且被连接到行扫描电路210。此外，复位晶体管301的源极被连接到电荷累积部303、且漏极被连接到行扫描电路210。此外，复位晶体管301具有两个栅极，这两个栅极中的一者被连接到控制晶体管302，且另一者被连接到行扫描电路210。在下文中，复位晶体管301的两个栅极之中的与行扫描电路210连接的那个栅极将称为“复位栅极”，且漏极将称为“复位漏极”。
光电转换部304将光转换成电荷。电荷累积部303累积经过光电转换后的电荷，并且将与所累积的电荷量相对应的信号电压提供至控制晶体管302。
控制晶体管302根据来自电荷累积部303的信号电压来控制源极电压。控制晶体管302将该源极电压的电信号提供至感测电路250。需要注意的是，该信号电压是权利要求中所说明的输入电压的一个示例，且该源极电压是权利要求中所说明的输出电压的一个示例。
复位晶体管301根据行扫描电路210的控制而将电荷累积部303的电荷量设定为初始值。
当使电荷量复位时，行扫描电路210将复位漏极、复位栅极和控制晶体管302的漏极设定为高电平，并且当累积电荷(即，曝光)时，行扫描电路210将复位漏极、复位栅极和控制晶体管302的漏极设定为低电平。例如，在曝光开始的时机下，行扫描电路210在一个脉冲时段内将复位漏极、复位栅极和控制晶体管302的漏极设定为高电平。即使当这种驱动被实施时，控制晶体管302也至少在复位的时候在饱和区域中操作，而且因此，即使漏极电压发生改变，沟道电位也不会变化，且漏极电流也不会变化。于是，在复位的时候，电荷累积部303被有效地复位，但是不必要的电流不会从控制晶体管302的沟道泄漏至复位漏极。
图4是第一实施例中的像素电路300的表面视图的示例。该像素电路300被形成在半导体基板的两个表面之中的一侧上，且另一侧用作光接收表面。以该光接收表面作为后表面，与该后表面相反的表面相当于图4中的前表面。此外，在下文中，从前表面至后表面的方向是向下方向。在前表面上，形成有沟道阻挡部(channel stop)311、复位漏极312、复位漏极延伸部313、复位栅极314、漏极316和源极321。此外，在漏极316与源极321之间形成有沟道袋317、沟道屏障318、交叉区域319和沟道320。
此外，沟道阻挡部311例如由P型半导体形成。复位漏极312、复位漏极延伸部313、漏极316、沟道320、沟道袋317和源极321例如由N型半导体形成。此外，沟道屏障318例如由P型半导体形成。此外，复位栅极314由N型多晶硅等形成。
复位漏极312和复位栅极314相当于复位晶体管301的漏极和栅极。此外，漏极316和源极321相当于控制晶体管302的漏极和源极。
在下文中，与从源极321至漏极316的方向平行的轴将称为“Y轴”，光轴将称为“Z轴”，且与Y轴和Z轴正交的轴将称为“X轴”。
在Y轴方向上，复位栅极314被设置在与漏极316邻接的位置处。此外，在Y轴方向上，复位漏极312被设置在复位栅极314的两侧之中的不与漏极316邻接的一侧上。此外，复位漏极延伸部313被设置于复位漏极312的在X轴方向上的两侧上。
此外，沟道袋317在Y轴方向上被设置在漏极316与源极321之间。沟道袋317的电位处于比沟道320的电位高的区域中。沟道袋317的中央部是跨过稍后所述的沟道屏障318的交叉区域319。
此外，沟道屏障318在X轴方向上被设置在漏极316与源极321之间。沟道屏障318的中央部是跨过沟道袋317的交叉区域319。沟道屏障318的电位低于沟道320的电位。
此外，在交叉区域319中，沟道袋317的N型杂质和沟道屏障318的P型杂质相互抵消，结果，交叉区域319是这样的区域：其电位高于沟道屏障318但低于沟道袋317。即，交叉区域319在X轴方向上充当沟道屏障且在Y轴方向上充当沟道袋。
对于沟道袋317，在沟道320部位的处于沟道宽度方向上的中央部处形成了具有比周围的电位高的电位的部分，且沟道320部位的电流密度比周围的电流密度高。此外，电荷累积部303的电位最大值形成在沟道320部位的大体中央部处，且因此，沟道320部位的电流密度最大的部位与电荷累积部303部位的电位最大值的在平面上的位置一致，并且改善了沟道320部位的电位相对于电荷累积部303的电位的调制程度，由此像素电路300能够提高将电荷转换成电压的转换效率。
对于沟道屏障318，使界定沟道电流的鞍点(saddle point)与电荷累积部303的电位最大值的位置一致，因此，改善了沟道320部位的电位相对于电荷累积部303的电位的调制程度，且因此，像素电路300能够提高将电荷转换成电压的转换效率。
电荷累积部303被形成在漏极316和源极321下方，且光电转换部304被形成在电荷累积部303下方。电荷累积部303和光电转换部304是不能从前表面被看到的。因此，在图4中，电荷累积部303和光电转换部304各自的边界都用虚线表示。如这些虚线所示，在与光轴垂直的平面中，电荷累积部303的面积大于包括漏极316和源极321的控制晶体管302的面积。
图5是第一实施例中的像素电路300沿着图4中的与X轴平行的A-A'轴的横截面图的示例。在像素电路300中，后表面P型区域329位于最低部分处，且在该后表面P型区域329上设置有沟道阻挡部322和光电转换部304。在光电转换部304上设置有电荷累积部303和电荷累积部袋328，且在电荷累积部303和电荷累积部袋328上设置有电荷累积部与沟道间屏障326。此外，光电转换部304、电荷累积部303、电荷累积部袋328以及电荷累积部与沟道间屏障326被设置在由沟道阻挡部322包围的区域中。在电荷累积部与沟道间屏障326上设置有沟道屏障318和交叉区域319。此外，在沟道阻挡部322以及电荷累积部与沟道间屏障326上设置有沟道阻挡部311，并且沟道屏障318和交叉区域319被设置在由沟道阻挡部311夹住的区域中。
后表面P型区域329、沟道阻挡部322以及电荷累积部与沟道间屏障326例如由P型半导体形成。此外，光电转换部304、电荷累积部303和电荷累积部袋328例如由N型半导体形成。
此外，后表面P型区域329的下表面相当于像素电路300的后表面，且该后表面被光照射。以此方式被光照射后表面的图像传感器称为背侧照射型图像传感器。
为了防止由于在沟道320部位中形成沟道屏障318的影响而导致的电荷累积部303的电位最大值的位置发生偏离，用N型杂质以与沟道屏障318大体相同的平面图案来形成电荷累积部袋328，以便消除沟道屏障318对电荷累积部303的电位的影响。结果，就使得界定所述沟道电流的所述鞍点与电荷累积部303的电位最大值的位置一致，由此，改善了沟道320部位的电位相对于电荷累积部303的电位的调制程度，且因此，像素电路300能够提高将电荷转换成电压的转换效率。
电荷累积部与沟道间屏障326将漏极316、源极321及沟道320与电荷累积部303分离。电荷累积部与沟道间屏障326是通过掺杂具有比漏极316、源极321和沟道320的杂质的扩散系数小的扩散系数的杂质(例如，铟)而被形成的。需要注意的是，掺杂在电荷累积部与沟道间屏障326中的杂质不限于铟，只要这些杂质具有比沟道320等的杂质的扩散系数小的扩散系数即可。一个示例可以是硼。此外，例如，当控制晶体管302是P沟道晶体管时，砷或磷能够用作电荷累积部与沟道间屏障326的杂质。
通过形成电荷累积部与沟道间屏障326而减小了各杂质的重叠量，就能够减小当像素电路300中的杂质的总量发生波动时各个区域中的电位的变化量。即，能够改善抵抗干扰(诸如杂质总量的变化等)的稳健性。
图6是第一实施例中的像素电路300沿着图4中的与Y轴平行的B-B'轴的横截面图的示例。在后表面P型区域329上设置有光电转换部304和沟道阻挡部322，且在光电转换部304上设置有电荷累积部303和P阱323。电荷累积部303的中央部是与沿X轴方向设置着的电荷累积部袋328交叉的交叉区域319。在电荷累积部袋328上方设置有电荷累积部与沟道间屏障326，且在电荷累积部与沟道间屏障326上设置有沟道袋317。沟道袋317的中央部是与沿X轴方向设置着的沟道屏障318交叉的交叉区域319。
在Z轴(光轴)上，在漏极316与电荷累积部303之间设置有漏极屏障325，以使漏极316与电荷累积部303分离，而且在源极321与电荷累积部303之间设置有源极屏障327，以使源极321与电荷累积部303分离。此外，在复位栅极314的正下方设置有沟道315，而且在Z轴(光轴)上在沟道315与电荷累积部303之间设置有电荷累积部与沟道间屏障324，以使沟道315与电荷累积部303分离。如上所述，在Z轴(光轴)上，电荷累积部303被设置在控制晶体管302的漏极316及源极321与光电转换部304之间。根据这种结构，与过去的将电荷累积部设置在控制晶体管内侧(在源极与漏极之间)的结构相比，能够减小控制晶体管302的在与光轴正交的平面上的面积。因此，能够在维持检出精度的同时使像素小型化。
此外，复位漏极312被形成得具有与电荷累积部303的深度相同的深度。由此，复位漏极312与电荷累积部303邻接，且能够通过在与Z轴(光轴)垂直的方向上施加电压来使电荷累积部303复位。通过在与光轴垂直的方向上施加电压而进行的这种复位称为横向复位(lateral reset)。
P阱323例如由低浓度P型半导体形成。此外，沟道315例如由N型半导体形成。电荷累积部与沟道间屏障324、漏极屏障325和源极屏障327例如由P型半导体形成。此外，复位栅极314和控制晶体管302的沟道320是按照相同的杂质分布而被形成的。
沟道315相当于复位晶体管301的沟道。除了用作控制晶体管302的漏极之外，漏极316还用作复位晶体管301的两个栅极中的一个栅极。以此方式，漏极316还充当复位晶体管301的该栅极，并且因此，甚至用低电压也能够使漏极316完全复位。
图7是第一实施例中的C-C'轴的电位图。图7的横轴为图5的C-C'轴，且纵轴为电位。在图7中，粗线表示C-C'轴的在曝光和复位时的电位。如该粗线所示，交叉区域319的电位略高于沟道屏障318的电位。另一方面，粗虚线表示当在漏极316与源极321之间沿着Y轴(从漏极316至源极321的方向)移动C-C'轴时在曝光和复位时的电位。这里，进行如下假设：通过这种移动，C-C'轴经过区域屏障318和交叉区域319的区域并且到达不存在沟道屏障318的区域。即，到达沟道320和沟道袋317。如上所述，沟道320和沟道袋317具有比沟道屏障318和交叉区域319的电位高的电位。因此，如图7所示，粗虚线形状是粗实线沿向下的方向(即，电位变高的方向)稍微位移的形状。
图8是第一实施例中的D-D'轴的电位图。图8的横轴为图5的D-D'轴，且纵轴为电位。在图8中，粗线表示D-D'轴上的在曝光和复位时的电位。如该粗线所示，应当理解的是，由于电荷累积部袋328的效果，电荷累积部303中的具有最高电位的部分被形成在电荷累积部303的中央部中，即，处于与交叉区域319相对应的部分中。
图9是第一实施例中的E-E'轴的电位图。图9的横轴为图6的E-E'轴，且纵轴为电位。在图9中，粗线表示E-E'轴的在曝光时的电位，且点划线表示E-E'轴的在复位时的电位。如图9所示，在复位时，高电平电位被施加至复位漏极312、复位栅极314和漏极316。因此，复位晶体管301被接通，且电荷累积部303被初始化。另一方面，在曝光时，低电平电位被施加至复位漏极312、复位栅极314和漏极316。因此，复位晶体管301被关闭，且电荷被累积在电荷累积部303中。此外，交叉区域319的电位比沟道袋317的电位低。
这里，稍后所述的MOSFET具有这样的结构：在该结构中，栅极与沟道二者之间的电容跟沟道与电荷累积部二者之间的电容是串联连接的。因此，在设置有MOSFET的像素电路中，沟道电位的相对于电荷累积部的电位的调制程度M1和将电子转换成电压的转换效率R1例如是通过以下表达式来获得的：
M1＝C3/(C1+C2+C3) 表达式1
R1＝C3·q/{(C1+C2)·C3+(C1+C2+C3)·C4} 表达式2
在表达式1中，C1是栅极与沟道之间的电容，且C2是沟道阻挡部与沟道之间的电容。此外，C3是沟道与电荷累积部之间的电容。此外，在表达式2中，C4是电荷累积部与光电转换部之间的电容，且q是电荷量。此外，转换效率R1的单位例如为mV/e-。
相比之下，作为JFET的控制晶体管302没有栅极-沟道间电容(C1)。因此，像素电路300中的调制程度M2和转换效率R2例如是通过以下表达式来获得的：
M2＝C3/(C2+C3) 表达式3
R2＝C3·q/{C2·C3+(C2+C3)·C4} 表达式4
能够理解的是，在表达式1中，MOS型的调制程度M1低至大约0.3，而在表达式3中，结型的调制程度M2大约为0.9，并且在该结型中，能够使调制程度变成约3倍。此外，根据表达式2和表达式4，能够理解的是，在结型中也能够使转换效率变成约3倍。例如，电荷累积部303被形成在距硅表面约0.5微米(μm)的深度处，且控制晶体管302的尺寸被设定为0.5微米(μm)×0.5微米(μm)，由此，转换效率能够为3mV/e-。因此，控制晶体管302能够检出一个电子。
图10是第一实施例中的F-F'轴的电位图。图10的横轴为图6的F-F'轴，且纵轴为电位。在图10中，粗线表示F-F'轴的在曝光时的电位，且点划线表示F-F'轴的在复位时的电位。如图10所示，在复位时，高电平电位被施加至复位漏极312、复位栅极314和漏极316。另一方面，在曝光时，低电平电位被施加至复位漏极312、复位栅极314和漏极316。
图11是第一实施例中的G-G'轴的电位图。图11的横轴为图6的G-G'轴，且纵轴为电位。如图11所示，电荷累积部与沟道间屏障326具有比沟道320内的交叉区域319和电荷累积部303的电位低的电位，并且电荷累积部与沟道间屏障326使沟道320与电荷累积部303分离。此外，沟道320的距Si表面的深度例如为0.1微米(μm)，且电荷累积部与沟道间屏障326的距Si表面的深度例如为0.3微米(μm)。此外，电荷累积部303的距Si表面的深度例如为0.5微米(μm)。各杂质被形成在硅中的深度比在过去结构中的深度更深，由此，减少了各杂质的重叠，改善了稳健性，并且减小了电容，因而能够提高转换效率。尽管饱和信号电荷量减少了，但是在全数字图像传感器的情况下，由于在原理上仅需要累积一个电子，所以上述减少并不会成为问题。
如上所述，沟道320和电荷累积部303由N型半导体形成，且电荷累积部与沟道间屏障326由P型半导体形成。这里，通常，在P型半导体和N型半导体相互交叉的区域中，因杂质的剂量的制造差异而引起的电位的变化量变大。例如，进行如下假设：如果杂质的制造差异为杂质总量的1％，则当P型杂质增加1个单位时，电位就增加1伏(V)，且当N型杂质增加1个单位时，电位降低1伏(V)。此外，进行如下假设：如果P型杂质和N型杂质各者均增加1个单位，则有效量将会增加0.5个单位且无效量增加0.5个单位。在这种情况下，电位的变化量达到20V。
在未掺杂诸如铟等具有小的扩散系数的杂质的构造中，如上所述，在沟道320及电荷累积部303与电荷累积部与沟道间屏障326之间的边界处的电位变化变大。结果，在杂质分布中，沟道320等的分布跟电荷累积部与沟道间屏障326的分布之间的重叠部分可能增加。然而，由于在电荷累积部与沟道间屏障326中掺杂了具有小的扩散系数的杂质(例如，铟)，所以重叠部分减少了，且相对于杂质的剂量的差异而发生的电位变化量降低了。即，构建出了如下结构：在该结构中，即使存在着诸如杂质的剂量的差异等干扰，电位变化也会很小。换言之，构建出了抗干扰的稳健结构。
如上所述，根据本发明的第一实施例，电荷累积部303在光轴上位于控制晶体管302与光电转换部304之间，且控制晶体管302的面积能够变得小于电荷累积部303的面积。因此，能够消除FD的暗电流并且能够提高将电荷转换成电压的转换效率。
[变形例]
在第一实施例中，设置有N型复位晶体管和控制晶体管，但是也可以设置P型复位晶体管和控制晶体管。第一实施例的变形例的像素电路300与第一实施例的像素电路300的不同之处在于设置有P型复位晶体管和控制晶体管。
图12是图示了第一实施例的变形例中的像素电路300的一个构造示例的电路图。该变形例的像素电路300与第一实施例的像素电路300的不同之处在于，设置了复位晶体管331和控制晶体管332来代替复位晶体管301和控制晶体管302。
复位晶体管331是P型MOSFET，且控制晶体管332是P型JFET。在这种情况下，电源被连接到光电转换部304的阴极，且电荷累积部303被连接到光电转换部304的阳极。此外，在复位时，低电平电位被施加至复位漏极312、复位栅极314和漏极316，并且在曝光时，高电平电位被施加至复位漏极312、复位栅极314和漏极316。
如上所述，根据第一实施例的变形例，设置有P型复位晶体管331和控制晶体管332，且因此，能够用低电平电位来进行复位。
2.第二实施例
尽管在第一实施例中，复位晶体管301在Y轴方向(从源极321至漏极316的方向)上施加电压，但是该电压也能够在与Y轴正交的X轴方向(即，沟道宽度的方向)上被施加。第二实施例的像素电路300与第一实施例的像素电路300的不同之处在于，复位晶体管在X轴方向上施加电压。
图13是图示了第二实施例中的像素电路300的一个构造示例的电路图。第二实施例的像素电路300与第一实施例的像素电路300的不同之处在于，设置了复位晶体管305来代替复位晶体管301。作为复位晶体管305，例如使用N型MOSFET。复位晶体管305不具有两个栅极，而是具有与行扫描电路210连接的一个栅极。此外，控制晶体管302的漏极仅被连接到行扫描电路210。尽管N型晶体管被设置为复位晶体管305，但是也可以将P型晶体管设置为复位晶体管305。
图14是第二实施例中的像素电路300的表面视图的示例。第二实施例的复位栅极314在X轴上被设置在与沟道320及沟道屏障318邻接的位置处。此外，在第二实施例中，在复位栅极314的处于Y轴上的两侧上还设置有复位屏障330。此外，第二实施例的复位漏极312被设置在复位栅极314的处于X轴上的两侧之中的不与沟道320邻接的一侧上。如上所述，复位漏极312和复位栅极314沿着X轴布置着，因此，复位方向(即，施加电压的方向)能够被设定在X轴方向上。
图15是第二实施例中的像素电路300沿着图14中的与X轴平行的A-A'轴的横截面图的示例。后表面P型区域329被布置在最低部分处，且在该后表面P型区域329上设置有光电转换部304和沟道阻挡部322。此外，在光电转换部304上设置有电荷累积部袋328、电荷累积部303和P阱323。电荷累积部袋328被设置在由电荷累积部303包围的区域中。在电荷累积部303和电荷累积部袋328上设置有电荷累积部与沟道间屏障326，且在电荷累积部与沟道间屏障326上设置有沟道屏障318和交叉区域319。在沟道屏障318上方设置有复位栅极314。此外，复位漏极312被形成得具有与电荷累积部303的深度相同的深度。
图16是第二实施例中的像素电路300沿着图14中的与Y轴平行的B-B'轴的横截面图的示例。如图16所示，在后表面P型区域329上设置有沟道阻挡部322和光电转换部304。此外，在光电转换部304上设置有电荷累积部303和P阱323，且在电荷累积部303上设置有电荷累积部与沟道间屏障326。电荷累积部303的中央部是与沿X轴方向设置着的电荷累积部袋328交叉的交叉区域319。在电荷累积部与沟道间屏障326上设置有沟道袋317和交叉区域319。此外，在沟道阻挡部322和P阱323上设置有沟道阻挡部311。另外，在Z轴(光轴)上，在漏极316与电荷累积部303之间设置有漏极屏障325，且在源极321与电荷累积部303之间设置有源极屏障327。
图17是第二实施例中的C-C'轴的电位图。图17的横轴为图15的C-C'轴，且纵轴为电位。在图17中，粗线表示C-C'轴的在曝光时的电位，且点划线表示C-C'轴的在复位时的电位。如图17所示，在复位时，高电平电位被施加至复位栅极314，并且在曝光时，低电平电位被施加至复位栅极314。与第一实施例不同，复位漏极312的电位是未被控制的，而是固定值。与其中漏极316还充当复位晶体管的栅极的第一实施例不同，在第二实施例中，仅复位栅极314的电位是受到控制的，且因此，复位脉冲的振幅变大。然而，行扫描电路210仅需要驱动复位栅极314，且因此优点在于：该驱动比第一实施例中的驱动更简单。另外，复位方向与电荷累积部袋328的方向相同，且因此优点还在于：与第一实施例相比，更少可能会出现“复位残余(unresetting)”。这里，复位残余是指如下的现象：在刚刚复位之后，在电荷累积部303中剩余了超过容许量的电荷。在第二实施例中，在复位漏极312和控制晶体管302的沟道320之间建立接通状态，但是它们在结构上与多漏极(multi-drain)晶体管是相同的。因此，如果控制晶体管302由恒流电路230驱动，则与第一实施例相比，总电流没有增加。
图18是第二实施例中的D-D'轴的电位图。图18的横轴为图15的D-D'轴，且纵轴为电位。在图18中，粗线表示D-D'轴的在曝光时的电位，且点划线表示D-D'轴的在复位时的电位。如图18所示，在复位时，高电平电位被施加至复位栅极314，并且在曝光时，低电平电位被施加至复位栅极314。
图19是第二实施例中的E-E'轴的电位图。图19的横轴为图16的E-E'轴，且纵轴为电位。在图19中，粗线表示E-E'轴的在曝光和复位时的电位。如粗线所示，交叉区域319的电位略低于沟道袋317的电位。
图20是第二实施例中的F-F'轴的电位图。图20的横轴为图16的F-F'轴，且纵轴为电位。在图20中，粗线表示F-F'轴的在曝光和复位时的电位。如粗线所示，电荷累积部袋328的电位高于电荷累积部303的电位。
需要注意的是，第二实施例中的G-G'时的电位图与第一实施例中的G-G'时的电位图相同。
如上所述，根据第二实施例，复位栅极和复位漏极被布置在与从源极321至漏极316的方向正交的X轴方向上，且因此能够通过在X轴方向上施加电场来执行复位。因此，复位控制被简化，且很难出现复位残余。
3.第三实施例
在第一实施例中，JFET被设置为控制晶体管302，但是也能够将MOSFET设置为控制晶体管302。第三实施例的像素电路300与第一实施例的像素电路300的不同之处在于，MOSFET被设置为控制晶体管302。
图21是图示了第三实施例中的像素电路300的一个构造示例的电路图。第三实施例的像素电路300与第一实施例的像素电路300的不同之处在于，包括了MOSFET的控制晶体管306来代替JFET的控制晶体管302。
控制晶体管306的背栅(back gate)被连接到电荷累积部303，且控制晶体管306的栅极被连接到行扫描电路210。控制晶体管306的源极与漏极之间的连接与第一实施例中的连接相同。此外，第三实施例的行扫描电路210在复位时将低电平电位施加至控制晶体管306的栅极，并且在曝光时将高电平电位施加至控制晶体管306的栅极。需要注意的是，例如通过表达式1和表达式2来获得第三实施例的调制程度M1和转换效率R1。尽管N型晶体管被设置为复位晶体管301和控制晶体管306，但是也可将P型晶体管设置为复位晶体管301和控制晶体管306。
第三实施例的行扫描电路210能够将用于选择像素电路300的选择脉冲提供至控制晶体管306的栅极。因此，在保持了高的转换效率的同时还能选择像素的应用能够被适用至辐射检测装置100。这里，控制脉冲的脉冲时段相当于用于选择像素的时段，且从复位脉冲至控制脉冲结束的时段相当于曝光时段。
图22是第三实施例中的像素电路300的表面视图的示例。第三实施例的像素电路300与第一实施例的像素电路300的不同之处在于，在漏极316与源极321之间还设置有像素栅极341。像素栅极341相当于控制晶体管306的栅极。
图23是第三实施例中的像素电路300沿着图22中的与X轴平行的A-A'轴的横截面图的示例。第三实施例的像素电路300与第一实施例的像素电路300的不同之处在于：还包括像素栅极341和表面P层342。表面P层342被设置在沟道屏障318和交叉区域319上，且像素栅极341被设置在该表面P层上方。需要注意的是，该构造也可以是如下这样：不设置表面P层342。
图24是第三实施例中的像素电路300沿着图22中的与Y轴平行的B-B'轴的横截面图的示例。表面P层342被设置在沟道袋317和交叉区域319上，且像素栅极341被设置在该表面P层上方。
图25是第三实施例中的C-C'轴的电位图。图25的横轴为图23的C-C'轴，且纵轴为电位。在图25中，粗线表示C-C'轴的在曝光时的电位，且点划线表示C-C'轴的在复位时的电位。在复位时，低电平电位被施加至像素栅极341，且像素栅极341正下方的沟道屏障318和交叉区域319变为低电平。另一方面，在曝光时，高电平电位被施加至像素栅极341，且像素栅极341正下方的沟道屏障318和交叉区域319变为高电平。
图26是第三实施例中的D-D'轴的电位图。图26的横轴为图23的D-D'轴，且纵轴为电位。在图26中，粗线表示D-D'轴的在曝光时的电位，且点划线表示D-D'轴的在复位时的电位。如图26所示，在复位时，低电平电位被施加至像素栅极341，且像素栅极341下方的电荷累积部303和电荷累积部袋328变为低电平。另一方面，在曝光时，高电平电位被施加至像素栅极341，且像素栅极341下方的电荷累积部303和电荷累积部袋328变为高电平。
图27是第三实施例中的E-E'轴的电位图。图27的横轴为图24的E-E'轴，且纵轴为电位。在图27中，粗线表示E-E'轴的在曝光时的电位，且点划线表示在使E-E'轴复位时的电位。如图27所示，在复位时，高电平电位被施加至复位漏极312、复位栅极314和漏极316。此外，低电平电位被施加至像素栅极341，且沟道袋317的电位和交叉区域319的电位变为低电平。另一方面，在曝光时，低电平电位被施加至复位漏极312、复位栅极314和漏极316。此外，高电平电位被施加至像素栅极341，且沟道袋317的电位和交叉区域319的电位变为高电平。
图28是第三实施例中的F-F'轴的电位图。图28的横轴为图24的F-F'轴，且纵轴为电位。在图28中，粗线表示F-F'轴的在曝光时的电位，且点划线表示F-F'轴的在复位时的电位。如图28所示，在复位时，高电平电位被施加至复位漏极312和复位栅极314。另一方面，在曝光时，低电平电位被施加至复位漏极312和复位栅极314。
图29是第三实施例中的G-G'轴的电位图。图29的横轴为图24的G-G'轴，且纵轴为电位。第三实施例的沟道320的距表面的深度例如为0.2微米(μm)。此外，第三实施例的电荷累积部与沟道间屏障326的深度以及电荷累积部303的深度与第一实施例中的深度相同。
如上所述，根据第三实施例，MOSFET被设置为控制晶体管，且由此，行扫描电路210还能够提供用于选择像素的选择脉冲。
4.第四实施例
尽管在第三实施例中复位晶体管301在Y轴方向(从源极321至漏极316的方向)上施加电场，但是该电场也能够在X轴方向上被施加。第四实施例的像素电路300与第三实施例的像素电路300的不同之处在于，复位晶体管在X轴方向上施加电场。
图30是图示了第四实施例中的像素电路300的一个构造示例的电路。第四实施例的像素电路300与第三实施例的像素电路300的不同之处在于，包括了复位晶体管305来代替复位晶体管301。复位晶体管305的构造与第二实施例的复位晶体管的构造相同。尽管N型晶体管被设置为复位晶体管305和控制晶体管306，但是也可将P型晶体管设置为复位晶体管305和控制晶体管306。
图31是第四实施例中的像素电路300的表面视图的示例。第四实施例的复位栅极314在X轴方向上被设置在与沟道320及沟道屏障318邻接的位置处。此外，在复位栅极314的处于Y轴方向上的两侧上还设置有复位屏障330。此外，第四实施例的复位漏极312被设置在复位栅极314的处于X轴方向上的两侧之中的不与沟道320邻接的一侧上。
图32是第四实施例中的像素电路300沿着图31中的与X轴平行的A-A'轴的横截面图的示例。以与第三实施例相同的方式，在第四实施例的沟道屏障318和交叉区域319上设置有表面P层342，并且在表面P层342上方设置有像素栅极341。此外，在第四实施例中，除了像素栅极341和表面P层342以外的构造与第二实施例中的构造相同。
图33是第四实施例中的像素电路300沿着图31中的与Y轴平行的B-B'轴的横截面图的示例。以与第三实施例相同的方式，在第四实施例的沟道袋317和交叉区域319上设置有表面P层342，且在表面P层342上方设置有像素栅极341。此外，在第四实施例中，除了像素栅极341和表面P层342之外的构造与第二实施例中的构造相同。
图34是第四实施例中的C-C'轴的电位图。图34的横轴为图32的C-C'轴，且纵轴为电位。在图34中，粗线表示C-C'轴的在曝光时的电位，且点划线表示C-C'轴的在复位时的电位。如图34所示，在复位时，高电平电位被施加至复位栅极314，低电平电位被施加至像素栅极341，且沟道屏障318的电位和交叉区域319的电位变为低电平。另一方面，在曝光时，低电平电位被施加至复位栅极314，高电平电位被施加至像素栅极341，且沟道屏障318的电位和交叉区域319的电位变为高电平。
图35是第四实施例中的D-D'轴的电位图。图35的横轴为图32的D-D'轴，且纵轴为电位。在图35中，粗线表示D-D'轴的在曝光时的电位，且点划线表示D-D'轴的在复位时的电位。如图35所示，在复位时，高电平电位被施加至复位栅极314，并且在曝光时，低电平电位被施加至复位栅极314。
图36是第四实施例中的E-E'轴的电位图。图36的横轴为图33中的E-E'轴，且纵轴为电位。在图36中，粗线表示E-E'轴的在曝光时的电位，且点划线表示E-E'轴的在复位时的电位。如图36所示，在复位时，低电平电位被施加至像素栅极341，且沟道袋317的电位和交叉区域319的电位变为低电平。另一方面，在曝光时，高电平电位被施加至像素栅极341，且沟道袋317的电位和交叉区域319的电位变为高电平。
图37是第四实施例中的F-F'轴的电位图。图37的横轴为图33的F-F'轴，且纵轴为电位。在图37中，粗线表示F-F'轴的在曝光时的电位，且点划线表示F-F'轴的在复位时的电位。如图37所示，在复位时，低电平电位被施加至像素栅极341，且像素栅极341下面的电荷累积部303和电荷累积部袋328变为低电平。另一方面，在曝光时，高电平电位被施加至像素栅极341，且像素栅极341下面的电荷累积部303和电荷累积部袋328变为高电平。
需要注意的是，第四实施例中的G-G'时的电位图与第三实施例中的G-G'时的电位图相同。
如上所述，根据第四实施例，MOSFET被设置为控制晶体管，且复位栅极和复位漏极被布置在X轴方向上，因此，能够通过在X轴方向上施加电场来复位，并且能够提供选择脉冲。
上述各实施例是用于体现本发明的示例，且各实施例中的各事项与权利要求中的发明特定事项具有对应关系。同样地，各实施例中的事项和权利要求中的由相同名称表示的发明特定事项具有相互对应的关系。然而，本发明不限于这些实施例，并且在不偏离本发明的实质的情况下，可以在本发明的范围内实施这些实施例的各种修改。
另外，本说明书中所说明的效果不是限制性的，而仅仅是示例，且可以存在额外的效果。
另外，本发明还可以按如下方式配置而成。
(1)一种像素电路，其包括：
光电转换部，其将沿着光轴入射的光转换成电荷；
控制晶体管，其根据输入电压来控制输出电压；以及
电荷累积部，其在所述光轴上的位于所述控制晶体管与所述光电转换部之间的区域中累积电荷，并且将与所累积的电荷量相对应的电压作为所述输入电压而提供至所述控制晶体管。
(2)如(1)所述的像素电路，其中，
所述输出电压是所述控制晶体管的源极与所述控制晶体管的漏极之间的电压，且
所述电荷累积部在所述光轴上的位于所述源极和所述漏极与所述光电转换部之间的所述区域中累积所述电荷。
(3)如(1)或(2)所述的像素电路，其中，
在与所述光轴垂直的平面内，所述电荷累积部具有比所述控制晶体管的面积大的面积。
(4)如(1)至(3)中任一项所述的像素电路，其中，
所述控制晶体管是结型场效应晶体管。
(5)如(1)至(3)中任一项所述的像素电路，其中，
所述控制晶体管是金属氧化物半导体(MOS)型场效应晶体管。
(6)如(1)所述的像素电路，其还包括：
复位晶体管，其通过将预定电位施加至复位栅极和复位漏极来将所述电荷量设定为初始值，所述复位栅极和所述复位漏极被设置在与所述光轴垂直的平面上。
(7)如(6)所述的像素电路，其中，
所述复位栅极和所述复位漏极沿着从所述控制晶体管的源极到所述控制晶体管的漏极的方向布置着。
(8)如(6)所述的像素电路，其中，
所述复位栅极和所述复位漏极沿着与从所述控制晶体管的源极到所述控制晶体管的漏极的方向正交的方向布置着。
(9)如(6)至(8)中任一项所述的像素电路，其中，
所述复位栅极和所述控制晶体管的沟道是按照相同的杂质分布而被形成的。
(10)如(6)至(9)中任一项所述的像素电路，其中
所述复位栅极与所述电荷累积部邻接。
(11)如(1)至(10)中任一项所述的像素电路，
其中所述控制晶体管包括：
源极和漏极；
沟道，其被设置在所述源极与所述漏极之间；以及
沟道袋，其沿着从所述漏极到所述源极的方向而被形成在所述源极与所述漏极之间，
其中所述沟道袋的电位高于所述沟道的电位。
(12)如(1)至(11)中任一项所述的像素电路，
其中所述控制晶体管包括：
源极和漏极；
沟道，其被设置在所述源极与所述漏极之间；以及
沟道屏障，其沿着与从所述漏极到所述源极的方向正交的方向而被形成在所述源极与所述漏极之间，
其中所述沟道屏障的电位低于所述沟道的电位。
(13)如(1)至(12)中任一项所述的像素电路，其还包括：
电荷累积部袋，所述电荷累积部袋的电位高于所述电荷累积部的电位，
其中，所述电荷累积部袋沿着与从所述控制晶体管的漏极到所述控制晶体管的源极的方向正交的方向而被设置在由所述电荷累积部包围的区域中。
(14)如(1)至(13)中任一项所述的像素电路，其中，
所述控制晶体管的沟道和所述电荷累积部被电荷累积部与沟道间屏障而分离，所述电荷累积部与沟道间屏障被添加有具有比所述沟道的杂质的扩散系数小的扩散系数的杂质。
(15)如(14)所述的像素电路，其中，
被添加至所述电荷累积部与沟道间屏障中的所述杂质是铟。
(16)如(14)所述的像素电路，其中，
被添加至所述电荷累积部与沟道间屏障中的所述杂质是砷。
(17)一种摄像装置，其包括：
图像传感器，其包括针对每个像素而设置的下列部件：光电转换部，所述光电转换部将沿着光轴入射的光转换成电荷；控制晶体管，所述控制晶体管根据输入电压来控制输出电压；及电荷累积部，所述电荷累积部在所述光轴上的位于所述控制晶体管与所述光电转换部之间的区域中累积电荷，并且将与所累积的电荷量相对应的电压作为所述输入电压而提供至所述控制晶体管；以及
信号处理部，其处理所述输出电压的电信号。
附图标记列表
100 摄像装置
110 透镜
120 信号处理部
130 驱动电路
200 图像传感器
210 行扫描电路
220 像素阵列部
230 恒流电路
240 感测电路部
250 感测电路
260 判定结果积分电路部
261、262 判断结果积分电路
271、272 寄存器
281、282 计数电路
291、292 存储器
300 像素电路
301、305、331 复位晶体管
302、306、332 控制晶体管
303 电荷累积部
304 光电转换部
311、322 沟道阻挡部
312 复位漏极
313 复位漏极延伸部
314 复位栅极
315、320 沟道
316 漏极
317 沟道袋
318 沟道屏障
319 交叉区域
321 源极
323 P阱
324、326 电荷累积部与沟道间屏障
325 漏极屏障
327 源极屏障
328 电荷累积部袋
329 后表面P型区域
330 复位屏障
341 像素栅极
342 表面P层

Claims (17)

1.一种像素电路，其包括：
光电转换部，所述光电转换部将沿着光轴入射的光转换成电荷；
控制晶体管，所述控制晶体管根据输入电压来控制输出电压；以及
电荷累积部，所述电荷累积部在所述光轴上的位于所述控制晶体管与所述光电转换部之间的区域中累积电荷，并且将与所累积的电荷量相对应的电压作为所述输入电压而提供至所述控制晶体管。
2.如权利要求1所述的像素电路，其中
所述输出电压是所述控制晶体管的源极与所述控制晶体管的漏极之间的电压，并且
所述电荷累积部在所述光轴上的位于所述源极及所述漏极与所述光电转换部之间的所述区域中累积所述电荷。
3.如权利要求1所述的像素电路，其中
在与所述光轴垂直的平面内，所述电荷累积部的面积大于所述控制晶体管的面积。
4.如权利要求1所述的像素电路，其中
所述控制晶体管是结型场效应晶体管。
5.如权利要求1所述的像素电路，其中
所述控制晶体管是金属氧化物半导体型场效应晶体管，即MOS型场效应晶体管。
6.如权利要求1所述的像素电路，其还包括：
复位晶体管，所述复位晶体管通过向复位栅极和复位漏极施加预定电位来将所述电荷量设定为初始值，所述复位栅极和所述复位漏极被设置在与所述光轴垂直的平面上。
7.如权利要求6所述的像素电路，其中
所述复位栅极和所述复位漏极沿着从所述控制晶体管的源极到所述控制晶体管的漏极的方向布置着。
8.如权利要求6所述的像素电路，其中
所述复位栅极和所述复位漏极沿着与从所述控制晶体管的源极到所述控制晶体管的漏极的方向正交的方向布置着。
9.如权利要求6所述的像素电路，其中
所述复位栅极和所述控制晶体管的沟道是按照相同的杂质分布而被形成的。
10.如权利要求6所述的像素电路，其中
所述复位栅极与所述电荷累积部邻接。
11.如权利要求1所述的像素电路，其中所述控制晶体管包括：
源极和漏极；
沟道，所述沟道被设置在所述源极与所述漏极之间；以及
沟道袋，所述沟道袋沿着从所述漏极到所述源极的方向而被形成在所述源极与所述漏极之间，
并且其中所述沟道袋的电位高于所述沟道的电位。
12.如权利要求1所述的像素电路，其中所述控制晶体管包括：
源极和漏极；
沟道，所述沟道被设置在所述源极与所述漏极之间；以及
沟道屏障，所述沟道屏障沿着与从所述漏极到所述源极的方向正交的方向而被形成在所述源极与所述漏极之间，
并且其中所述沟道屏障的电位低于所述沟道的电位。
13.如权利要求1所述的像素电路，其还包括：
电荷累积部袋，所述电荷累积部袋的电位高于所述电荷累积部的电位，
其中所述电荷累积部袋沿着与从所述漏极到所述源极的方向正交的方向而被设置在由所述电荷累积部包围的区域中。
14.如权利要求1所述的像素电路，其中
所述控制晶体管的沟道和所述电荷累积部被电荷累积部与沟道间屏障分离，所述电荷累积部与沟道间屏障被添加有扩散系数比所述沟道的杂质的扩散系数小的杂质。
15.如权利要求14所述的像素电路，其中
被添加至所述电荷累积部与沟道间屏障中的所述杂质是铟。
16.如权利要求14所述的像素电路，其中
被添加至所述电荷累积部与沟道间屏障中的所述杂质是砷。
17.一种摄像装置，其包括：
图像传感器，所述图像传感器包括针对每个像素而设置的光电转换部、控制晶体管和电荷累积部，所述光电转换部将沿着光轴入射的光转换成电荷，所述控制晶体管根据输入电压来控制输出电压，所述电荷累积部在所述光轴上的位于所述控制晶体管与所述光电转换部之间的区域中累积电荷，并且所述电荷累积部将与所累积的电荷量相对应的电压作为所述输入电压而提供至所述控制晶体管；以及
信号处理部，所述信号处理部处理所述输出电压的电信号。
CN201580053838.XA 2014-10-10 2015-07-10 像素电路和摄像装置 Expired - Fee Related CN106796944B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-208785 2014-10-10
JP2014208785A JP2016081950A (ja) 2014-10-10 2014-10-10 画素回路および撮像装置
PCT/JP2015/069880 WO2016056282A1 (ja) 2014-10-10 2015-07-10 画素回路および撮像装置

Publications (2)

Publication Number Publication Date
CN106796944A true CN106796944A (zh) 2017-05-31
CN106796944B CN106796944B (zh) 2020-12-18

Family

ID=55652907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580053838.XA Expired - Fee Related CN106796944B (zh) 2014-10-10 2015-07-10 像素电路和摄像装置

Country Status (4)

Country Link
US (1) US10020332B2 (zh)
JP (1) JP2016081950A (zh)
CN (1) CN106796944B (zh)
WO (1) WO2016056282A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175102A (ja) * 2016-03-16 2017-09-28 ソニー株式会社 光電変換素子及びその製造方法並びに撮像装置
JP2020096000A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 半導体素子および半導体素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02304973A (ja) * 1989-05-19 1990-12-18 Hitachi Ltd 固体撮像装置
US6232642B1 (en) * 1997-06-26 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having impurity region locally at an end of channel formation region
CN1495873A (zh) * 1998-07-01 2004-05-12 ̫����ʽ���� 检测光信号的方法
JP2005244434A (ja) * 2004-02-25 2005-09-08 Sharp Corp 固体撮像装置
JP2006024686A (ja) * 2004-07-07 2006-01-26 Seiko Epson Corp 固体撮像装置
CN101312205A (zh) * 2007-05-24 2008-11-26 索尼株式会社 固态成像装置及照相机
TW201312740A (zh) * 2011-08-24 2013-03-16 Sharp Kk 固體攝像元件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935492B2 (ja) * 1997-10-30 1999-08-16 イノビジョン株式会社 固体撮像素子及び固体撮像素子による光信号検出方法
JP3874135B2 (ja) * 1997-12-05 2007-01-31 株式会社ニコン 固体撮像素子
TWI479887B (zh) * 2007-05-24 2015-04-01 Sony Corp 背向照明固態成像裝置及照相機
JP4425950B2 (ja) * 2007-06-01 2010-03-03 シャープ株式会社 固体撮像装置および電子情報機器
JP5167799B2 (ja) 2007-12-18 2013-03-21 ソニー株式会社 固体撮像装置およびカメラ
JP5521721B2 (ja) 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02304973A (ja) * 1989-05-19 1990-12-18 Hitachi Ltd 固体撮像装置
US6232642B1 (en) * 1997-06-26 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having impurity region locally at an end of channel formation region
CN1495873A (zh) * 1998-07-01 2004-05-12 ̫����ʽ���� 检测光信号的方法
JP2005244434A (ja) * 2004-02-25 2005-09-08 Sharp Corp 固体撮像装置
JP2006024686A (ja) * 2004-07-07 2006-01-26 Seiko Epson Corp 固体撮像装置
CN101312205A (zh) * 2007-05-24 2008-11-26 索尼株式会社 固态成像装置及照相机
TW201312740A (zh) * 2011-08-24 2013-03-16 Sharp Kk 固體攝像元件

Also Published As

Publication number Publication date
US20170229493A1 (en) 2017-08-10
WO2016056282A1 (ja) 2016-04-14
CN106796944B (zh) 2020-12-18
US10020332B2 (en) 2018-07-10
JP2016081950A (ja) 2016-05-16

Similar Documents

Publication Publication Date Title
US12068352B2 (en) Solid-state imaging device, with transfer transistor gate electrode having trench gate sections
US8674417B2 (en) Solid-state imaging device and camera
JP4441294B2 (ja) 放射線撮像装置及びその制御方法
US8154640B2 (en) Sub-pixels, unit pixels, image sensors and methods of operating the same
CN107924929B (zh) 固体摄像器件、电子设备以及固体摄像器件的制造方法
US20150028189A1 (en) Solid-state imaging device, driving method thereof and electronic apparatus
CN102446939A (zh) 背照式固态成像设备
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
CN105323510B (zh) 光电变换装置、光电变换系统和光电变换装置的驱动方法
CN108666336A (zh) 一种utbb光电探测器阵列及其工作方法
US20130063631A1 (en) Solid-state imaging apparatus and camera
US20220254822A1 (en) Uttb photodetector pixel unit, array and method
EP2284898B1 (en) Solid-state imaging device
CN106796944A (zh) 像素电路和摄像装置
JP2009147049A (ja) 撮像装置
WO2004017411A1 (ja) 固体撮像素子及びその製造方法
Dao et al. Simulation analysis of a backside-illuminated multi-collection-gate image sensor
JPS58125976A (ja) 固体撮像素子
JPH04274367A (ja) 固体撮像装置
CN115516635A (zh) 光检测装置和光传感器的驱动方法
JPS6112064A (ja) 固体撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201218