CN102446939A - 背照式固态成像设备 - Google Patents

Abstract

一种背照式固态成像设备，包括半导体衬底处的光电二极管以及MOS晶体管。这些MOS晶体管形成在半导体衬底的前表面之上。光电二极管对施加到与半导体衬底的前表面相反的背表面上的入射光作出响应。电荷存储部以及第一传输门和第二传输门形成在光电二极管的主要部分以及半导体衬底位于该主要部分附近上方的前表面之上，以便实现全局快门功能。由于照射光从背照式固态成像设备中的半导体衬底的背表面入射在光电二极管上，因此即使在第一传输门和第二传输门以及电荷存储部形成为实现全局快门功能时也不会减小光电二极管的灵敏度。

Description

背照式固态成像设备

相关申请的交叉引用

本文中通过参考引入2010年10月8日提交的日本专利申请No.2010-228473的全部公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及背照式固态成像设备，该设备诸如背照式CMOS图像传感器，并且更具体地涉及当执行全局快门功能时能够抑制光电二极管(PD)的灵敏度降低的有效技术。

背景技术

电荷耦合器件(CCD)图像传感器以及互补型金属氧化物半导体(CMOS)图像传感器作为用作固态成像设备的图像传感器是公知的。

CCD图像传感器包括用于读取通过照射光从作为光接收元件的光电二极管(PD)产生的电荷的电路，并且该电路采用称作电荷耦合器件(CCD)的元件。该CCD图像传感器通过采用CCD而能够连续输出像素信息。相反，在每个像素中，CMOS图像传感器包括晶体管，该晶体管用于将通过照射光从作为光接收元件的光电二极管(PD)产生的电荷进行放大。因此，该CMOS图像传感器可放大并读取来自任意一个所选像素的输出，这将使得能够读出随机存取的图像。

众所周知，CCD图像传感器包括在阵列的行和列方向设置的多个光电二极管(PD)。首先，由垂直CCD对设置在列方向上的光电二极管(PD)的像素中所存储的信息进行读出。然后，由图像阅读器采用设置在行方向上的水平CCD对设置在列方向上的垂直CCD的像素中所存储的信息进行读出。所有的像素信息连续从图像阅读器输出，但在同一定时进行存储。通过与电子快门相结合，CCD图像传感器实现全局快门成像，这样即使对高速移动的物体进行拍照时，该成像也不会产生由于曝光定时的区别造成的捕获图像的失真。相反，CMOS图像传感器通过连续读取每个被选行的像素信息而读取出所有的像素，从而使得当对高速移动的物体进行拍照时，将会出现采用滚动快门的照相，这样将使得所捕获的图像发生失真。

下面的专利文献1公开了一种X-Y寻址型CMOS固态成像设备(CMOS传感器)，其具有添加到像素单元的电荷存储部以及传输门，以便使CMOS图像传感器实现可由CCD图像传感器获得的全局快门功能。

此外，下面的专利文献2公开了一种背照式CMOS图像传感器，其构造成解决在通过设置在光电二极管(PD)上面的互连层施加入射光时，由相关技术的前照式CMOS图像传感器中的互连层导致的反射部分入射光的问题。在该背照式CMOS图像传感器中，该互连层形成在其中形成有光电二极管(PD)的硅层的前表面之上，由此入射光从与其上形成有互连层的前表面相反的背表面进入。这种设置不需要考虑光接收表面的任何互连，因此可以提高像素互连的灵活性。

此外，下面的专利文献3、专利文献4和专利文献5中公开的背照式CMOS图像传感器与上述专利文献2中的类似。

[相关技术文献]

[专利文献]

[专利文献1]

日本未审专利公开No.2004-111590

[专利文献2]

日本未审专利公开No.2003-031785

[专利文献3]

日本未审专利公开No.2005-268644

[专利文献4]

美国专利申请公开2008/0217723A1

[专利文献5]

美国专利申请公开2010/0140675A1

发明内容

本发明人围绕在本发明之前的具有全局快门功能的CMOS图像传感器进行研究。

首先，如上述专利文献1所公开的那样，具有全局快门功能的CMOS图像传感器可通过添加电荷存储部和传输门单元到相关技术的CMOS图像读取电路中而实现，其中，电荷存储部和传输门单元添加在用作电荷发生器的每个光电二极管(PD)和用于读出的被选晶体管之间。

然而，如上述专利文献1所述，本发明人通过他们的研究发现，当这种元件将要添加到其中形成有前照式CMOS图像传感器的光电二极管(PD)的硅层表面之上时，在光电二极管(PD)处接收照射光的面积相对于硅层的表面面积减小，这使得光电二极管(PD)的灵敏度降低。

相反，在形成本发明之前，本发明人详细研究了上述专利文献2、上述专利文献3、上述专利文献4以及上述专利文献5中公开的背照式CMOS图像传感器。

在上述专利文献3中公开的背照式CMOS图像传感器中，光电二极管(PD)以及读出MOS晶体管形成在硅半导体衬底的前表面处，并且多层互连层经由诸如氧化硅膜之类的层间绝缘膜形成在硅半导体衬底的前表面之上。光从硅半导体衬底的背表面经由片上透镜和滤色器施加到光电二极管(PD)。

然而，本发明人通过他们的研究发现上述专利文献3中公开的背照式CMOS图像传感器中，在硅半导体衬底的前表面处形成的光电二极管(PD)元件的表面的主要部分与形成在该元件前表面之上的多层互连层之间并未形成互连层或者MOS晶体管的栅电极。同样在上述专利文献2中公开的背照式CMOS图像传感器中，在光电二极管(PD)的表面的主要部分与形成在该元件表面之上的多层互连层之间没有形成互连层或者MOS晶体管的栅电极。同样，在上述专利文献4和专利文献5中公开的背照式CMOS图像传感器中，在光电二极管(PD)元件的部分的主要部分之上没有形成互连层或者MOS晶体管的栅电极，其中该光电二极管元件形成在硅半导体衬底的前表面处。

如上所述，在相关现有技术的背照式CMOS图像传感器中，为什么在光电二极管(PD)元件的表面的主要部分之上没有形成互连层或者MOS晶体管的栅电极的原因是下面的历史背景，其已经被本发明人通过研究发现。

那就是，在背照式CMOS图像传感器之前开发的前照式CMOS图像传感器中，将入射光施加到光电二极管(PD)的前侧，并且在光电二极管(PD)元件的表面的主要部分之上没有形成互连层或者MOS晶体管的栅电极。结果是，在前照式CMOS图像传感器之后开发的背照式CMOS图像传感器也得到了上述结果。

现在，下面将描述一种光电二极管(PD)的制造方法。该光电二极管(PD)通过局部引入N型杂质到P型半导体区中而形成。这种局部引入采用硅栅工艺，该硅栅工艺使用在读出MOS晶体管中用作栅电极的多晶硅层和栅绝缘膜作为用于允许和抑制杂质引入的掩模。如果MOS晶体管的任何其它的互连层或者栅电极在引入N型杂质之前形成在光电二极管(PD)元件的表面的主要部分之上，则该互连层或者栅电极将用作不期望的掩模。结果是，当在CMOS半导体集成电路中采用极其通常的硅栅制造工艺形成前照式或者背照式CMOS图像传感器的光电二极管(PD)时，将根本不期望存在形成在光电二极管(PD)的表面的主要部分之上的互连层或者MOS晶体管的栅电极。

根据上述历史背景，同样在前照式CMOS图像传感器之后开发的背照式CMOS图像传感器中，在光电二极管(PD)元件的表面的主要部分之上没有形成MOS晶体管的互连层或者栅电极。

因此，该背照式CMOS图像传感器受用于提供这种前照式CMOS传感器的CMOS半导体集成电路的硅栅制造工艺中的互连规则限制。在这种背照式CMOS图像传感器中，用于实现全局快门功能的电荷存储部和传输单元的元件添加将导致光电二极管(PD)的灵敏度降低。这是因为元件的添加是在除光电二极管(PD)在硅半导体衬底表面(其中在该硅半导体衬底的表面之上形成有CMOS图像传感器的光电二极管(PD))处形成的区域以外的部分中进行的，这样将导致光电二极管(PD)相对于硅半导体衬底所占的面积减小，由此降低了光电二极管(PD)的灵敏度。

然而，本发明人通过他们的研究发现，背照式CMOS图像传感器不需要受用于提供前照式CMOS图像传感器的CMOS半导体集成电路的硅栅制造工艺中的互连规则限制。

首先，由于在背照式CMOS图像传感器中，照射光从硅半导体衬底的背表面入射在光电二极管(PD)上，所以即使互连层或者MOS晶体管的栅电极形成在硅半导体衬底的前表面处形成的每个光电二极管(PD)的主表面部分之上，光电二极管(PD)的灵敏度也不会降低。

在光电二极管(PD)的制造方法中，在采用MOS晶体管的栅电极的栅绝缘膜和多晶硅层作为掩模而局部引入N型杂质到P型半导体区之后，互连层或者MOS晶体管的栅电极可经由由二氧化硅层等制成的钝化膜而形成在硅半导体衬底的表面处形成的光电二极管(PD)的表面的主要部分之上。

作为本发明人在上述的本发明之前进行的研究结果，形成了本发明。

因此，本发明的目的是提供一种背照式固态成像设备，其具有全球快门功能并且其可以抑制光电二极管(PD)灵敏度的降低。

本发明的上述和其它目的以及新颖性特征从本说明书及附图的描述中将变得明显。

本申请中公开的本发明的代表性方面将在下面进行简要的描述。

也就是说，根据本发明的典型实施例，提供该背照式固态成像设备，其包括半导体衬底(1)处的光电二极管(3)以及MOS晶体管(Q1、Q2和Q3)。上述MOS晶体管形成在该半导体衬底的前表面之上。该光电二极管对施加到与半导体衬底的前表面相反的背表面上的入射光进行响应。

此外，用于实现全局快门功能的电荷存储部(TH)设置在位于光电二极管的主要部分上方的半导体衬底的前表面之上。

由本申请公开的本发明的典型方面取得的效果将简要描述如下。

也就是说，根据本发明，可以提供具有能抑制光电二极管(PD)灵敏度降低的全局快门功能的背照式固态成像设备。

附图说明

图1是示出根据本发明第一实施例的背照式CMOS图像传感器的结构的示图；

图2是示出本发明第一实施例中的具有图1所示结构的背照式CMOS图像传感器的等效电路的示图；

图3是示出根据本发明第二实施例的背照式CMOS图像传感器的结构的示图；

图4是示出图3所示的本发明第二实施例中处于复位操作中的背照式CMOS图像传感器元件的主要部分的能带结构的示图；

图5是示出图3所示的本发明第二实施例中在入射光LG通过背部照射而施加到背照式CMOS图像传感器的同时，当信号电子存储在光电二极管(PD)的N^-杂质区2中时，该元件的主要部分的能带结构的示图；

图6是示出图3所示的本发明第二实施例中当信号电子SC转移到背照式CMOS图像传感器中的电荷存储部TH时该元件的主要部分的能带结构的示图；

图7是示出根据本发明第三实施例的背照式CMOS图像传感器的结构的示图；

图8是示出根据本发明第三实施例的背照式CMOS图像传感器的另一结构的示图；

图9是示出根据本发明第四实施例的背照式CMOS图像传感器的电路配置的示图，其中读出MOS晶体管Q1、垂直选择MOS晶体管Q2以及复位控制MOS晶体管Q3在像素结构之间共用；

图10是示出图9所示的根据本发明第四实施例的背照式CMOS图像传感器中的半导体集成电路1的半导体芯片的布局结构的示图，其中读出MOS晶体管Q1、垂直选择MOS晶体管Q2以及复位控制MOS晶体管Q3在像素结构PIXEL1和像素结构PIXEL2之间共用；

图11是示出根据本发明最特定的第五实施例的背照式CMOS图像传感器的结构的示图；以及

图12是示出图11所示的本发明第五实施例中的背照式CMOS图像传感器的操作相关的信号波形的示图。

具体实施方式

1、实施例的概述

首先，下面将描述本申请中公开的本发明的典型实施例的概述。附图中括号内的参考标记仅仅是示意性的，其包括了相应参考标记所添加到的部件的概念，其中参考附图将解释典型实施例的概述。

[1]在本发明的典型实施例中，背照式固态成像设备包括半导体衬底(1)之上的光电二极管(3)和MOS晶体管(Q1、Q2、Q3)。MOS晶体管形成在半导体衬底的前表面之上。光电二极管对入射到与半导体衬底的前表面相反的背表面上的光进行响应。

在位于光电二极管的主要部分上方的半导体衬底的前表面之上还设置用于实现全局快门功能的电荷存储部(TH)(见图1)。

该实施例可以提供背照式固态成像设备，该设备具有能够抑制光电二极管(PD)灵敏度降低的全局快门功能。

在优选实施例中，光电二极管由形成在半导体衬底处的P型杂质区(P-Well)以及N型杂质区(2)组成。该光电二极管的主要部分由N型杂质区组成(见图1)。

在另一优选实施例中，该背照式固态成像设备还包括用于读出的N型杂质半导体区(4)，其用于与形成在半导体衬底中的P型杂质区形成PN结。

通过在用于读出的N型杂质半导体区中的PN结的电容将从电荷存储部读取的存储电荷转换成信号电压。将该信号电压提供给MOS晶体管中的读出MOS晶体管(Q1)的栅极端子(见图1和2)。

在又一优选的实施例中，光电二极管的N型杂质区具有响应入射光在其中存储信号电子的功能。

背照式固态成像设备在半导体衬底处还包括：耦合在光电二极管的N型杂质区(2)和电荷存储部(TH)之间的第一传输门(1TR)，以及耦合在电荷存储部(TH)和用于读出的N型杂质半导体区(4)之间的第二传输门(2TR)。

第一传输门具有将存储在光电二极管的N型杂质区中的信号电子转移到电荷存储部的功能。该第二传输门具有将存储在电荷存储部中的信号电子转移到用于读出的N型杂质半导体区中的功能(见图1)。

在另外的优选实施例中，电荷存储部(TH)和第二传输门(G3)中的每个具有表面型MOS电容器的结构，该表面型MOS电容器包括P型杂质区、形成在半导体衬底前表面之上的表面绝缘膜以及栅电极(见图2)。

在另一更优选的实施例中，第一传输门(1TR)由在位于电荷存储部(TH)的栅电极(G2)正下方的P型杂质区和N型杂质区(2)之间的另一PN结(PD)形成(见图1)。

在又一更优选的实施例中，在其中存储信号电子的、用于存储的N型杂质半导体区(7)形成在位于电荷存储部(TH)的栅电极(G2)正下方的半导体衬底的前表面之上(见图3)。

在又一更优选的实施例中，用于读出的N型杂质半导体区(4)通过MOS晶体管中的复位控制MOS晶体管(Q3)设置为预定操作电压(Vcc)(见图1)。

在又一更优选的实施例中，MOS晶体管中其栅极端子被供给选择控制信号(SEL)的垂直选择MOS晶体管(Q2)的漏源电流路径与读出MOS晶体管(Q1)的漏源电流路径串联耦合。读出MOS晶体管和垂直选择MOS晶体管之间的串联耦合建立在预定的操作电位和垂直信号线之间(见图1和图2)。

在又一更优选实施例中，N型杂质区(2)的一部分形成为在位于用于读出的N型杂质半导体区(4)正下方的半导体衬底(1)内部延伸。

具有高浓度杂质的P型半导体区(8)形成在N型杂质区(2)中形成为在半导体衬底(1)内部延伸的部分和用于读出的N型杂质半导体区(4)之间(见图7和图8)。

在特定实施例中，光屏蔽膜(SHL)形成在半导体衬底的背表面之上，并且具有开口(OP)，该开口(OP)用于将入射到半导体衬底的背表面上的入射光(LG)引入到光电二极管的N型杂质区(2)中(见图1、图3、图7和图8)。

在另一特定实施例中，在半导体衬底之上形成像素结构(PIXEL1和PIXEL2)，其中每个像素结构包括光电二极管、第一传输门、电荷存储部以及第二传输门。读出MOS晶体管(Q1)、垂直选择MOS晶体管(Q2)以及复位控制MOS晶体管(Q3)在像素结构之间共用(见图9和图10)。

在又一更特定的实施例中，像素结构位于阵列(PDA)中的多个行(Row_1，Row_2，以及Row_3到Row_N)和多个列(CL_1，CL_2，以及CL_3到CL_M)之间的交叉点上。每个像素结构包括光电二极管、第一传输门、电荷存储部、第二传输门、读出MOS晶体管(Q1)、垂直选择MOS晶体管(Q2)和复位控制MOS晶体管(Q3)。阵列(PDA)耦合到CMOS电路的垂直扫描电路(10)以及CMOS电路的水平扫描电路(11)上(见图11)。

在最特定的实施例中，水平扫描电路(11)的输出耦合到CMOS电路的输出电路(12)的输入(见图11)。

2、实施例的细节

接下来，下面将更加详细地描述实施例。在用于解释实现本发明的最佳模式的全部附图中，与上述附图中示出的那些功能相同的部件将用相同的参考标记进行表示，并且下面将省略其重复性说明。

第一实施例1

《背照式CMOS图像传感器的结构》

图1示出了根据本发明第一实施例的背照式CMOS图像传感器的结构。

如图1所示，读出MOS晶体管Q1、垂直选择MOS晶体管Q2以及复位控制MOS晶体管Q3采用硅栅CMOS半导体制造工艺形成在作为硅半导体衬底1的P型阱区P-Well的上表面之上。在图1中，MOS晶体管Q1，Q2和Q3以悬置在硅半导体衬底1的P型阱区P-Well之上方的方式绘出。然而，事实上，MOS晶体管Q1，Q2和Q3通过采用MOS晶体管的栅电极的栅绝缘膜和多晶硅层作为掩模来局部引入N型杂质而形成在硅半导体衬底1的P型阱区P-Well的上表面之上。

用于形成作为光接收元件的光电二极管(PD)3的N^-杂质区2从硅半导体衬底1的P型阱区P-Well内部形成在背表面处。由诸如金属或多晶硅层之类的导电层形成的光屏蔽膜SHL经由绝缘膜INS形成在硅半导体衬底1的背表面之上。用于允许入射光LG通过背部照射而射到作为光接收元件的光电二极管(PD)3上的开口OP形成在光屏蔽膜SHL之上，其中该光屏蔽膜SHL形成在硅半导体衬底1的背表面之上。P型阱区P-Well的P型杂质区形成在光屏蔽膜SHL的开口OP处的背表面绝缘膜INS和光电二极管(PD)3的N^-杂质区2之间，借此形成嵌入式光电二极管(PD)，从而使得背表面绝缘膜INS和硅半导体衬底1的背表面硅之间的硅界面态噪声减小。该嵌入式光电二极管(PD)的结构与上述专利文献1中描述的具有p型高浓度层的光电二极管、上述专利文献2中所述的其上形成P+层的嵌入式光电二极管、上述专利文献3中所述的具有P+累加层并用作空穴累加二极管(HAD)传感器的光电二极管、上述专利文献4中所述的管脚型光电二极管或者上述专利文献5中所述的P+钝化或者管脚层等的结构类似。

此外，溢出控制MOS晶体管Q4形成在硅半导体衬底1的背表面之上。也就是说，MOS晶体管Q4包括作为源极区的N^-杂质区2、作为栅电极的导电层G4以及作为漏极区的N型溢出漏极(OFD)6。溢出控制MOS晶体管Q4具有将作为光电二极管(PD)3的阴极的N^-杂质区2中存储的过量电子释放到高电位的电源电压Vcc的功能。P⁺杂质区5形成在硅半导体衬底1之上，以将用作光电二极管(PD)3的阳极的、硅半导体衬底1的P型阱区P-Well耦合到低电位的接地电位GND。因此，可以将作为光电二极管(PD)3的阳极的P型阱区P-Well中存储的过量空穴释放到低电位的接地电位GND。未在图1中本发明第一实施例的背照式CMOS图像传感器中示出的另一光屏蔽膜形成在N型溢出漏极(OFD)6下面，从而使得入射光LG不通过背表面照射施加到N型溢出漏极(OFD)6。

《全局快门的元件结构》

此外，在图1中所示的本发明第一实施例中，为了实现全局快门功能，特别地，将第一传输门1TR、电荷存储部TH以及第二传输门2TR形成在光电二极管(PD)3的主要部分上方，其中光电二极管3由作为光接收元件的硅半导体衬底1的N^-杂质区2和P型阱区P-Well组成。

第一传输门1TR由硅半导体衬底1的N^-杂质区2和P型阱区P-Well之间的PN结形成。电荷存储部TH由第一表面型MOS电容器形成，该第一表面型MOS电容器由栅电极G2、硅半导体衬底1的前表面之上的绝缘膜INS以及硅半导体衬底1的P型阱区P-Well组成。第二传输门2TR由第二表面型MOS电容器形成，该第二表面型MOS电容器由栅电极G3、硅半导体衬底1的前表面之上的绝缘膜INS、硅半导体衬底1上的P型阱区P-Well以及称作“浮置扩散(FD)”的N⁺杂质区4组成。

通过采用第二传输门2TR的栅绝缘膜和栅电极G3的多晶硅层作为掩模而局部引入N型杂质，从而在硅半导体衬底1的P型阱区P-Well的上表面之上形成称作“浮置扩散(FD)”的N⁺杂质区4。通过在形成作为电荷存储部TH的栅电极G2的多晶硅层之前从硅半导体衬底1上方进行N型杂质离子的高能量离子注入，还在硅半导体衬底1中很深地形成光电二极管(PD)3的N^-杂质区2。

《背照式CMOS图像传感器的等效电路》

图2示出了根据本发明第一实施例的具有图1所示的相同结构的背照式CMOS图像传感器的等效电路。

参考图2，光电二极管(PD)3的P⁺杂质区5耦合到低电位的接地电位GND。如图2所示，光电二极管(PD)3的N^-杂质区2经由第一传输门1TR、电荷存储部TH以及第二传输门2TR耦合到浮置扩散(FD)的N⁺杂质区4，并且进一步耦合到溢出控制MOS晶体管Q4的源极端子。溢出控制MOS晶体管Q4的N型溢出漏极(OFD)6耦合到高电位电源电压Vcc。

浮置扩散(FD)的N⁺杂质区4耦合到PN结的电容FD_C的一端、读出MOS晶体管Q1的栅极端子以及复位控制MOS晶体管Q3的源极端子。读出MOS晶体管Q1的漏极端子以及复位控制MOS晶体管Q3的漏极端子耦合到高电位电源电压Vcc。PN结电容FD_C的另一端耦合到低电位的接地电位GND。读出MOS晶体管Q1的源极端子经由垂直选择MOS晶体管Q2的漏源电流路径耦合到垂直信号线VSL，其中由提供给栅极端子的选择控制信号SEL将垂直选择MOS晶体管Q2控制成处于导通状态。

《背照式CMOS图像传感器的成像操作》

图1和图2所示的根据本发明第一实施例的背照式CMOS图像传感器执行下面的成像操作。

当入射光LG通过背表面照射而施加到用作光接收元件的光电二极管(PD)3时，由于入射光LG的光子在光电二极管(PD)3的PN结的耗尽层中引起电子从硅的价带被激励到其导带，由此在PN结的耗尽层中产生电子空穴对。因此，在PN结的耗尽层中产生的电子空穴对中的电子和空穴分别沿着PN结耗尽层的电位梯度而流入到PN结的N^-杂质区2以及硅半导体衬底1的P型阱区P-Well中，从而使得信号电流响应入射光LG而流入到PN结中。结果是，光电二极管(PD)3将由背表面照射给出的入射光LG转换成基本与光量成正比的信号电荷，其中光电二极管3由硅半导体衬底1的P型阱区P-Well和N^-杂质区2之间的PN结形成，从而使得信号电子存储在N^-杂质区2中。

响应于提供给电荷存储部TH的栅电极G2的高电位控制电压，由硅半导体衬底1的P型阱区P-Well和N^-杂质区2之间的PN结形成的第一传输门1TR的PN结的电位势垒降低。因此，存储在N^-杂质区2中的信号电子注入到硅半导体衬底1的区域P-Well区中。具有高电位的电位阱(电位处的阱)通过MOS电场效应而形成在位于栅电极G2正下方的P型阱P-Well的表面处，其中该MOS电场效应是由于提供到电荷存储部TH的栅电极G2的高电位控制电压而展现出的。因此，被注入的信号电子SC存储在位于栅电极G2正下方的P型阱P-Well的表面处的电位阱中。

具有高电位的电位阱通过MOS电场效应而形成在位于栅电极G3正下方的P型阱区P-Well的表面之上，其中该MOS电场效应是由于提供给第二传输门2TR的栅电极G3的高电位控制电压引起的。结果是，在位于电荷存储部TH的栅电极G2正下方的区P-Well的表面处的电位阱中存储的信号电子SC转移到位于第二传输门2TR的栅电极G3正下方的区P-Well中的高电位的电位阱。

由于称作“浮置扩散(FD)”的N⁺杂质区4通过复位控制MOS晶体管Q3的导通而预充电至高电位电源电压Vcc的电平，因此转移到位于第二传输门2TR的栅电极G3正下方的电位阱的信号电子SC转移到称作“浮置扩散(FD)”的N⁺杂质区4。结果是，信号电子SC的电流由浮置扩散(FD)的N⁺杂质区4和P型阱区P-Well之间的PN结的电容FD_C而转换成信号电压。该PN结的电容FD_C的信号电压可由垂直信号线VSL经由作为源极跟随器操作的读出MOS晶体管Q1以及由选择控制信号SEL控制处于导通状态的垂直选择MOS晶体管Q2读出。

表面绝缘层ISO通过局部氧化技术形成在硅半导体衬底1的P型阱区P-Well之上。层ISO用作沟道停止层，用于防止在P型硅半导体的表面上形成N型表面反型沟道。

《第一实施例的效果》

图1所示的根据本发明第一实施例的上述背照式CMOS图像传感器基于以下原因可以实现最初的目的。

也就是，为了在图1所示的背照式CMOS图像传感器中实现全局快门功能，特别地，将第一传输门1TR、电荷存储部TH以及第二传输门2TR形成在光电二极管(PD)3的主要部分上方，其中光电二极管(PD)3由用作光接收元件的硅半导体衬底1的N^-杂质区2和P型阱区P-Well形成。

另一方面，由背表面照射从硅半导体衬底1的背表面给出的入射光LG可经由开口OP施加到形成在硅半导体衬底1中的光电二极管(PD)3的PN结，其中该开口OP形成在衬底1背表面处的光屏蔽膜SHL中。

因此，图1所示的本发明第一实施例采用了上述的背照式CMOS图像传感器，以便即使在为了实现全局快门功能而将第一传输门1TR和第二传输门2TR以及电荷存储部TH形成在光电二极管(PD)3的主要部分上方时，也可防止光电二极管(PD)3的灵敏度降低，其中光电二极管(PD)3由衬底1的P-Well和N^-杂质区2组成。结果是，本发明第一实施例可以提供具有可以抑制光电二极管(PD)灵敏度降低的全局快门功能的背照式CMOS图像传感器。

第二实施例

图3示出了根据本发明第二实施例的背照式CMOS图像传感器的结构。

图3所示的根据本发明第二实施例的背照式CMOS图像传感器与图1所示的根据本发明第一实施例的背照式CMOS图像传感器区别在于以下几点。

也就是说，在图3所示的根据本发明第二实施例的背照式CMOS图像传感器中，在位于电荷存储部TH的栅电极G2正下方的硅半导体衬底1的P型阱区P-Well的表面之上附加地形成N型杂质区7。

因此，在图3所示的本发明第二实施例中，电荷存储部TH通过第一表面型MOS电容器形成，该第一表面型电容器由栅电极G2、在硅半导体衬底1的前表面之上的绝缘膜INS以及形成在衬底1的P-Well之上的N型杂质区7组成。结果是，根据图3所示的本发明的第二实施例，响应于提供给电荷存储部TH的栅电极G2的高电位控制电压，存储在N^-杂质区2中的信号电子然后经由第一传输门1TR的PN结而存储在第一表面型MOS电容器的N型杂质区7中。

此后，提供给电荷存储部TH的栅电极G2的控制电压可以改变为低电位。在这种情况下，通过第一电容器的N型杂质区7和衬底1的P型阱区P-Well之间的PN结的电位势垒可以防止存储在N型杂质区7中的信号电子扩散到硅半导体衬底1的P型阱区P-Well中。结果是，与图1所示的第一实施例的背照式CMOS图像传感器相比，图3所示的本发明的第二实施例背照式CMOS图像传感器可以提高电荷存储部TH的信号电子SC的存储容量。

图4示出了图3所示的根据本发明第二实施例的背照式CMOS图像传感器在复位操作时元件的主要部分的能带结构的示图。在图4中，Ec表示硅的导带的能量，并且Ev表示硅的价带的能量。

图4所示的区域(A)、(B)、(C)和(D)分别对应于沿图3所示的背照式CMOS图像传感器的剖面结构中的截面线A-A′截取的区域(A)、区域(B)、区域(C)和区域(D)。也就是说，区域(A)是用于形成嵌入式光电二极管(PD)以减小由于硅界面电平而产生的噪声的P型杂质区，区域(B)是N^-杂质区2，区域(C)是硅半导体衬底1的P型阱区P-Well，并且区域(D)是N型杂质区7。

在复位操作中，将高电位控制电压提供给电荷存储部TH的栅电极G2以及第二传输门2TR的栅电极G3，并且将具有高电位的复位控制信号RESET提供给复位控制MOS晶体管Q3的栅极端子。因此，复位控制MOS晶体管Q3、第二传输门2TR以及电荷存储部TH所有这些都进入导通状态，并且因此降低了区域(C)的P型阱区P-Well的电位势垒，从而使得存储在区域(B)的N^-杂质区2中的剩余电子可复位到高电位电源电压Vcc。

图5示出了根据图3所示的本发明第二实施例在信号电子存储在光电二极管(PD)的N^-杂质区2中并且同时将入射光LG通过背表面照射而进行施加时背照式CMOS图像传感器的元件的主要部分的能带结构。

在充电操作期间，将具有低电位的控制电压提供给电荷存储部TH的栅电极G2以及第二传输门2TR的栅电极G3，并且还将具有低电位的复位控制信号RESET提供给复位控制MOS晶体管Q3的栅极端子。因此，复位控制MOS晶体管Q3、第二传输门2TR以及充电存储部TH所有这些都进入到非导通状态，从而使得信号电子SC存储在区域(B)的N^-杂质区2中。

图6示出了根据图3所示的本发明第二实施例在信号电子SC转移到电荷存储部TH时背照式CMOS图像传感器的元件的主要部分的能带结构。

在转移操作期间，将高电位的控制电压提供给电荷存储部TH的栅电极G2。将低电位的控制电压提供给第二传输门2TR的栅电极G3。将低电位的复位控制信号RESET提供给复位控制MOS晶体管Q3的栅极端子。因此，由于降低了区域(C)中P型阱区P-Well的电位势垒，存储在区域(B)中的N^-杂质区2中的剩余电子被转移到区域(D)中的N型杂质区7。

第三实施例

图7示出了根据本发明第三实施例的背照式CMOS图像传感器的结构。

图7中所示的根据本发明第三实施例的背照式CMOS图像传感器与图1所示的本发明第一实施例的背照式CMOS图像传感器不同在于以下几点。

也就是，在图7中示出的第三实施例的背照式CMOS图像传感器中，溢出控制MOS晶体管Q4形成在衬底1的前表面之上，其中在图1所示的本发明第一实施例的背照式CMOS图像传感器中，溢出控制MOS晶体管Q4是形成在硅半导体衬底1的背表面之上的。结果是，在图7所示的背照式CMOS图像传感器中，溢出控制MOS晶体管Q4的栅电极G4以及N型溢出漏极(OFD)的N⁺杂质区6形成在硅半导体衬底1的前表面之上。

因此，在图7所示的本发明第三实施例的背照式CMOS图像传感器中，所有的MOS晶体管Q1、Q2、Q3和Q4、电荷存储部TH的栅电极G2以及第二传输门2TR的栅电极G3的形成工艺更好地仅在硅半导体衬底1的前表面之上进行。这种布置消除了在衬底1背表面上形成的必要性，并且因此可以减小半导体的制造成本。

此外，在图7所示的本发明第三实施例的背照式CMOS图像传感器中，用于形成作为光接收元件的光电二极管(PD)3的N^-杂质区2形成为直到位于第二传输门2TR和浮置扩散(FD)的N⁺杂质区4正下方。与本发明的第一实施例以及第二实施例相比，图7所示第三实施例的背照式CMOS图像传感器增加了光电二极管(PD)3相对于入射光LG以及衬底1的背表面处的光屏蔽膜SHL中形成的开口OP的面积。因此，该背照式CMOS图像传感器可提高光电二极管(PD)3关于入射光LG的灵敏度。

在图7所示的本发明第三实施例的背照式CMOS图像传感器中，基于下面的理由增加P⁺杂质区8。也就是，尽管过多的信号电子通过响应于入射光LG增加了形成光电二极管(PD)3的N^-杂质区2的区域而产生，但P⁺杂质区8防止了信号电子不期望地到达第二传输门2TR和浮置扩散(FD)的N⁺杂质区4。P⁺杂质区8形成在形成光电二极管(PD)3的N^-杂质区2与第二传输门2TR和浮置扩散(FD)的N⁺杂质区4之间，从而使得过多的信号电子可与P⁺杂质区8中的空穴复合。

图8示出了根据本发明第三实施例的背照式CMOS图像传感器的另一结构。

具有图8所示的另一结构的背照式CMOS图像传感器与图7所示的背照式CMOS图像传感器不同在以下几点。

也就是，在具有图8所示的另一结构的背照式CMOS图像传感器中，表面绝缘层ISO通过局部氧化技术形成在第二传输门2TR和溢出控制MOS晶体管Q4之间的P型硅半导体的表面之上。层ISO用作沟道停止层，用于防止形成N型表面反型沟道。

因此，具有图8所示的另一结构的背照式CMOS图像传感器可以防止在第二传输门2TR的栅电极G2正下方存储的信号电子经由溢出控制MOS晶体管Q4泄漏到高电位电源电压Vcc。

第四实施例

《像素结构之间共用的晶体管的电路结构》

图9示出了根据本发明第四实施例的背照式CMOS图像传感器的电路结构，其中在像素结构之间共用读出MOS晶体管Q1、垂直选择MOS晶体管Q2以及复位控制MOS晶体管Q3。

也就是，在图9所示的本发明第四实施例的背照式CMOS图像传感器中，在像素结构PIXEL1和像素结构PIXEL2之间共用读出MOS晶体管Q1、垂直选择MOS晶体管Q2以及复位控制MOS晶体管Q3。像素结构PIXEL1和像素结构PIXEL2的每个像素结构包括在如上所述的第一实施例、第二实施例或第三实施例中所述的光电二极管(PD)、电荷存储部TH、第二传输门2TR以及溢出控制MOS晶体管Q4。在示出像素结构PIXEL1和PIXEL2的每个像素结构的图9中，未示出本发明的第一实施例、第二实施例或第三实施例中的上述第一传输门1TR，但是上述的第一传输门1TR形成在每个像素结构的电荷存储部TH正下方。这对应于上述本发明第一实施例、第二实施例或第三实施例中将第一传输门1TR形成在电荷存储部TH的正下方。

因此，在图9所示的本发明第四实施例的背照式CMOS图像传感器中，读出MOS晶体管Q1、垂直选择MOS晶体管Q2以及复位控制MOS晶体管Q3在像素结构PIXEL1和PIXEL2之间共用，这样减小了半导体集成电路1的半导体芯片的面积。结果是，可以提供一种低成本的背照式CMOS图像传感器。与具有相同尺寸像素的相关技术的CMOS图像传感器相比，可以保证用于光电二极管(PD)的更多面积，这可以改善饱和电子的灵敏度和数量(所存储的电子数量)。

《像素结构之间共用的晶体管的布局》

图10示出了根据图9所示的本发明第四实施例的背照式CMOS图像传感器中的半导体集成电路1的半导体芯片的布局结构，其中在像素结构PIXEL1和像素结构PIXEL2之间共用读出MOS晶体管Q1、垂直选择MOS晶体管Q2以及复位控制MOS晶体管Q3。

在图10的左下部，布置图9中示出的两个像素结构PIXEL1和PIXEL2、复位控制MOS晶体管Q3、读出MOS晶体管Q1以及垂直选择MOS晶体管Q2。在图10的左下部的左侧，首先，布置具有第一像素结构PIXEL1的栅电极G3的第二传输门2TR、包括栅电极G2的电荷存储部TH以及通过浮置扩散(PD)的N⁺杂质区4形成的PN结的电容FD_C，以在电荷存储部TH正下方形成光电二极管(PD)。接下来，在第一像素结构PIXEL1的电容FD_C、第二传输门2TR以及电荷存储部TH的右侧上形成用作共用电路元件的复位控制MOS晶体管Q3以及接地布线P-WellGND，其中接地布线P-WellGND用于将半导体集成电路1的P型阱区P-Well耦合到接地电位GND。接地布线P-WellGND与P⁺杂质区5形成欧姆接触。此外，在复位控制晶体管Q3的电容FD_C以及接地布线P-WellGND的右侧上布置第二像素结构PIXEL2的电容FD_C、包括栅电极G3的第二传输门2TR以及包括栅电极G2的电荷存储部TH，由此将光电二极管(PD)形成在电荷存储部TH正下方。最后，将读出MOS晶体管Q1和垂直选择MOS晶体管Q2作为共用电路元件布置在第二像素结构PIXEL2的电容FD_C、第二传输门2TR和电荷存储部TH的右侧上。同样，元件相同的布置还在图10的左上、右下和右上进行。

第五实施例

《具有水平扫描电路和垂直扫描电路的CMOS图像传感器》

图11示出了根据本发明最特定的第五实施例的背照式CMOS图像传感器的结构。

也就是，图11示出的本发明最特定的第五实施例的背照式CMOS图像传感器包括光电二极管阵列(PDA)的多个行ROW_1、ROW_2和ROW_3到ROW_N以及多个列CL_1、CL_2和CL_3到CL_M。像素结构P11、P12到P1M、P21、P22到P2M到PN1以及PN2到PNM分别位于在这些行和列的交叉点处并且集成在半导体集成电路1的半导体芯片中。

这些像素结构P11、P12到P1M、P21、P22到P2M到PN1以及PN2到PNM可采用图1和图2所示的第一实施例的背照式CMOS图像传感器、图3所示的第二实施例的背照式CMOS图像传感器以及图7和图8所示的第三实施例的背照式CMOS图像传感器中的任何一个。

垂直扫描电路10和水平扫描电路11耦合到光电二极管阵列(PDA)。输出电路12耦合到水平扫描电路11。垂直扫描电路10、水平扫描电路11以及输出电路12均由CMOS电路组成。

垂直扫描电路10将第一选择控制信号SEL_1和第二传输门驱动信号SG3_1分别提供给第一行ROW_1的像素结构P11以及P12到P1M中每个的垂直选择晶体管Q2的栅极以及第二传输门2TR的栅电极G3。垂直扫描电路10将第二选择控制信号SEL_2以及第二传输门驱动信号SG3_2分别提供给第二行ROW_2的像素结构P21和P22到P2M中每个的垂直选择晶体管Q2的栅极以及第二传输门2TR的栅电极G3。同样，垂直扫描电路10将第N选择控制信号SEL_N以及第二传输门驱动信号SG3_N分别提供到第N行ROW_N的像素结构PN1以及PN2到PNM中每个的垂直选择晶体管Q2的栅极以及第二传输门2TR的栅电极G3。

与第一列CL_1的像素结构P11、P21到PN1以及第二列CL_2的像素结构P12、P22到PN2类似，将栅极驱动信号SG4提供给第M列CL_M的像素结构P1M、P2M到PNM中每个的溢出控制MOS晶体管Q4的栅电极G4。同样，将栅极驱动信号SG2提供给电荷存储部TH的栅电极G2。将复位控制信号RESET提供给复位控制MOS晶体管Q3的栅电极。

第一垂直信号线VSL1共同耦合到第一列CL_1中的像素结构P11以及P21到PN1的垂直选择晶体管Q2的源极。第二垂直信号线VSL2共同耦合到第二列CL_2中的像素结构P12以及P22到PN2的垂直选择晶体管Q2的源极。同样，第M垂直信号线VSLM共同耦合到第M列CL_M中的像素结构P1M以及P2M到PNM的垂直选择晶体管Q2的源极。第一垂直信号线VSL1、第二垂直信号线VSL2以及第M垂直信号线VSLM分别经由水平扫描电路11耦合到输出电路12的输入端子。

图12是示出图11所示的本发明第五实施例的背照式CMOS图像传感器操作相关的信号波形的示图。

如图12所示，在时刻T0，开始图11所示的根据本发明第五实施例的背照式CMOS图像传感器的操作。

在时刻T1，将提供给光电二极管阵列(PDA)中所包含的每个像素结构的复位控制MOS晶体管Q3的栅电极的复位控制信号RESET从低电平改变为高电平。将提供给第一行Row_1中的像素结构P11以及P12到P1M中的每个的电荷存储部TH的栅电极G2的栅极驱动信号SG2_1从低电平改变为高电平。将提供给第二行Row_2中的像素结构P21以及P22到P2M的电荷存储部TH的栅电极G2的栅极驱动信号SG2_2从低电平改变为高电平。并且将提供给剩余行中的每个像素结构的电荷存储部TH的栅电极G2的栅极驱动信号(未示出)从低电平改变为高电平。此后，将提供给第一行Row_1中的像素结构P11以及P12到P1M中的每个的第二传输门2TR的栅电极G3的栅极驱动信号SG3_1从低电平改变为高电平。并且，将提供给第二行Row_2的像素结构P21以及P22到P2M中每个的第二传输门2TR的栅电极G3的栅极驱动信号SG3_2从低电平改变为高电平。并且将提供给所有的剩余行中的每个像素结构的第二传输门2TR的栅电极G3的栅极驱动信号(未示出)从低电平改变为高电平。

在时刻T2，栅极驱动信号SG2_1以及栅极驱动信号SG2_2从高电平改变为低电平。在时刻T3，栅极驱动信号SG3_1以及栅极驱动信号SG3_2从高电平改变为低电平。因此，在从时刻T1到时刻T3的时段期间，光电二极管阵列(PDA)中包含的所有像素结构中的光电二极管(PD)以及浮置扩散(FD)的电荷存储部TH和N⁺杂质区4复位到初始状态。

在时刻T4，将栅极驱动信号SG2_1以及栅极驱动信号SG2_2从低电平改变为高电平。在从时刻T3到时刻T4的时段期间，光电二极管阵列(PDA)中包含的所有像素结构同时曝光，从而使得信号电子存储在每个像素结构的光电二极管(PD)的N^-杂质区2中。

由于在时刻T5，将栅极驱动信号SG2_1和栅极驱动信号SG2_2从高电平改变为低电平，因此在从时刻T4到时刻T5的时段期间，在光电二极管阵列(PDA)包含的所有像素结构中，信号电子从光电二极管(PD)的N^-杂质区2转移到电荷存储部TH。

在相对时刻T5略微延迟的时刻，将提供给溢出控制MOS晶体管Q4的栅电极G4的栅极驱动信号SG4从低电平改变为高电平。另一方面，在比时刻T6稍早一点的时刻，将提供给复位控制MOS晶体管Q3的栅电极的复位控制信号RESET从高电平改变为低电平。因此，在基本上从时刻T5到时刻T6的时段期间，通过溢出控制MOS晶体管Q4的导通而进行光电二极管(PD)的复位操作，并且通过复位控制MOS晶体管Q3的导通而进行浮置扩散(FD)的N⁺杂质区4的复位操作。

在时刻T6，将提供给第一行Row_1的相应像素结构P11以及P12到P1M的垂直选择晶体管Q2的栅极的第一选择控制信号SEL_1从低电平改变为高电平。此外，在时刻T7，将第一选择控制信号SEL_1从高电平改变为低电平。因此，在基本上从时刻T6到时刻T7的时段期间，进行第一行ROW_1中的像素结构P11和P12到P1M的暗读出(dark readout)。如本文中所使用的术语“暗读出”意味着直接在复位操作之后从浮置扩散(FD)的N⁺杂质区4读出电压电平。

在比时刻T7略微延迟的时刻，将提供给第一行Row_1的像素结构P11以及P12到P1M的栅电极G3的第二传输门驱动信号SG3_1从低电平改变到高电平。另一方面，在时刻T8之前早一点的时刻，第二传输门驱动信号SG3_1从高电平改变为低电平。因此，在基本上从时刻T7到时刻T8的时段期间，在第一行Row_1中的每个像素结构P11以及P12到P1M中的电荷存储部TH中存储的信号电子转移到浮置扩散(FD)的N⁺杂质区4。

在时刻T8，将提供给第一行Row_1中的每个像素结构P11以及P12到P1M的垂直选择晶体管Q2的栅极的第一选择控制信号SEL_1从低电平改变为高电平。此外，在时刻T9，将第一选择控制信号SEL_1从高电平改变为低电平。因此，在基本上从时刻T8到时刻T9的时段期间，第一行Row_1的像素结构P11以及P12到P1M的信号电子转换成浮置扩散(FD)的N⁺杂质区4中的电压，并且读出到第一垂直信号线VSL1、第二垂直信号VSL2到第M垂直信号线VSLM中。

在比时刻T9略微延迟的时刻，将复位控制信号RESET从低电平改变为高电平。在比时刻T10略微早一点的时刻，将复位控制信号RESET从高电平改变为低电平。因此，在基本上从时刻T9到时刻T10的时段期间，将每个像素结构的浮置扩散(FD)的N⁺杂质区4的信号电压复位到高电位电源电压Vcc。

在时刻T10，将提供给第二行Row_2中的每个像素结构P21以及P22到P2M的垂直选择晶体管Q2的栅极的第二选择控制信号SEL_2从低电平改变为高电平。在时刻T11，将第二选择控制信号SEL_2从高电平改变为低电平。因此，在基本上从时刻T10到时刻T11的时段期间，进行第二行ROW_2中的像素结构P21以及P22到P2M的暗读出。如上所述，术语“暗读出”意味着直接在复位操作之后从浮置扩散(FD)的N⁺杂质区4读出电压电平。

在比时刻T11略微延迟的时刻，将提供给第二行Row_2中的每个像素结构P21以及P22到P2M的第二传输门2TR的栅电极G3的第二传输门驱动信号SG3_2从低电平改变为高电平。在比时刻T12略微早一点的时刻，将第二传输门驱动信号SG3_2从高电平改变为低电平。因此，在基本上从时刻T11到时刻T12的时段期间，在第二行Row_2的每个像素结构P21以及P22到P2M中，存储在电荷存储部TH中的信号电子转移到浮置扩散(FD)的N⁺杂质区4。

在时刻T12，将提供给第二行Row_2的每个像素结构P21以及P22到P2M的垂直选择晶体管Q2的栅极的第二选择控制信号SEL_2从低电平改变为高电平。在时刻T13，将第二选择控制信号SEL_2从高电平改变为低低电平。因此，在基本上从时刻T12到时刻T13的时段期间，将第二行Row_2中的像素结构P21以及P22到P2M的信号电子转换成浮置扩散(FD)的N⁺杂质区4的相应电压，其分别在第一垂直信号线VSL1以及第二垂直信号线VSL2到第M垂直信号线VSLM中读出。

在时刻T14之后，对所有剩余行中的像素结构进行同样的读取操作，从而使得通过同时曝光从CMOS输出电路12读出成像信息，也就是，在从时刻T3到时刻T4的成像时段期间从包含在光电二极管阵列(PDA)中的全部像素结构进行全局快门成像。

基于各种实施例对由本发明人作出的本发明进行了具体描述，并且因此并不局限于此。显然，在不脱离本发明范围的情况下，可对所公开的实施例进行各种变形。

例如，在图1所示的根据本发明第一实施例的背照式CMOS图像传感器等中，将读出MOS晶体管Q1与垂直选择MOS晶体管Q2串联耦合的顺序可以改变。也就是，垂直选择MOS晶体管Q2的漏极和源极分别耦合到高电位电源电压Vcc以及读出MOS晶体管Q1的漏极，并且读出MOS晶体管Q1的源极直接耦合到垂直信号线VSL。

在图1所示的本发明第一实施例的背照式CMOS图像传感器等中，第一传输门1TR可从PN结结构改变为包括栅电极的表面型MOS电容器结构，与第二传输门2TR类似。同时，必须将光电二极管(PD)的N^-杂质区2的一部分突出直到该部分接近第一传输门1TR的栅电极正下方的硅半导体表面为止。

图1和图3示出的溢出控制MOS晶体管Q4的栅电极G4以及N型溢出漏极(OFD)的N+杂质区6可以与图7所示相同的方式形成在硅半导体表面之上。在这种情况下，仅可以将形成在光屏蔽膜SHL中的开口OP设置在硅半导体衬底1的背表面处。由于开口OP和光电二极管(PD)3相对于入射光LG的面积增加，因此光电二极管(PD)3关于入射光LG的灵敏度可以得以改善。

显然，通过施加微型透镜以及作为光的三原色的红、绿、蓝的滤色器到根据图11所示的本发明最特定的第五实施例的背照式CMOS图像传感器中的像素结构，可以提供支持彩色照相的CMOS图像传感器。

Claims (14)

1.一种背照式固态成像设备，包括：

半导体衬底；

MOS晶体管，形成在所述半导体衬底的前表面之上；

光电二极管，形成在所述半导体衬底处，并适于响应施加到与所述半导体衬底的前表面相反的背表面的入射光；以及

电荷存储部，形成在位于所述光电二极管的主要部分上方的所述半导体衬底的前表面之上，以便实现全局快门功能。

2.根据权利要求1的背照式固态成像设备，

其中所述光电二极管由形成在所述半导体衬底中的P型杂质区以及N型杂质区组成，以及

其中所述光电二极管的所述主要部分由所述N型杂质区组成。

3.根据权利要求2的背照式固态成像设备，还包括用于读出的N型杂质半导体区，用于与在所述半导体衬底处形成的所述P型杂质区形成PN结，以及

其中，将从所述电荷存储部读取的存储电荷通过所述用于读出的N型杂质半导体区的PN结的电容转换成信号电压，以便将所述信号电压提供给所述MOS晶体管中的读出MOS晶体管的栅极端子。

4.根据权利要求3的背照式固态成像设备，

其中所述光电二极管的N型杂质区具有响应所述入射光在其中存储信号电子的功能，

其中所述背照式固态成像设备在所述半导体衬底处还包括：第一传输门，耦合在所述光电二极管的N型杂质区与所述电荷存储部之间；以及第二传输门，耦合在所述电荷存储部与所述用于读出的N型杂质半导体区之间，

其中所述第一传输门具有将存储在所述光电二极管的N型杂质区中的信号电子转移到所述电荷存储部的功能，以及

其中所述第二传输门具有将存储在所述电荷存储部中的信号电子转移到所述用于读出的N型杂质半导体区中的功能。

5.根据权利要求4的背照式固态成像设备，其中所述电荷存储部和所述第二传输门中的每个包括表面型MOS电容器，所述表面型MOS电容器包括所述P型杂质区、形成在所述半导体衬底的前表面之上的表面绝缘膜以及栅电极。

6.根据权利要求5的背照式固态成像设备，其中所述第一传输门由在位于所述电荷存储部的栅电极正下方的所述P型杂质区和所述N型杂质区之间的另一PN结形成。

7.根据权利要求5的背照式固态成像设备，其中用于在其中存储所述电子信号的N型杂质半导体区形成在所述电荷存储部的栅电极正下方的所述半导体衬底的前表面之上。

8.根据权利要求5的背照式固态成像设备，其中所述用于读出的N型杂质半导体区由所述MOS晶体管中的复位控制MOS晶体管设定为预定操作电位。

9.根据权利要求5的背照式固态成像设备，

其中所述MOS晶体管中的垂直选择MOS晶体管的漏源电流路径与所述读出MOS晶体管的漏源电流路径串联耦合，其中向所述垂直选择MOS晶体管的栅极端子提供选择控制信号，以及

其中所述读出MOS晶体管和所述垂直选择MOS晶体管之间的串联耦合建立在所述预定操作电位和垂直信号线之间。

10.根据权利要求5的背照式固态成像设备，

其中所述N型杂质区的一部分形成为在所述用于读出的N型杂质半导体区正下方的所述半导体衬底内部延伸，以及

其中具有高杂质浓度的P型半导体区形成在所述用于读出的N型杂质半导体区和形成为在所述半导体衬底内部延伸的所述N型杂质区的所述一部分之间。

11.根据权利要求5的背照式固态成像设备，其中，光屏蔽膜形成在所述半导体衬底的背表面之上，并且所述光屏蔽膜具有开口，所述开口用于将将要入射到所述半导体衬底的背表面上的入射光引入所述光电二极管的N型杂质区中。

12.根据权利要求5的背照式固态成像设备，

其中多个像素结构形成在所述半导体衬底处，所述多个像素结构均具有所述光电二极管、所述第一传输门、所述电荷存储部以及所述第二传输门，以及

其中所述读出MOS晶体管、所述垂直选择MOS晶体管以及所述复位控制MOS晶体管在所述像素结构之间共用。

13.根据权利要求5的背照式固态成像设备，

其中位于阵列的多个行和多个列之间的交叉点上的每个像素结构包括所述光电二极管、所述第一传输门、所述电荷存储部、所述第二传输门、所述读出MOS晶体管、所述垂直选择MOS晶体管以及所述复位控制MOS晶体管，以及

其中所述阵列耦合到CMOS电路的垂直扫描电路以及CMOS电路的水平扫描电路。

14.根据权利要求13的背照式固态成像设备，其中来自所述水平扫描电路的输出耦合到所述CMOS电路的输出电路的输入。

Images