CN106796890A - 化合物半导体场效应晶体管 - Google Patents

化合物半导体场效应晶体管 Download PDF

Info

Publication number
CN106796890A
CN106796890A CN201580050470.1A CN201580050470A CN106796890A CN 106796890 A CN106796890 A CN 106796890A CN 201580050470 A CN201580050470 A CN 201580050470A CN 106796890 A CN106796890 A CN 106796890A
Authority
CN
China
Prior art keywords
gate electrode
grid
connection wiring
mentioned
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580050470.1A
Other languages
English (en)
Inventor
条尚生
一条尚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106796890A publication Critical patent/CN106796890A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在俯视图中栅极电极连接配线(85)定义大致矩形的区域(30)，该区域(30)包括栅极电极(13)的全部且具有长边和短边，将该栅极电极连接配线(85)与栅极电极焊盘(87)连接的上述栅极电极连接配线(85)中的连接部(88)位于上述大致矩形的上述区域(30)的上述长边侧。

Description

化合物半导体场效应晶体管
技术领域
本发明涉及HFET(异质结场效应晶体管)等的化合物半导体场效应晶体管。
背景技术
目前，作为半导体功率器件，由Si(硅)形成的MOSFET(Metal OxideSemiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)和IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)被广泛使用。但是，这些Si器件正在接近由材料物性带来的性能极限，在确保高耐压的基础上，今后的进一步低导通电阻化和高速化逐渐变得困难。
因此，对于通过使用以GaN(氮化镓)和SiC(碳化硅)为代表的化合物半导体来实现超越了Si功率器件的极限的低损失器件的期待越来越高。
尤其是GaN作为材料物性具有以下的特征，即，与Si相比带隙大约是3倍，绝缘击穿电场比Si大一个数量级，而且饱和电子速度也比Si大，因此GaN类的HFET(异质结场效应晶体管)与Si器件相比，被期待大幅的高耐压化、低电阻化和高速化。
但是，GaN类的HFET通常由于其高速性，在现实的电路中电压变化、电流变化非常大，因此容易受到电路中的寄生电感和寄生电容的影响，存在电路工作时变得不稳定或发生击穿这样的不良状况。
目前，作为GaN类的场效应晶体管，有专利文献1(特开2010-186925号公报)中所记载的晶体管。该场效应晶体管如图14所示，包括漏极电极214、源极电极212、栅极电极216、栅极电极焊盘225、栅极电极连接配线227和电阻元件231。上述栅极电极连接配线227由指形连接部228和焊盘连接部229构成。上述栅极电极216呈指形设置有多个，连接在各栅极电极216的一端侧的栅极电极连接配线227经电阻元件231与栅极电极焊盘225连接。并且，在将场效应晶体管作为开关器件使用时，通过电阻元件231抑制嗡鸣(ringing)或者振动等电路工作时的不稳定的状态的发生。
另外，目前，作为场效应晶体管，有专利文献2(特开平6-87505号公报)中所记载的晶体管。该场效应晶体管如图15所示，包括：形成为指形的多个栅极电极451；连接在各栅极电极451的一端侧的栅极引出电极部452；和与该栅极引出电极部452连接的栅极电极焊盘453。在各栅极电极451的栅极引出电极部452侧插入有稳定化电阻454。通过该稳定化电阻454实现场效应晶体管的一致化工作，抑制电路工作时的不稳定的状态的发生。
现有技术文献
专利文献
专利文献1：特开2010-186925号公报
专利文献2：特公平6-87505号公报
发明内容
发明要解决的技术问题
可是，在专利文献1和专利文献2的场效应晶体管中，没有考虑信号延迟和一致化工作地规定栅极电极216、451与栅极电极焊盘225、453的连接位置，仅在栅极电极216、451的一端侧连接栅极电极焊盘225、453，将场效应晶体管作为开关器件使用时，存在在晶体管的内部产生信号延迟，不能进行一致化工作的问题。
另外，根据使用环境，有时要求负载短路耐受量，当负载短路时，场效应晶体管被施加高电压和高电流状态的应力，如果晶体管内存在不一致的工作，则会产生过热区域，存在短路耐受量降低的问题。
以下，使用图1、图3(a)、图3(b)、图3(c)、图4(a)、图4(b)、图5(a)、图5(b)、图5(c)和图5(d)对场效应晶体管的不一致工作详细地进行说明。
此外，这些图1、图3(a)、图3(b)、图3(c)、图4(a)、图4(b)、图5(a)、图5(b)、图5(c)和图5(d)是用于详细地说明本发明要解决的技术问题的图，而不是表示现有技术的图。尤其是，图1是本发明的第一实施方式的俯视图，为了减少图的张数而援引该图1。
首先，图1是表示化合物半导体场效应晶体管的俯视示意图。
如图1所示，该化合物半导体场效应晶体管具有漏极电极11、源极电极12和栅极电极13，漏极电极11和源极电极12在第一方向上以指形延伸，并且在与上述第一方向大致正交的第二方向上彼此隔开预定的间隔且大致平行地交替配置有多个。
另外，在俯视时，上述栅极电极13在指形的漏极电极11与指形的源极电极12之间在上述第一方向上延伸，并且以包围漏极电极11的方式呈环状延伸。上述栅极电极13相对于漏极电极11和源极电极12具有预先设定的间隔。
大致矩形的环状的栅极电极连接配线15定义具有长边和短边的大致矩形的区域20，该大致矩形的区域20包含上述栅极电极13的全部。
上述栅极电极13的上述第一方向的两端分别与栅极电极连接配线15连接，并且，该栅极电极连接配线15中的连接部18经栅极电极焊盘连接配线16与栅极电极焊盘17连接。上述连接部18位于上述矩形的区域20的长边侧。上述栅极电极焊盘17配置在栅极电极13的上述第一方向的一端侧。
上述栅极电极连接配线15和栅极电极焊盘连接配线16，作为一例，由依次层叠Ti层、AlCu层、TiN层而形成的Ti/AlCu/TiN电极等构成。
另外，上述漏极电极11、栅极电极13和栅极电极连接配线15的一部分构成图1中由虚线包围的矩形的栅极指14。
想要在化合物半导体场效应晶体管中流通大电流的情况下，为了降低导通电阻，例如在上述第二方向上配置多个栅极指14，由包围该多个栅极指14的矩形的环状的栅极电极连接配线15和多个栅极指14形成一个栅极指组14a。
接着，使用图3(a)、图3(b)、图3(c)、图4(a)、图4(b)说明图1所示的化合物半导体场效应晶体管进行开关工作的情况下的等效电路及其工作状况。
图3(a)是图1所示的化合物半导体场效应晶体管的等效电路，图1的栅极电极焊盘17对应于图3(a)的栅极端子37，图1的漏极电极焊盘和源极电极焊盘(未图示)对应于图3(a)的漏极端子38和源极端子39。另外，如图3(a)所示，设从图1的漏极电极焊盘(未图示)至漏极电极11的等效的电阻成分为漏极电阻331，从图1的源极电极焊盘(未图示)到源极电极12的等效的电阻成分为源极电阻332，从图1的栅极电极焊盘17至栅极电极13的等效的电阻成分为栅极电阻333。另外，将图1的漏极电极11与栅极电极13之间的电容等效地设为栅极漏极间电容34(图3(a))。设上述漏极电阻331的电阻值为Rd，源极电阻332的电阻值为Rs，栅极电阻333的电阻值为Rg，栅极漏极间电容34的电容值为Cgd。此外，在下文中，为了方便，也有将栅极漏极间电容34表示为作为电容值的Cgd的情况。
图3(b)是使图1所示的化合物半导体场效应晶体管进行开关工作的情况下的等效电路。如图3(b)所示，在图3(a)表示的化合物半导体场效应晶体管中，源极端子39被固定在GND电位，漏极端子38通过负载35与第一电源36a连接，栅极端子37与第二电源36b连接。
通常，在使场效应晶体管进行开关工作的情况下，如图3(c)所示的脉冲状的栅极信号从第二电源36b(参照图3(b))输入到栅极端子37。从Low(低电平)变化为High(高电平)的信号输入到上述栅极端子37，当栅极电极33的电位成为晶体管的阈值电压以上时，漏极电压Vds开始降低(接通)，漏极电极31的电位变成Low，成为导通状态。另外，从High变化为Low的信号输入到栅极端子37时，漏极电压Vds开始增加(关断)，漏极电压Vds变成High，成为断开状态。像这样，场效应晶体管根据栅极信号反复成为导通状态和断开状态，由此漏极电压Vds在接通和关断这样的短时间期间急剧地发生变动。这里，漏极电压Vds的变动的变化率记载为dV/dt，接通时记载为(dV/dt)on，关断时记载为(dV/dt)off。
在接通时，如图4(a)所示，当High信号输入到栅极端子37时(箭头A)，接着，漏极电极31的电位急剧地降低(箭头B)，如箭头C所示的电流从栅极电极33经栅极漏极间电容Cgd向漏极电极31流动。该箭头C所示的电流如下表示。
I1＝Cgd×(dV/dt)on
上述电流I1在栅极电阻333中流动，所以栅极电极33的电位如下所示那样降低。设该栅极电极33的电压下降量为ΔV1时，则如下式所示：
ΔV1＝I1×Rg＝Rg×Cgd×(dV/dt)on……式(1)。
接着，在使栅极电压提高的情况下的接通时，由于急剧的漏极电压Vds的降低，电流经栅极漏极间电容Cgd从栅极电极33向漏极电极31流动，因而使栅极电压相反地向降低的方向移动，发生嗡鸣等，栅极电压和漏极电压变得不稳定。
特别是，电压下降量ΔV变大，栅极电极33的电位成为阈值电压以下时，化合物半导体场效应晶体管瞬间地被断开而进行振动等，不能实现稳定的工作，根据情况而导致击穿。
另一方面，在关断时，如图4(b)所示，Low信号输入到栅极端子37时(箭头A)，漏极电极31的电位急剧地增加(箭头B)，因此箭头C所示的电流从漏极电极31经栅极漏极间电容Cgd向栅极电极33流动。该箭头C所示的电流如下表示。
I2＝Cgd×(dV/dt)off
上述电流I2在栅极电阻333中流动，因此栅极电极33的电位如下所示增加。该栅极电极33的电压增加量表示为ΔV2时，则如下式所示：
ΔV2＝I2×Rg＝Rg×Cgd×(dV/dt)off……式(2)。
即，在使栅极电压下降的情况下的关断时，通过急剧的漏极电压Vds的增加，电流从漏极电极31经栅极漏极间电容Cgd向栅极电极33流动，因此使栅极电压相反地向增加的方向移动，发生嗡鸣等，栅极电压和漏极电压变得不稳定。
特别是，电压增加量ΔV变大，栅极电极33的电位成为阈值电压以上时，晶体管瞬间地被导通而进行振动等，不能实现稳定的工作，根据情况而导致击穿。
通常，由式(1)、式(2)所示的栅极漏极间电容34的电容值Vgd具有漏极电压依赖性，漏极电压Vds为低电压时与漏极电压Vds为高电压时相比，电容值Cgd例如为10倍左右，非常高。因此，根据式(1)、式(2)，相比于漏极电压为高电压时，在漏极电压为低电压的情况下开关时的电压变动量ΔV较大，场效应晶体管在漏极电压为低电压时容易不稳定地工作。
接着，使用图5(a)、图5(b)、图5(c)和图5(d)说明在化合物场效应晶体管的开关动作时，当漏极电压为低电压时，在一个栅极指中发生什么程度的电压变动。
图5(a)中例如表示了栅极指数量为100的化合物场效应晶体管的一例。
如图5(a)所示，漏极电极51、源极电极52和栅极电极53在第一方上延伸，栅极电极53形成为包围漏极电极51的大致矩形的环状。上述漏极电极51、源极电极52和栅极电极53在与上述第一方向正交的第二方向上隔开固定间隔排列。栅极电极53的第一方向上的两端部连接在具有长边和短边的大致矩形的环状的栅极电极连接配线55的长边侧的部分。在俯视时，由上述漏极电极51、栅极电极53和栅极电极连接配线55的一部分构成大致矩形的栅极指54。
如图5(b)所示，栅极指54的第一方向上的延伸距离(以下记载为栅极指长度)为2000um以下，例如为1600um，另外，栅极电极53的第二方向上的宽度例如为5um。
图5(c)表示的是图5(b)所示的栅极指54的等效电路，栅极电阻553是从栅极端子57至栅极电极53的等效电阻。如图5(c)所示，漏极电阻551的电阻值表示为Rd，源极电阻552的电阻值表示为Rs，栅极电阻553的电阻值表示为Rg，栅极漏极间电容554的电容值表示为Cgd。此外，为了方便，也有将栅极漏极间电容554表示为作为电容值的Cgd的情况。
如图5(b)和图5(d)所示，上述栅极指54由栅极指54的第一方向上的每单位长度的电阻rg和电容cgd的矩阵表示，能够以分布恒量的方式表示。该以分布恒量的方式表示的电阻rg的电阻值也由rg表示，电容cgd的电容值也由cgd表示。
图5(c)所示的栅极漏极间电容554为栅极电极53与漏极电极51之间的等效电容。如上文所述，关断时的电压变动量如式(2)所表示。
这时，GaN类的化合物半导体场效应晶体管的(dV/dt)off与Si类的器件相比非常大，例如为100V/ns。另外，漏极电压为低电压区域的栅极漏极间电容Cgd例如是50pF，每一个栅极指为50pF/100＝0.5pF。另外，图5(c)所示的栅极电阻553的电阻值Rg如图5(d)所示，由电容cgd和电阻rg以分布恒量的方式决定，设栅极电极53的表面电阻为5Ω/□，则如下表示。
Rg≈(1/3)×(5Ω/□×1600um/5um×1/8)＝67Ω
因此，如式(2)所示，设其电压增加量为ΔV2时，成为：
ΔV2＝Rg×Cgd×(dV/dt)off
≈67Ω×0.5pF×100V/ns＝3.4V
即，在GaN类的化合物半导体场效应晶体管进行工作的情况下，漏极电压为低电压时，在每一个栅极指中，发生3.4V程度的栅极电压变动。
通常，大多情况下GaN类化合物半导体场效应晶体管的阈值电压被设计为1.5～4V，存在上述电压增量ΔV2为与该值相同程度的值或者为该值以上的值，而发生嗡鸣或者振动等的晶体管工作变得不稳定的问题。
另外，将额定电流、额定电压和导通电阻为相同程度的GaN类的化合物半导体场效应晶体管和Si类的场效应晶体管进行比较的情况下，与接通时间和关断时间相关的栅极电荷量Qg，在GaN类的化合物半导体场效应晶体管中例如为5～7nC，而在Si类的场效应晶体管中为50～70nC，大10倍，GaN类的化合物半导体场效应晶体管与Si类的场效应晶体管相比较，dV/dt大10倍，可以说对于晶体管内的不一致的工作需要特别注意地设计。当然即使是GaN类的化合物半导体场效应晶体管以外，同样地在高速的器件中，也需要同样的注意。
因此，由于在专利文献1和2中所公开的现有的GaN类的化合物半导体场效应晶体管中，仅栅极电极的一端部连接于栅极电极连接配线，而且在专利文献1中仅直线状的栅极电极连接配线的一端部与栅极电极焊盘连接，所以GaN类等的化合物半导体场效应晶体管内的栅极电压变动变大，发生信号延迟，而且不能一致地工作，不能充分地抑制嗡鸣和振动，存在不能实现化合物场效应晶体管的稳定的工作，而且负载短路时的短路耐受量降低的问题。
因此，本发明的技术问题在于提供信号延迟少而且能够进行一致工作，能够充分地抑制嗡鸣和振动，实现稳定的工作，并且能够确保高的短路耐受量的化合物半导体场效应晶体管。
解决技术问题的技术方案
为了解决上述技术问题，本发明的化合物半导体场效应晶体管的特征在于，包括：
在半导体层上以在第一方向上延伸的方式形成的漏极电极；
在上述半导体层上以在上述第一方向上延伸的方式形成，并且相对于上述漏极电极在与上述第一方向交叉的第二方向上隔开预先设定的间隔形成的源极电极；
在上述第一方向上延伸，并且在俯视时形成于上述漏极电极与上述源极电极之间的栅极电极；
具有与上述栅极电极的上述第一方向上的两端部连接的相对部，并且在俯视时定义大致矩形的区域的栅极电极连接配线，该大致矩形的区域包括上述栅极电极的全部且具有长边和短边；
在上述半导体层上以覆盖上述栅极电极的方式形成的绝缘层；和
形成在上述绝缘层上，并且与上述栅极电极连接配线连接的栅极电极焊盘，
由上述漏极电极、上述栅极电极和上述栅极电极连接配线的一部分构成的栅极指与上述源极电极一起配置有多个，
具有包括多个上述栅极指的栅极指组，
将上述栅极电极连接配线和上述栅极电极焊盘连接的上述栅极电极连接配线中的连接部，位于上述大致矩形的上述区域的上述长边侧。
在一个实施方式中，
多个上述栅极指组中的各个栅极指组由上述栅极电极连接配线包围，
在上述各个栅极指组中，将上述栅极电极连接配线和上述栅极电极焊盘连接的上述栅极电极连接配线中的连接部，位于属于上述栅极指组的上述栅极电极连接配线中的上述长边侧的部分的中点。
在一个实施方式中，
上述栅极指组的数量为3个，
相邻的位于属于上述栅极指组的上述栅极电极连接配线中的上述长边侧的部分的中点的上述连接部彼此，由2个第一栅极电极焊盘连接配线连接，该2个第一栅极电极焊盘连接配线彼此的连接点与栅极电极焊盘连接。
在一个实施方式中，
上述栅极指组的上述长边方向的数量为N个，其中，N为自然数，N≥3，
相邻的位于属于上述栅极指组的上述栅极电极连接配线中的上述长边侧的部分的中点的上述连接部彼此，由(N-1)个第一栅极电极焊盘连接配线连接，
这里，设m为1～(N-2)的自然数，
相邻的(N-m)个第m栅极电极焊盘连接配线的中点之间由(N-(m+1))个第(m+1)栅极电极焊盘连接配线连接，
1个第(N-1)栅极电极焊盘连接配线的中点与栅极电极焊盘连接。
在一个实施方式中，
上述栅极电极焊盘连接配线与上述第一方向平行，
多个栅极指组在上述第二方向上排列。
在一个实施方式中，上述栅极指在上述第一方向上延伸的长度为2000um以下。
另外，本发明另一方面的化合物半导体场效应晶体管的特征在于，包括：
在半导体层上以在第一方向上延伸的方式形成的漏极电极；
在上述半导体层上以在上述第一方向上延伸的方式形成，并且相对于上述漏极电极在与上述第一方向交叉的第二方向上隔开预先设定的间隔形成的源极电极；
在上述第一方向上延伸，并且在俯视时形成于上述漏极电极与上述源极电极之间的栅极电极；
具有与上述栅极电极的上述第一方向上的两端部连接的相对部，并且在俯视时定义大致矩形的区域的栅极电极连接配线，该大致矩形的区域包括上述栅极电极的全部且具有长边和短边；
在上述半导体层上以覆盖上述栅极电极的方式形成的绝缘层；和
形成在上述绝缘层上，并且与上述栅极电极连接配线连接的栅极电极焊盘，
由上述漏极电极、上述栅极电极和上述栅极电极连接配线的一部分构成的栅极指与上述源极电极一起配置有多个，
具有包括多个上述栅极指的栅极指组，
将上述栅极电极连接配线和上述栅极电极焊盘连接的上述栅极电极连接配线中的连接部，位于上述大致矩形的上述区域的上述短边侧，
多个上述栅极指组中的各个栅极指组由上述栅极电极连接配线包围，
在上述各个栅极指组中，将上述栅极电极连接配线和上述栅极电极焊盘连接的上述栅极电极连接配线中的连接部，位于属于上述栅极指组的上述栅极电极连接配线中的上述短边侧的部分的中点，
相邻的位于属于上述栅极指组的上述栅极电极连接配线中的上述短边侧的部分的中点的上述连接部彼此，由栅极电极焊盘连接配线连接，并且该栅极电极焊盘连接配线的中点与栅极电极焊盘直接或者间接地连接。
在一个实施方式中，
上述栅极电极焊盘连接配线与上述第二方向平行，
多个栅极指组在上述第一方向上排列。
发明效果
根据本发明的化合物半导体场效应晶体管，能够减少信号的延迟，能够实现稳定的一致工作，能够充分地抑制嗡鸣和振动，另外，能够确保高的短路耐受量。
附图说明
图1是本发明的第一实施方式的化合物半导体场效应晶体管的主要部分的俯视示意图。
图2是表示图1的A-A线截面的截面图。
图3(a)是表示图1所示的化合物半导体场效应晶体管的等效电路图。
图3(b)是表示使图1所示的化合物半导体场效应晶体管进行开关动作的情况下的等效电路图。
图3(c)是表示使图1所示的化合物半导体场效应晶体管进行开关动作的情况下的工作波形的图。
图4(a)是表示使图1所示的化合物半导体场效应晶体管进行开关动作的情况下的接通时的工作状况的概略图。
图4(b)是表示使图1所示的化合物半导体场效应晶体管进行开关动作的情况下的关断时的工作状况的概略图。
图5(a)是栅极指数量为100的化合物半导体场效应晶体管的一例的俯视概略图。
图5(b)是表示图5(a)所示的化合物半导体场效应晶体管的栅极指的俯视概略图。
图5(c)是表示图5(b)所示的栅极指的等效电路。
图5(d)是设栅极指的第一方向上的每单位长度的电阻、电容为rg、cgd的情况下的等效电路图。
图6(a)是将栅极指组在第一方向上排列的情况下的化合物半导体场效应晶体管的俯视概略图。
图6(b)是将栅极指组在第二方向上排列的情况下的化合物半导体场效应晶体管的俯视概略图。
图7(a)是关注由栅极电极连接配线包围的栅极指组地表示图6(a)的化合物半导体场效应晶体管的俯视概略图。
图7(b)是关注由栅极电极连接配线包围的栅极指组地表示图6(b)的化合物半导体场效应晶体管的俯视概略图。
图8(a)是在化合物半导体场效应晶体管的由栅极电极连接配线包围的矩形区域的短边侧，具有与栅极电极焊盘连接配线的连接部的比较例的化合物半导体场效应晶体管的俯视概略图。
图8(b)是本发明的第二实施方式的化合物半导体场效应晶体管的俯视概略图。
图8(c)是本发明的第二实施方式的化合物半导体场效应晶体管的示意性俯视图。
图9(a)是图8(a)所示的化合物半导体场效应晶体管的等效电路图。
图9(b)是图8(b)所示的化合物半导体场效应晶体管的等效电路图。
图10(a)是本发明的第三实施方式的化合物半导体场效应晶体管的俯视概略图。
图10(b)是图10(a)所示的化合物半导体场效应晶体管的等效电路图。
图10(c)是本发明的第三实施方式的化合物半导体场效应晶体管的示意性俯视图。
图11(a)是本发明的第四实施方式的化合物半导体场效应晶体管的概略俯视图。
图11(b)是本发明的第四实施方式的化合物半导体场效应晶体管的示意性俯视图。
图12(a)是本发明的第五实施方式的化合物半导体场效应晶体管的变形例的概略俯视图。
图12(b)是本发明的第五实施方式的化合物半导体场效应晶体管的俯视示意图。
图12(c)是本发明的第五实施方式的化合物半导体场效应晶体管的概略俯视图。
图12(d)是本发明的第五实施方式的化合物半导体场效应晶体管的另一变形例的概略俯视图。
图13(a)是本发明的第六实施方式的化合物半导体场效应晶体管的俯视示意图。
图13(b)是本发明的第六实施方式的化合物半导体场效应晶体管的概略俯视图。
图13(c)是表示栅极电压变动量ΔV的指长度依赖性的图表。
图14是表示专利文献1记载的场效应晶体管的图。
图15是表示专利文献2记载的场效应晶体管的图。
具体实施方式
以下，利用图示的实施方式详细地说明本发明。
(第一实施方式)
图1、图8(b)和图8(c)是作为本发明的化合物半导体场效应晶体管的一例的第一实施方式的GaN类HFET(异质结场效应晶体管)的俯视示意图。另外，图2是表示图1的A-A线截面的截面图。
如图2所示，该第一实施方式的GaN类HFET，在Si基板1上依次形成有缓冲层2、GaN层3和AlGaN层4。该GaN层3和AlGaN层4构成具有异质结的GaN类层叠体5。上述缓冲层2、GaN层3和AlGaN层4为半导体层的一例。
在上述GaN层3与AlGaN层4的界面产生2DEG(二维电子气)而形成沟道。
此外，上述基板1不限于Si基板，也可以使用蓝宝石基板或SiC基板，可以在蓝宝石基板或SiC基板上使GaN类层叠体5生长，也可以如在GaN基板上使AlGaN层生长等那样，在由氮化物半导体形成的基板上使GaN类层叠体5生长。另外，也可以在Si基板1上不形成缓冲层2。
在上述GaN类层叠体5上作为绝缘层依次形成有保护膜7、层间绝缘膜8。作为上述保护膜7的材料，例如，这里使用了SiN，但也可以使用SiO2、Al2O3等。另外，作为层间绝缘膜8的材料，例如，这里使用了利用CVD法(化学气相沉积法)形成的SiO2膜，但也可以使用SOG(Spin On Glass：旋涂式玻璃)或BPSG(Boron Phosphorous Silicate Glass：硼磷硅玻璃)等的绝缘材料。另外，SiN保护膜7的膜厚，这里作为一个例子可以是150nm，但是可以设定在20nm～250nm的范围内。
在上述保护膜7和层间绝缘膜8形成贯通保护膜7和层间绝缘膜8并达到AlGaN层4的凹槽，在该凹槽中形成有漏极电极11和源极电极12。上述漏极电极11和源极电极12例如由依次层叠Ti层、AlCu层、TiN层而形成的Ti/AlCu/TiN电极等构成，AlCu膜厚为1000nm至3000nm。
在上述漏极电极11与源极电极12之间的保护膜7形成有开口。在该开口及其附近形成有栅极绝缘膜9和栅极电极13。层间绝缘膜8覆盖该栅极电极13。在上述层间绝缘膜8上形成有栅极电极焊盘(未图示)、漏极电极焊盘(未图示)和源极电极焊盘(未图示)。上述栅极绝缘膜9由SiN膜等构成。栅极电极13例如由WN/W/Au等构成。
如图1所示，在俯视时，上述漏极电极11和源极电极12在第一方向上以指形延伸，并且在与上述第一方向正交的第二方向上彼此隔开预先设定的间隔大致平行地交替配置有多个。
另外，在俯视时，上述栅极电极13在指形的漏极电极11与指形的源极电极12之间在上述第一方向上延伸，并且具有包围上述漏极电极11的周围的大致矩形的环状部分13a。
上述栅极电极13的第一方向上的两端部13e、13e与相对部15a、15a电连接，其中，该相对部15a、15a为栅极电极连接配线15的长边侧的部分。该栅极电极连接配线15为具有长边和短边的大致矩形的环状。上述具有长边和短边的大致矩形的环状的栅极电极连接配线15的外缘在该外缘的内侧定义大致矩形的区域20，即上述相对部15a、15a的外缘之间的区域为上述大致矩形的区域20。在俯视时，在上述具有长边和短边的大致矩形的环状的栅极电极连接配线15的内侧，即在上述大致矩形的区域20内包含上述漏极电极11、源极电极12和栅极电极13。
另外，在上述大致矩形的环状的栅极电极连接配线15的外侧且在上述第一方向的一侧、即相对部15的外侧，配置栅极电极焊盘17，由栅极电极焊盘连接配线16将该栅极电极焊盘17与相对部15a的中点18电连接，该相对部15a为上述大致矩形的环状的栅极电极连接配线15的长边侧的部分。该中点18是栅极电极连接配线15中包含的连接部18。此外，该中点18并不是数学上严格意义上的中点，而是工程学意义上的中点，是指电阻的分配以在工程学上不成为问题的程度被均等地分配的位置。上述栅极电极焊盘连接配线16从上述连接部18起在第一方向上延伸。
上述栅极电极连接配线15和栅极电极焊盘连接配线16，作为一个例子，由依次层叠Ti层、AlCu层、TiN层而形成的Ti/AlCu/TiN电极等构成。
另外，上述漏极电极11、包围该漏极电极11的栅极电极13和栅极电极连接配线15的一部分构成栅极指14。该GaN类HFET具有在第二方向上排列的多个栅极指14，由一个栅极电极连接配线15包围的多个栅极指14形成一个栅极指组14a。
根据上述结构的化合物半导体场效应晶体管，在上述大致矩形的区域20的长边侧、即栅极电极连接配线15的相对部15a的大致中点，配置有与栅极电极焊盘连接配线17电连接的连接部18，因此栅极指组14a中的信号的延迟少，能够降低栅极电压的变动量，能够充分地一致嗡鸣和振动，实现稳定的一致的动作，另外能够确保高的短路耐受量。
(第二实施方式)
在说明本发明的第二实施方式的化合物半导体场效应晶体管之前，参照图6(a)、图7(a)、图6(b)和图7(b)说明能够适用于本发明的栅极指组的排列例。
想要在化合物半导体场效应晶体管中流通大电流的情况下，为了使导通电阻降低，如图6(a)所示，将栅极指64和源极电极(未图示)在第二方向上交替排列，形成由栅极电极连接配线65包围的多个栅极指组，例如栅极指组64a、64b、64c。该栅极指组64a，64b，64c如图6(a)所示在第一方向上排列。
另外，如图6(b)所示，由栅极电极连接配线75包围的多个栅极指组74a、74b、74c可以在第二方向上排列。
以下，为了简化，将图6(a)如图7(a)那样，将图6(b)如图7(b)那样，关注由栅极电极连接配线65、75包围的栅极指组64a、64b、64c及74a、74b、74c地记载。
图8(a)表示比较例，该比较例的化合物半导体场效应晶体管具有栅极指组84a、84b、84c和包围栅极指组84a、84b、84c的全部的栅极电极连接配线85。该栅极电极连接配线85形成大致梯子状的形状，该大致梯子状的栅极电极连接配线85的各部分分别包围栅极指组84a、84b、84c。该栅极电极连接配线85的外周的轮廓为具有短边和长边的大致矩形，在俯视时，定义包围上述栅极指组84a、84b、84c的全部的具有长边和短边的矩形的区域30。上述栅极指组84a、84b、84c由多个栅极指84(参照图8(c))构成。
另外，位于上述栅极电极连接配线85的短边的大致中点的连接部88通过栅极电极焊盘连接配线86与栅极电极焊盘87电连接。在该图8(a)的比较例中，将栅极电极连接配线85的第二方向的长度即短边的长度设为X，将第一方向的长度即长边的长度设为Y时，X≤Y，与栅极电极焊盘连接配线86连接的连接部88位于短边的大致中点。
如图8(a)所示，设栅极指组84a的4角为A、B、G、H，栅极指组84b的4角为B、C、F、G，栅极指组84c的4角为C、D、E、F。
将图8(a)的AH的中点设为P1、BG的中点设为P2、CF的中点设为P3，则从栅极电极焊盘87看的各栅极指组的等效电路如图9(a)所示。图8(a)的栅极指组84a的等效栅极电阻Rg1p(参照图9(a))由栅极电极焊盘87与P1间的配线电阻表示，栅极指组84b的等效栅极电阻Rg2p(参照图9(a))由栅极电极焊盘87与P2间的配线电阻表示，栅极指组84c的等效栅极电阻Rg3p(参照图9(a))由栅极电极焊盘87与P3间的配线电阻表示。
另一方面，第二实施方式的化合物场效应晶体管如图8(b)和图8(c)所示，具有栅极指组84a、84b、84c和包围该栅极指组84a、84b、84c的全部的栅极电极连接配线85。该栅极电极连接配线85形成为大致梯子状的形状，该大致梯子状的栅极电极连接配线85的各部分分别包围栅极指组84a、84b、84c。该栅极电极连接配线85的外周的轮廓形成为具有短边和长边的大致矩形，定义包括栅极指组84a、84b、84c的全部的大致矩形的区域30。上述栅极指组84a、84b、84c的栅极指84的栅极电极两端与栅极电极连接配线85电连接。
另外，位于上述栅极电极连接配线85的长边的大致中点的连接部88通过栅极电极焊盘连接配线86与栅极电极焊盘87电连接。该图8(b)和图8(c)的第二实施方式中，设栅极电极连接配线85的第二方向的长度、即短边的长度为X，第一方向的长度、即长边的长度为Y，则X≤Y，与栅极电极焊盘连接配线86连接的连接部88位于长边的大致中点。
如图8(b)所示，设栅极指组84a的4角为A、B、G、H，栅极指组84b的4角为B、C、F、G，栅极指组84c的4角为C、D、E、F。
设图8(b)的AB的中点为Q1，设BG的中点为Q2，设CF的中点为Q3，则从栅极电极焊盘87看的各栅极指组的等效电路如图9(b)所示。图8(b)的栅极指组84a的等效栅极电阻Rg1q(参照图9(b))由栅极电极焊盘87与Q1间的配线电阻表示，栅极指组84b的等效栅极电阻Rg2q(参照图9(b))由栅极电极焊盘87与Q2间的配线电阻表示，栅极指组84c的等效栅极电阻Rg3q(参照图9(b))由栅极电极焊盘87与Q3间的配线电阻表示。
此外，图8(a)、图8(b)中，r1、r2是以分布恒量的方式表示的电阻。另外，图9(a)、图9(b)中，Cgd1、Cgd2、Cgd3表示栅极漏极间电容。
图8(a)、图8(b)中，设X＝2500um、Y＝5000um，配线宽度全部设为30um，配线的表面电阻设为18mΩ/□，则AH＝BG＝CF＝DE的电阻值为2500/30×18mΩ≈1.5Ω，AB＝HG＝BC＝GF＝CD＝FE的电阻值为5000/30×18mΩ/3≈1Ω。即，r1＝0.75Ω，r2＝0.5Ω。
图9(a)、图9(b)中表示的各栅极指组中的栅极电压变动量如上所述由式(1)、(2)表示，表示为ΔV＝Rg×Cgd×(dV/dt)off，(dV/dt)off与图5同样为100V/ns，Cgd1＝Cgd2＝Cgd3表示为50pF/3≈17pF。
图9(a)中等效的栅极配线电阻最大的是从栅极电极焊盘87至P3的Rg3p，Rg3p≈1.75Ω，另一方面，图9(b)中等效的栅极配线电阻最大的是从栅极电极焊盘87至Q1或者Q3，Rg1q＝Rg3q＝2r2≈1Ω。
因此，如图8(a)、图9(a)所示的比较例那样，栅极电极焊盘87被配置在矩形的区域30的短边侧、即形成矩形的区域30的栅极电极连接配线85的短边侧的情况下，栅极指组中的栅极电压变动量ΔVa为ΔVa＝Rg3p×Cgd3×(dV/dt)off≈1.75×17×100＝3V。
另一方面，如图8(b)、图9(b)所示的第二实施方式那样，栅极电极焊盘87被配置在矩形的区域30的长边侧、即形成矩形的区域30的栅极电极连接配线85的长边侧的情况下，栅极指组中的栅极电压变动量ΔVb为ΔVb＝Rg1q×Cgd1×(dV/dt)off≈1.0×17×100＝1.7V。
即，该第二实施方式中的化合物半导体场效应晶体管，由于在栅极电极连接配线85的长边侧的中点设置有栅极电极焊盘87与栅极电极连接配线85的连接部88，因此相比于如比较例那样在栅极电极连接配线85的短边侧的中点设置连接部88的情况，能够降低栅极指组中的栅极电压变动量，能够充分地抑制嗡鸣和振动，实现稳定的动作，另外，能够确保高的短路耐受量。
(第三实施方式)
图10(a)是本发明的第三实施方式的化合物半导体场效应晶体管的俯视示意图，图10(b)是图10(a)的化合物半导体场效应晶体管的等效电路图，图10(c)是图10(a)的化合物半导体场效应晶体管的概略俯视图。
如图10(a)和图10(c)所示，该第三实施方式的化合物半导体场效应晶体管与图8(b)的第二实施方式同样，具有多个栅极指组104a、104b、104c，并且具有梯子形状的栅极电极配线105。上述栅极指组104a、104b、104c的栅极指104(参照图10(c))的栅极电极的两端与栅极电极连接配线105的相对部电连接。上述栅极电极连接配线105的最外周呈具有长边和短边的大致矩形，定义包含栅极指组104a、104b、104c的全部的大致矩形的区域40。
设上述栅极电极配线105的第二方向的长度为X、第一方向的长度为Y的情况下(X≤Y)，在最外周为大致矩形的栅极电极配线105的长边侧，设置栅极电极焊盘107与栅极电极配线105的连接部108、108、108，该连接部108、108、108在各栅极指组104a、104b、104c中位于上述长边侧的中央部，例如中点S1、S2、S3。
此外，在图10(a)中，r1、r2、r3是以分布恒量的方式表示的电阻。
如图10(a)所示，相邻的位于属于上述栅极指组104a、104b、104c的上述栅极电极连接配线105中的上述长边侧的部分的中点S1、S2、S3的上述连接部108、108、108彼此，由2个第一栅极电极焊盘连接配线106、106连接，并将该2个第一栅极电极焊盘连接配线106、106彼此的连接点T1连接于栅极电极焊盘107。
上述第一栅极电极焊盘连接配线106例如由铝配线形成，大致与第一方向平行地延伸，即在栅极指104的延伸方向上延伸。
图10(b)表示第三实施方式的化合物半导体场效应晶体管的主要部分的等效电路，栅极指组104a的等效的栅极电阻Rg1s由栅极电极焊盘107与中点S1间的配线电阻Rg1s表示，栅极指组104b的等效的栅极电阻Rg2s由栅极电极焊盘107与中点S2间的配线电阻Rg2s表示，栅极指组104c的等效的栅极电阻Rg3s由栅极电极焊盘107与中点S3间的配线电阻Rg3s表示。
图10(a)、图10(b)和图10(c)所示的各栅极指组104a、104b、104c中的栅极电压变动量ΔV如上文所述，如式(1)、式(2)所示那样，由ΔV＝Rg×Cgd×(dV/dt)off表示。
另一方面，(dV/dt)off与图5(c)的第一实施方式同样地为100V/ns，Cgd1＝Cgd2＝Cgd3由50pF/3≈17pF表示。
图10(b)中等效的栅极配线电阻最大的是从栅极电极焊盘107至中点S1的Rg1s，或者是从栅极电极焊盘107至中点S3的Rg3s。例如，Rg1s为中点S1-S2间的电阻2r2＝1Ω和连接点T1与中点S1间的电阻r3的并联连接，连接点T1和中点S1之间的配线也假定为与栅极电极连接配线105同样的30um，r3也为1Ω，Rg1s＝1/(1+1)＝0.5Ω，栅极电压变动量ΔV为ΔV＝Rg1s×Cgd1×(dV/dt)off≈0.5×17×100＝0.85V。
因此，根据该第三实施方式的化合物半导体场效应晶体管，与图8(b)所示的第二实施方式相比较，能够进一步降低栅极电阻，能够充分地抑制嗡鸣和振动，能够实现稳定的动作，另外，能够确保高的短路耐受量。
(第四实施方式)
图11(a)和11(b)是本发明的第四实施方式的化合物半导体场效应晶体管的俯视示意图和概略俯视图。
图11(a)和图11(b)所示的第四实施方式的化合物半导体场效应晶体管中，对于与图10(a)和图10(c)所示的第三实施方式的化合物半导体场效应晶体管的构成要素相同的构成要素，标注与图10(a)和图10(c)所示的第三实施方式的构成要素相同的参照标记，省略详细的说明。
如图11(a)和图11(b)所示，该第四实施方式的化合物半导体场效应晶体管具有多个栅极指组104a、104b、104c，设具有具备长边和短边的大致矩形的最外周的栅极电极连接配线105的第二方向的长度为X、第一方向的长度为Y的情况下(X≤Y)，在最外周为大致矩形的栅极电极连接配线105的长边侧，设置用于连接栅极电极焊盘107和栅极电极连接配线105的连接部108、108、108，该连接部108、108、108在各栅极指组104a、104b、104c中位于上述长边侧的中央部，例如中点S1、S2、S3。
上述相邻的位于属于上述栅极指组104a、104b、104c的上述栅极电极连接配线105中的上述长边侧的部分的中点S1、S2、S3的上述连接部108、108、108彼此，由2个第一栅极电极焊盘连接配线106、106连接，该2个第一栅极电极焊盘连接配线106、106各自的中点T2、T3彼此由第二栅极电极焊盘连接配线116连接。并且，将该第二栅极电极焊盘连接配线116的中点U1与栅极电极焊盘107连接。此外，T1表示2个第一栅极电极焊盘连接配线106、106的连接点。
上述第一和第二栅极电极焊盘连接配线106、116例如由铝配线构成，大致与第一方向平行地延伸，即在栅极指104的延伸方向上延伸。
图10(a)、图10(b)和图10(c)所示的第三实施方式中，各栅极指组104a、104c的栅极电阻Rg1s、Rg3s较大，大约为0.5Ω，与Rg2s(≈0Ω)相比较，各栅极指组104a、104b、104c彼此的栅极电阻差大约为0.5Ω。
另一方面，根据图11(a)、图11(b)所示的该第四实施方式，各栅极指组104a、104b、104c通过第一和第二栅极电极焊盘连接配线106、116与栅极电极焊盘107以联赛图状(即，阶梯(ladder)状)连接，各栅极指组104a、104b、104c彼此的栅极电阻差大致为零，可知与第三实施方式相比较，栅极电阻被大幅降低。
因此，根据该第四实施方式，由于能够使栅极指组104a、104b、104c彼此的栅极电阻差最小化，因此能够充分地抑制嗡鸣和振动，能够实现稳定的工作，另外，能够确保高的短路耐受量。
在该第四实施方式中，栅极指组104a、104b、104c为3个，栅极电极焊盘连接配线为第一和第二栅极电极焊盘连接配线106、116这2种，但当然能够如下所述，使栅极指组的长边方向的数量为N个(N为自然数，N≥3)地普遍化。
即，栅极指组的数量为N个(N为自然数，N≥3)，
相邻的位于属于上述栅极指组的上述栅极电极连接配线中的上述长边侧的部分的中点的上述连接部彼此由(N-1)个第一栅极电极焊盘连接配线连接，
这里，设m为1～(N-2)的自然数，
相邻的(N-m)个第m栅极电极焊盘连接配线的中点之间由(N-(m+1))个第(m+1)栅极电极焊盘连接配线连接，
当然也可以将最后1个第(N-1)栅极电极焊盘连接配线的中点与栅极电极焊盘连接。
图11(b)的说明中，以构成阶梯状配线的第一和第二栅极电极焊盘连接配线106、116为单层的铝配线进行了说明，但当然构成为以多层进行配线连接，形成层叠构造也具有同样的效果。
(第五实施方式)
图12(a)是本发明的第五实施方式的化合物半导体场效应晶体管的俯视概略图，图12(b)和图12(c)是图12(a)的主要部分放大图。
图12(a)、图12(b)和图12(c)所示的第五实施方式的化合物半导体场效应晶体管中，对于与图11(a)和图11(b)所示的第四实施方式的化合物半导体场效应晶体管的构成要素相同的构成要素，标注与图11(a)和图11(b)相同的参照标记，省略详细的说明。
该第五实施方式的化合物半导体场效应晶体管如图12(a)和图12(b)所示，外周为具有长边和短边的大致矩形且呈梯子形状的栅极电极连接配线105包含栅极指组124a-1、124b-1、124c-1、124a-2、124b-2、124c-2的全部，并且由与第一方向平行的直线状的配线126分为左侧的栅极指组124a-1、124b-1、124c-1和右侧的栅极指组124a-2、124b-2、124c-2。上述配线126与梯子状的栅极电极连接配线126的各段部电连接。
上述栅极指组124a-1、124b-1、124c-1和栅极指组124a-2、124b-2、124c-2在第二方向上排列。
根据该第五实施方式，能够将栅极指组124a-1、124b-1、124c-1、124a-2、124b-2、124c-2小模块化，因此能够抑制栅极指组124a-1、124b-1、124c-1、124a-2、124b-2、124c-2内的栅极电压变动。
因此，该第五实施方式的化合物半导体场效应晶体管能够充分地抑制嗡鸣和振动，能够实现稳定的动作，另外，能够确保高的短路耐受量。
在图12(a)中将构成阶梯状配线的第一和第二栅极电极焊盘连接配线106、116作为单层配线示出，但当然以多层进行配线连接，构成层叠结构也具有同样的效果。
图12(d)表示第五实施方式的化合物半导体场效应晶体管的另一变形例。在该图12(d)中，对于与图12(a)所示的变形例的构成要素相同的构成要素，标注与图12(a)相同的参照标记，省略详细的说明。
在该图12(d)所示的变形例中，栅极电极连接配线105定义具有长边和短边的大致矩形的多个区域，使将该栅极电极连接配线105和栅极电极焊盘107连接的上述栅极电极连接配线105中的连接部148、148位于上述大致矩形的区域的上述短边侧，并且，使上述连接部148、148位于属于栅极指组124a-1、124a-2的上述栅极电极连接配线105中的上述短边侧的部分的中点，并且，将上述连接部148、148彼此通过栅极电极焊盘连接配线156连接，将该栅极电极焊盘连接配线156的中点与栅极电极焊盘107连接，形成阶梯状配线。上述栅极电极焊盘连接配线156与第二方向平行。
像这样，即使将上述连接部148、148配置在矩形的区域的短边侧，也能够通过上述阶梯状配线减少信号的延迟，降低栅极电压的变动量，能够充分地抑制嗡鸣和振动，能够实现稳定的一致动作，另外能够确保高的短路耐受量，能够改善不一致的动作。
此外，上述变形例中，栅极指组124a-1、124a-2在第二方向上有2个，但也可以在第二方向上3个以上相邻，将如图12(a)所示的多阶段的栅极电极焊盘连接配线106、116那样的多阶段的阶梯状配线配置在矩形区域的短边侧。
虽然未图示，在全部的实施方式中，使用阶梯状配线将栅极电极连接配线与栅极电极焊盘连接，即使将该阶梯状配线配置在矩形区域的短边侧，也能够通过上述阶梯状配线具有改善不一致工作的效果。
(第六实施方式)
图13(a)和图13(b)是本发明的第六实施方式的化合物半导体场效应晶体管的俯视示意图和概略俯视图。
在图13(a)和图13(b)所示的第六实施方式的化合物半导体场效应晶体管中，对于与图12(c)所示的第五实施方式的化合物半导体场效应晶体管的构成要素相同的构成要素，标注与图12(c)所示的构成要素相同的参照标记，省略详细的说明。
该第六实施方式的化合物半导体场效应晶体管如图13(a)和图13(b)所示，设置呈与第二方向平行的直线状且连接栅极电极133的追加的栅极电极连接配线137，划分为上侧的栅极指组134a和下侧的栅极指组134b。
图13(b)中，131为漏极电极，132为源极电极，134为栅极指。
但是，为了如该第六实施方式那样与第二方向平行地追加栅极电极连接配线137，必须要缩短栅极指长度。
图13(c)中，横轴表示栅极指长度，纵轴表示按照上述的式(1)、式(2)计算出的栅极电压变动量ΔV，是实际上使化合物半导体场效应晶体管进行开关工作来实验其振动状况的结果。
栅极指长度制成800um/1000um/1600um/2000um/3200um/4000um/4800um这7个标准，进行调整使得总指长度固定的(指长度×指数量大约为160000um)。电容Cgd整体大约为50pF，根据各指数量计算出每个指的电容Cgd，dV/dt计算为100V/nm。
由图13(c)可知，栅极指长度在2000um以下时，化合物半导体场效应晶体管的工作稳定，当超过2000um时引起振动，从栅极电压变动量的计算结果来考虑，认为如果至少为大约5V以下，则能够进行稳定的工作。
因此，优选使栅极指长度为2000um以下，根据该第六实施方式的化合物半导体场效应晶体管，能够使栅极指组小模块化，能够抑制栅极指组内的栅极电压变动。因此能够充分地抑制嗡鸣和振动，能够实现稳定的工作，另外，能够确保高的短路耐受量。
此外，在第一～第六实施方式中，使用GaN类HFET进行了说明，但只要接通、关断时间高速，即使对于一般的化合物半导体也能够得到同样的效果。另外，在第一～第六实施方式中，栅极电极以包围漏极电极的周围的方式形成为环状，但不是以环状包围也可以。
另外，常通型的HFET具有与常关型的HFET同样的效果。
另外，上述栅极电极焊盘与栅极电极连接配线的连接点不仅在矩形区域的单侧，即不仅在栅极指部的一端部，即使配置多个也能够得到同样的效果，另外，表述为“中点”，即使不是数学上的严格意义上的中点，是工程学意义上的大致中点，当然也能够得到同样的效果。
另外，栅极电极连接配线并不限定于严格的矩形的环状，也可以是与矩形类似的椭圆形状，另外，并不限定于环状，只要是具有连接栅极电极的两端部的相对部，能够定义大致矩形的区域的形状即可，例如可以是U字形状等。
当然可以将第一～第六实施方式和变形例中所述的构成要素适当组合，也可以适当地选择、置换或者删除。
对本发明和实施方式进行总结如下。
本发明的化合物半导体场效应晶体管，其特征在于，包括：
在半导体层4上以在第一方向上延伸的方式形成的漏极电极11、131；
在上述半导体层4上以在上述第一方向上延伸的方式形成，并且相对于上述漏极电极11、131在与上述第一方向交叉的第二方向上隔开预先设定的间隔形成的源极电极12、132；
在上述第一方向上延伸，并且在俯视时形成于上述漏极电极11、131与上述源极电极12、132之间的栅极电极13、133；
具有与上述栅极电极13、133的上述第一方向上的两端部连接的相对部，并且在俯视时定义大致矩形的区域20、30、40的栅极电极连接配线15、85、105，该大致矩形的区域20、30、40包含上述栅极电极13、133的全部且具有长边和短边；
在上述半导体层4上以覆盖上述栅极电极13、133的方式形成的绝缘层8；和
形成在上述绝缘层8上，并且与上述栅极电极连接配线15、85、105连接的栅极电极焊盘17、87、107，
由上述漏极电极11、131和上述栅极电极13、133以及上述栅极电极连接配线15、85、105的一部分构成的栅极指14、84、104、124、134与上述源极电极12、132一起配置有多个，
具有包括多个上述栅极指14、84、104、124、134的栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b，
将上述栅极电极连接配线15、85、105和上述栅极电极焊盘17、87、107连接的上述栅极电极连接配线15、85、105中的连接部18、88、108位于上述大致矩形的上述区域20、30、40的上述长边侧。
根据上述结构的化合物半导体场效应晶体管，将上述栅极电极焊盘17、87、107和上述栅极电极连接配线15、85、105连接的上述栅极电极连接配线15、85、105中的连接部18、88、108位于上述大致矩形的上述区域20、30、40的上述长边侧，因此栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b中的信号的延迟减少，能够降低栅极电压的变动量，能够实现稳定的一致工作，能够充分地抑制嗡鸣和振动，另外，能够确保高的短路耐受量。
在一个实施方式中，
多个上述栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b中的各个栅极指组由上述栅极电极连接配线15、85、105包围，
在上述各个栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b中，将上述栅极电极连接配线15、85、105和上述栅极电极焊盘17、87、107连接的上述栅极电极连接配线15、85、105中的连接部18、88、108，位于属于上述栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b的上述栅极电极连接配线15、85、105中的上述长边侧的部分的中点。
根据上述实施方式，多个上述栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b中的各个栅极指组由上述栅极电极连接配线15、85、105包围，并且将上述栅极电极连接配线15、85、105和上述栅极电极焊盘17、87、107连接的上述栅极电极连接配线15、85、105中的连接部18、88、108，位于属于上述栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b的上述栅极电极连接配线15、85、105中的上述长边侧的部分的中点，因此，信号的延迟进一步减少，能够降低栅极电压的变动量，能够充分地抑制嗡鸣和振动，能够实现稳定的一致工作，另外，能够确保高的短路耐受量。
在一个实施方式中，
上述栅极指组104a、104b、104c的数量为3个，
相邻的位于属于上述栅极指组104a、104b、104c的上述栅极电极连接配线105中的上述长边侧的部分的中点的上述连接部108、108、108彼此，由2个第一栅极电极焊盘连接配线106、106连接，并且该2个第一栅极电极焊盘连接配线106、106彼此的连接点T1与栅极电极焊盘107连接。
根据上述实施方式，相邻的位于属于上述栅极指组104a、104b、104c的上述栅极电极连接配线105中的上述长边侧的部分的中点的上述连接部108、108、108彼此，由2个第一栅极电极焊盘连接配线106、106连接，并且该2个第一栅极电极焊盘连接配线106、106彼此的连接点T1与栅极电极焊盘107连接，因此，信号的延迟减少，能够降低栅极电压的变动量，能够充分地抑制嗡鸣和振动，能够实现稳定的一致工作，另外，能够确保高的短路耐受量。
在一个实施方式中，
上述栅极指组104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2的上述长边方向的数量为N个(N为自然数，N≥3)，
相邻的位于属于上述栅极指组104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2的上述栅极电极连接配线105中的上述长边侧的部分的中点的上述连接部108彼此，由(N-1)个第一栅极电极焊盘连接配线106连接，
这里，m为1～(N-2)的自然数，
相邻的(N-m)个第m栅极电极焊盘连接配线106的中点之间由(N-(m+1))个第(m+1)栅极电极焊盘连接配线116连接，
1个第(N-1)栅极电极焊盘连接配线116的中点与栅极电极焊盘107连接。
根据上述实施方式，由于相邻的(N-m)个第m栅极电极焊盘连接配线106的中点之间由(N-(m+1))个第(m+1)栅极电极焊盘连接配线116连接，1个第(N-1)栅极电极焊盘连接配线116的中点与栅极电极焊盘107连接，因此，信号的延迟进一步减少，能够降低栅极电压的变动量，能够充分地抑制嗡鸣和振动，能够实现稳定的一致工作，另外，能够确保高的短路耐受量。
在一个实施方式中，
上述栅极电极焊盘连接配线106、116与上述第一方向平行，
多个栅极指组124a-1、124b-1、124c-1、124a-2、124b-2、124c-2在上述第二方向上排列。
根据上述实施方式，由于能够将栅极指组124a-1、124b-1、124c-1、124a-2、124b-2、124c-2小模块化，能够抑制栅极指组124a-1、124b-1、124c-1、124a-2、124b-2、124c-2内的栅极电压变动，因此，能够充分地抑制嗡鸣和振动，能够实现稳定的工作，另外，能够确保高的短路耐受量。
在一个实施方式中，
上述栅极指14、84、104、124、134在上述第一方向上延伸的长度为2000um。
根据上述实施方式，由于栅极指长度为2000um以下，所以能够使工作稳定，能够抑制振动。
另外，根据本发明的另一方面，本发明的化合物半导体场效应晶体管的特征在于，包括：
在半导体层4上以在第一方向上延伸的方式形成的漏极电极11、131；
在上述半导体层4上以在上述第一方向上延伸的方式形成，并且相对于上述漏极电极11、131在与上述第一方向交叉的第二方向上隔开预先设定的间隔形成的源极电极12、132；
在上述第一方向上延伸，并且在俯视时形成于上述漏极电极11、131与上述源极电极12、132之间的栅极电极13、133；
具有将上述栅极电极13、133的上述第一方向的两端部连接的相对部，并且在俯视时定义大致矩形的区域20、30、40的栅极电极连接配线15、85、105，该大致矩形的区域20、30、40包含上述栅极电极13、133的全部且具有长边和短边；
在上述半导体层4上以覆盖上述栅极电极13、133的方式形成的绝缘层8；和
形成在上述绝缘层8上，并且与上述栅极电极连接配线15、85、105连接的栅极电极焊盘17、87、107，
由上述漏极电极11、131和上述栅极电极13、133以及上述栅极电极连接配线15、85、105的一部分构成的栅极指14、84、104、124、134与上述源极电极12、132一起配置有多个，
具有包括多个上述栅极指14、84、104、124、134的栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b，
将上述栅极电极连接配线105和上述栅极电极焊盘107连接的上述栅极电极连接配线105中的连接部148位于上述大致矩形的上述区域20、30、40的上述短边侧，
多个上述栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b中的各个栅极指组由上述栅极电极连接配线105包围，
在上述各栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b中，将上述栅极电极连接配线105和上述栅极电极焊盘107连接的上述栅极电极连接配线105中的连接部148、148，位于属于上述栅极指组14a、84a、84b、84c、104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2、134a、134b的上述栅极电极连接配线105中的上述短边侧的部分的中点，
相邻的位于属于上述栅极指组104a、104b、104c、124a-1、124b-1、124c-1、124a-2、124b-2、124c-2的上述栅极电极连接配线105中的上述短边侧的部分的中点的上述连接部148、148彼此，由栅极电极焊盘连接配线156连接，该栅极电极焊盘连接配线156的中点与栅极电极焊盘107直接或者间接地连接。
根据上述结构的化合物半导体场效应晶体管，即使将阶梯状配线配置在矩形区域的短边侧，位于上述栅极电极连接配线105中的上述短边侧的部分的中点的上述连接部148、148彼此由构成阶梯状配线的栅极电极焊盘连接配线156连接，该栅极电极焊盘连接配线156的中点与栅极电极焊盘107直接或者间接地连接，因此，信号的延迟也减少，能够降低栅极电压的变动量，能够充分地抑制嗡鸣和振动，能够实现稳定的一致工作，另外，能够确保高的短路耐受量。即，通过上述阶梯状配线，能够改善不一致的工作。
在一个实施方式中，
上述栅极电极焊盘连接配线156与上述第二方向平行，多个栅极指组124a-1、124b-1、124c-1、124a-2、124b-2、124c-2在上述第一方向上排列。
根据上述实施方式，能够将栅极指组124a-1、124b-1、124c-1、124a-2、124b-2、124c-2小模块化，能够抑制栅极指组124a-1、124b-1、124c-1、124a-2、124b-2、124c-2内的栅极电压变动，能够充分地抑制嗡鸣和振动，能够实现稳定的工作，另外，能够确保高的短路耐受量。
附图标记的说明
1 Si基板
2 缓冲层
3 GaN层
4 AlGaN层
5 GaN类层叠体
7 保护膜
8 层间绝缘膜
9 栅极绝缘膜
11、31、51、131 漏极电极
12、32、52、132 源极电极
13、33、53、133 栅极电极
14、54、64、124、134 栅极指
14a、64a、64b、64c、74a、74b、74c、84a、84b、84c、104a、104b、104c、114a、114b、114c、124a、124b、134a、134b 栅极指组
15、55、65、75、85、105 栅极电极连接配线
16、86、106、116、156 栅极电极焊盘连接配线
17、87、107 栅极电极焊盘
18、88、108、148 连接部
34 栅极漏极间电容
36a、36b 电源
56 每单位长度的栅极漏极间电容cgd
57 每单位长度的电阻rg
37、57 栅极端子
38、58 漏极端子
39、59 源极端子
331 漏极电阻
332 源极电阻
333、533 栅极电阻

Claims (7)

1.一种化合物半导体场效应晶体管，其特在在于，包括：
在半导体层上以在第一方向上延伸的方式形成的漏极电极；
在所述半导体层上以在所述第一方向上延伸的方式形成，并且相对于所述漏极电极在与所述第一方向交叉的第二方向上隔开预先设定的间隔形成的源极电极；
在所述第一方向上延伸，并且在俯视时形成于所述漏极电极与所述源极电极之间的栅极电极；
具有与所述栅极电极的所述第一方向上的两端部连接的相对部，并且在俯视时定义大致矩形的区域的栅极电极连接配线，该大致矩形的区域包括所述栅极电极的全部且具有长边和短边；
在所述半导体层上以覆盖所述栅极电极的方式形成的绝缘层；和
形成在所述绝缘层上，并且与所述栅极电极连接配线连接的栅极电极焊盘，
由所述漏极电极、所述栅极电极和所述栅极电极连接配线的一部分构成的栅极指与所述源极电极一起配置有多个，
具有包括多个所述栅极指的栅极指组，
将所述栅极电极连接配线和所述栅极电极焊盘连接的所述栅极电极连接配线中的连接部，位于所述大致矩形的所述区域的所述长边侧。
2.如权利要求1所述的化合物半导体场效应晶体管，其特征在于：
多个所述栅极指组中的各个栅极指组由所述栅极电极连接配线包围，
在所述各个栅极指组中，将所述栅极电极连接配线和所述栅极电极焊盘连接的所述栅极电极连接配线中的连接部，位于属于所述栅极指组的所述栅极电极连接配线中的所述长边侧的部分的中点。
3.如权利要求2所述的化合物半导体场效应晶体管，其特征在于：
所述栅极指组的所述长边方向的数量为N个，其中，N为自然数，N≥3，
相邻的位于属于所述栅极指组的所述栅极电极连接配线中的所述长边侧的部分的中点的所述连接部彼此，由(N-1)个第一栅极电极焊盘连接配线连接，
这里，设m为1～(N-2)的自然数，
相邻的(N-m)个第m栅极电极焊盘连接配线的中点之间由(N-(m+1))个第(m+1)栅极电极焊盘连接配线连接，
1个第(N-1)栅极电极焊盘连接配线的中点与栅极电极焊盘连接。
4.如权利要求3所述的化合物半导体场效应晶体管，其特征在于：
所述栅极电极焊盘连接配线与所述第一方向平行，
多个栅极指组在所述第二方向上排列。
5.如权利要求1～4中任一项所述的化合物半导体场效应晶体管，其特征在于：
所述栅极指在所述第一方向上延伸的长度为2000um以下。
6.一种化合物半导体场效应晶体管，其特征在于，包括：
在半导体层上以在第一方向上延伸的方式形成的漏极电极；
在所述半导体层上以在所述第一方向上延伸的方式形成，并且相对于所述漏极电极在与所述第一方向交叉的第二方向上隔开预先设定的间隔形成的源极电极；
在所述第一方向上延伸，并且在俯视时形成于所述漏极电极与所述源极电极之间的栅极电极；
具有与所述栅极电极的所述第一方向上的两端部连接的相对部，并且在俯视时定义大致矩形的区域的栅极电极连接配线，该大致矩形的区域包括所述栅极电极的全部且具有长边和短边；
在所述半导体层上以覆盖所述栅极电极的方式形成的绝缘层；和
形成在所述绝缘层上，并且与所述栅极电极连接配线连接的栅极电极焊盘，
由所述漏极电极、所述栅极电极和所述栅极电极连接配线的一部分构成的栅极指与所述源极电极一起配置有多个，
具有包括多个所述栅极指的栅极指组，
将所述栅极电极连接配线和所述栅极电极焊盘连接的所述栅极电极连接配线中的连接部，位于所述大致矩形的所述区域的所述短边侧，
多个所述栅极指组中的各个栅极指组由所述栅极电极连接配线包围，
在所述各个栅极指组中，将所述栅极电极连接配线和所述栅极电极焊盘连接的所述栅极电极连接配线中的连接部，位于属于所述栅极指组的所述栅极电极连接配线中的所述短边侧的部分的中点，
相邻的位于属于所述栅极指组的所述栅极电极连接配线中的所述短边侧的部分的中点的所述连接部彼此，由栅极电极焊盘连接配线连接，并且该栅极电极焊盘连接配线的中点与栅极电极焊盘直接或者间接地连接。
7.如权利要求6所述的化合物半导体场效应晶体管，其特征在于：
所述栅极电极焊盘连接配线与所述第二方向平行，
多个栅极指组在所述第一方向上排列。
CN201580050470.1A 2014-09-17 2015-06-10 化合物半导体场效应晶体管 Pending CN106796890A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-189112 2014-09-17
JP2014189112 2014-09-17
PCT/JP2015/066782 WO2016042861A1 (ja) 2014-09-17 2015-06-10 化合物半導体電界効果トランジスタ

Publications (1)

Publication Number Publication Date
CN106796890A true CN106796890A (zh) 2017-05-31

Family

ID=55532906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580050470.1A Pending CN106796890A (zh) 2014-09-17 2015-06-10 化合物半导体场效应晶体管

Country Status (4)

Country Link
US (1) US20170301766A1 (zh)
JP (1) JP6227154B2 (zh)
CN (1) CN106796890A (zh)
WO (1) WO2016042861A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111684603A (zh) * 2020-04-22 2020-09-18 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US10847445B2 (en) * 2016-03-31 2020-11-24 Skyworks Solutions, Inc. Non-symmetric body contacts for field-effect transistors
CN110168936B (zh) * 2016-11-24 2023-06-09 威电科技有限公司 晶体管单元
WO2018204622A1 (en) 2017-05-05 2018-11-08 Cree, Inc. High power mmic devices having bypassed gate transistors
DE102017110536B4 (de) * 2017-05-15 2022-06-30 Infineon Technologies Ag Halbleitervorrichtung mit breiter Bandlücke, die Gatefinger zwischen Bondpads enthält, und Halbleitermodul
US10510826B2 (en) 2017-06-28 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid decoupling capacitor and method forming same
US11574854B2 (en) * 2020-04-08 2023-02-07 National Research Council Of Canada Distributed inductance integrated field effect transistor structure
WO2023219046A1 (ja) * 2022-05-12 2023-11-16 ローム株式会社 窒化物半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091259A (zh) * 2004-12-28 2007-12-19 皇家飞利浦电子股份有限公司 具有条形沟道的半导体器件及制造该器件的方法
US20080149940A1 (en) * 2006-12-19 2008-06-26 Daisuke Shibata Nitride semiconductor device
US20140103537A1 (en) * 2011-06-24 2014-04-17 Panasonic Corporation Nitride semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107868A (ja) * 1983-11-16 1985-06-13 Fujitsu Ltd 半導体装置
JP3289464B2 (ja) * 1994-02-10 2002-06-04 日本電信電話株式会社 高周波高出力トランジスタ
JP2001093914A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 半導体能動素子及び半導体集積回路
US8385476B2 (en) * 2001-04-25 2013-02-26 Texas Instruments Incorporated Digital phase locked loop
US20120012908A1 (en) * 2009-03-30 2012-01-19 Koji Matsunaga Semiconductor device
JP2011091214A (ja) * 2009-10-22 2011-05-06 Panasonic Corp 電界効果型トランジスタ
WO2012043334A1 (ja) * 2010-10-01 2012-04-05 シャープ株式会社 窒化物半導体装置
JP5712231B2 (ja) * 2011-02-15 2015-05-07 シャープ株式会社 半導体装置
JP2012238808A (ja) * 2011-05-13 2012-12-06 Sharp Corp 電界効果トランジスタ
JP2012084915A (ja) * 2011-12-26 2012-04-26 Toshiba Corp 電界効果トランジスタ
JP5629736B2 (ja) * 2012-08-06 2014-11-26 シャープ株式会社 電界効果トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091259A (zh) * 2004-12-28 2007-12-19 皇家飞利浦电子股份有限公司 具有条形沟道的半导体器件及制造该器件的方法
US20080149940A1 (en) * 2006-12-19 2008-06-26 Daisuke Shibata Nitride semiconductor device
US20140103537A1 (en) * 2011-06-24 2014-04-17 Panasonic Corporation Nitride semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111684603A (zh) * 2020-04-22 2020-09-18 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法
US12009396B2 (en) 2020-04-22 2024-06-11 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device with multichannel heterostructure and manufacturing method thereof

Also Published As

Publication number Publication date
US20170301766A1 (en) 2017-10-19
JPWO2016042861A1 (ja) 2017-05-25
WO2016042861A1 (ja) 2016-03-24
JP6227154B2 (ja) 2017-11-08

Similar Documents

Publication Publication Date Title
CN106796890A (zh) 化合物半导体场效应晶体管
CN106057795B (zh) 高速接口保护装置
JP5548909B2 (ja) 窒化物系半導体装置
CN105321992B (zh) 包括场电极的半导体器件
US9691757B2 (en) Semiconductor device including transistors and diodes and a first line extending between the transistors and diodes
CN104979342B (zh) 具有静电放电保护结构的半导体器件
CN104347713B (zh) 具有集成栅极‑电阻器的功率mos晶体管
CN104704616B (zh) 场效应晶体管
CN104183484A (zh) 半导体装置
CN104347579A (zh) 半导体装置
EP3072154B1 (en) Electrostatic discharge protection circuits and structures and methods of manufacture
JP2015056457A (ja) 半導体装置
US20150084135A1 (en) Semiconductor device
CN104900699B (zh) 半导体装置
JP2019009308A (ja) 半導体装置
JP2014078570A (ja) 整流回路及び半導体装置
CN114188417A (zh) 用于抑制振荡的设备
CN106057800A (zh) 集成半导体器件
WO2019092872A1 (ja) ワイドギャップ半導体装置
US9601486B2 (en) ESD snapback based clamp for finFET
JP2017208556A (ja) 半導体装置
CN106373996B (zh) 半导体装置
CN103985706B (zh) 静电放电防护装置及其电子装置
US10924108B2 (en) Circuit arrangement with galvanic isolation between electronic circuits
CN111213241B (zh) 半导体器件、半导体设备及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531