CN106783864A - 具有横向耦合结构的非易失性存储单元、存储单元阵列 - Google Patents

具有横向耦合结构的非易失性存储单元、存储单元阵列 Download PDF

Info

Publication number
CN106783864A
CN106783864A CN201610161066.8A CN201610161066A CN106783864A CN 106783864 A CN106783864 A CN 106783864A CN 201610161066 A CN201610161066 A CN 201610161066A CN 106783864 A CN106783864 A CN 106783864A
Authority
CN
China
Prior art keywords
gate electrode
electrode layer
interface
volatile memory
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610161066.8A
Other languages
English (en)
Other versions
CN106783864B (zh
Inventor
朴圣根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106783864A publication Critical patent/CN106783864A/zh
Application granted granted Critical
Publication of CN106783864B publication Critical patent/CN106783864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存储单元包括：有源区，其沿第一方向延伸；选择栅电极层，其与有源区相交并沿第二方向延伸；浮栅电极层，其与有源区相交，并且沿第二方向延伸，其中浮栅电极层沿与选择栅电极层平行的方向延伸并与选择栅电极层间隔开；以及电介质层，其设置在选择栅电极层和浮栅电极层之间。选择栅电极层、电介质层和浮栅电极层大体上位于同一水平并一起形成横向耦合电容器，并且浮栅电极层的第一端部与有源区相重叠。

Description

具有横向耦合结构的非易失性存储单元、存储单元阵列
相关申请的交叉引用
本申请要求于2015年11月23日提交的序列号为10-2015-0163847的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的各个实施例涉及非易失性存储单元以及使用非易失性存储单元的存储单元阵列，尤其是涉及具有横向耦合结构的非易失性存储单元以及使用该非易失性存储单元的存储单元阵列。
背景技术
即使电源供给中断，非易失性存储器件仍留存存储数据。已经提出了能够被电编程和擦除的非易失性存储器件的各种结构。非易失性存储器件的典型单位存储单元采用叠栅结构。该结构包括：栅绝缘层，其也被称为隧道绝缘层；浮栅，其用于存储数据；中间栅极介电层；以及控制栅，其顺序地堆叠在半导体衬底上。近来，由于电子器件的尺寸减小和半导体器件制造技术进步，执行各种功能的各种半导体器件成为先进数字产品的关键部件。例如，将逻辑器件和存储器件包括于一个单一的半导体芯片内而形成片上系统(SOC)器件。因此，已需要一种用于嵌入SOC的嵌入式非易失性存储器件的制造技术。
为了制造嵌入式非易失性存储器件，在同一工艺步骤中制造逻辑器件和存储器件。逻辑器件，例如金属氧化物半导体(MOS)的逻辑器件，通常使用具有单一栅极结构的晶体管。因此，当采用叠栅结构的非易失性存储器件形成在具有逻辑器件的同一衬底上时，制造工艺变得非常复杂。为了解决这一问题，已经将具有单一栅极结构并且为非叠栅结构的单层多晶硅非易失性存储器件更广泛地用作嵌入式非易失性存储器件。即，可以容易地将用于制造逻辑器件的互补金属氧化物半导体(CMOS)工艺技术用于采用单层多晶硅非易失性存储器件的非易失性存储器件的制造。
发明内容
各个实施例涉及具有横向耦合结构的非易失性存储器件以及使用该非易失性存储器件的存储单元阵列。
根据一个实施例，非易失性存储单元包括：有源区，其沿第一方向延伸；选择栅电极层，其与有源区相交并沿第二方向延伸；浮栅电极层，其与有源区相交，并且沿第二方向延伸，其中浮栅电极层沿与选择栅电极层平行的方向延伸并与选择栅电极层间隔开；以及电介质层，其设置在选择栅电极层和浮栅电极层之间。选择栅电极层、电介质层和浮栅电极层大体上位于同一水平并一起形成横向耦合电容器，并且浮栅电极层的第一端部与有源区相重叠。
根据一个实施例，非易失性存储单元阵列具有排列成多个行和列的单元。每个单元包括：有源区，其沿第一方向延伸；选择栅电极层，其与有源区相交并沿第二方向延伸；浮栅电极层，其与有源区相交并沿第二方向延伸，其中浮栅电极层沿与选择栅电极层平行的方向延伸并与选择栅电极层间隔开；以及电介质层，其设置在选择栅电极层和浮栅电极层之间。选择栅电极层、电介质层和浮栅电极层大体上位于同一水平并一起形成横向耦合电容器，并且浮栅电极层的第一端部与有源区相重叠。
附图说明
通过考虑附图和所附的详细说明，本发明的各个实施例将是更加显而易见的，其中：
图1是根据一个示例性的实施例的非易失性存储单元的等效电路图。
图2是示出了根据一个示例性的实施例的非易失性存储单元的布局图。
图3是示出了沿图2的I-I'线截取的非易失性存储单元的截面图。
图4是示出了沿图2的II-II'线截取的非易失性存储单元的截面图。
图5是示出了在根据一个实施例的非易失性存储器件的编程操作中浮栅电极层内的电子分布图。
图6是示出了在根据一个实施例的非易失性存储设备的擦除操作中浮栅电极层内的电子分布图。
图7是示出了根据一个示例性的实施例的非易失性存储单元阵列的布局图。
具体实施方式
在实施例的以下描述中，将理解的是，术语“第一”和“第二”意图于区分元件，而不是用于限定仅仅元件本身或者意指特定的顺序。此外，当一个元件被称为位于另一个元件“上”、“之上”、“上面”、“下”、“之下”时，意图在于指相对位置关系，而不是用于限制下面特定的情况：该元件直接接触另一个元件，或者至少有一个中介元件位于其间。因此，在此使用的诸如“上”、“之上”、“上面”、“下”、“之下”、“下面”等等术语的目的在于描述特定的实施例，而不意图于限制本发明的范围。而且，当一个元件被称为与另一个元件“相连接”或“相耦合”时，该元件可以与另一元件电学上地或机械上地相连接或相耦合，或者可以通过替换位于其间的其它元件而形成连接关系或耦合关系。
图1是根据一个实施例的非易失性存储单元100的等效电路图。参考图1，非易失性存储单元100包括选择晶体管110和具有浮栅的存储晶体管120。
选择晶体管110包括耦合到字线WL的选择栅端子SG和耦合到源线SL的源极端子S1。存储晶体管120包括浮栅端子FG和耦合到位线BL的漏极端子D2。选择晶体管110的漏极端子D1和存储晶体管120的源极端子S2以串联的方式相互耦合。选择栅端子SG和浮栅端子FG通过耦合电容器CC相互耦合。
当将预定值的偏压通过字线WL施加于选择栅端子SG时，通过耦合电容器CC的耦合操作可以在浮栅端子FG内产生预定值的耦合偏压。耦合电容器CC包括选择晶体管110的选择栅电极层、电介质层和存储晶体管120的浮栅电极层，它们顺序地设置在横向方向上。即，浮栅端子FG内耦合偏压的产生是通过具有选择栅端子SG和电介质层的横向耦合结构而形成的。
图2是具有横向结构的非易失性存储单元100的一个实施例的布局图。图3是示出了沿图2的I-I'线截取的非易失性存储单元100的截面图。
参考图2和图3，沟槽器件绝缘层134设置在衬底132的上部。有源区136由沟槽器件绝缘层134限定。有源区136具有沿第一方向延伸的平面条带形状。具有第一导电性(例如P型)的阱区138设置在衬底132的上部。P型阱区138设置为围绕有源区136。当衬底132为P型半导体衬底时，可以不形成P型阱区138。
第一N+型结区141、第二N+型结区142和第三N+型结区143在有源区136的上部内相互间隔开。第一N+型结区141和第三N+型结区143设置在有源区136的两个边缘处。第二N+型结区142设置在第一N+型结区141和第三N+型结区143之间。第二N+型结区142通过第一沟道区145在第一方向上与第一N+型结区141间隔开。第二N+型结区142通过第二沟道区146在第一方向上与第三N+型结区143间隔开。
第一栅绝缘层151和选择栅电极层160与有源区136相交。即，第一栅绝缘层151和选择栅电极层160具有沿与第一方向相交的第二方向延伸的条带形的平面形状。
第一栅绝缘层151和选择栅电极层160重叠于第一沟道区145。第一沟道区145设置在第一栅绝缘层151之下。因此，第一沟道区145、第一栅绝缘层151和选择栅电极层160沿垂直方向排列。垂直方向与第一方向和第二方向均垂直。在一个实施例中，第一栅绝缘层151可以包括氧化层，而选择栅电极层160可以包括多晶硅层。
第二栅绝缘层152和浮栅电极层170与选择栅电极层160间隔开，并且与有源区136相交。正如第一栅绝缘层151和选择栅电极层160，第二栅绝缘层152和浮栅电极层170具有沿与第一方向相交的第二方向延伸的条带形的平面形状。第二栅绝缘层152和浮栅电极层170重叠于第二沟道区146。第二沟道区146设置在第二栅绝缘层152的下方。因此，第一沟道区145、第一栅绝缘层151和选择栅电极层160沿垂直方向排列。垂直方向与第一方向和第二方向均垂直。
在一个实施例中，第一栅绝缘层151可以包括氧化层。浮栅电极层170可以包括多晶硅层，并且处于绝缘状态而无直接的电耦合。浮栅电极层170可以是单层多晶硅层。选择栅电极层160和浮栅电极层170之间的距离沿第二方向可以大体上是相同的。
电介质层180在第二方向上设置在选择栅电极层160和浮栅电极层170之间。电介质层180与第二N+型结区142相重叠。选择栅电极层160、电介质层180和浮栅电极层170可以形成执行横向耦合操作的耦合电容器CC。
选择栅电极层160通过第一触点191耦合到字线WL。第一N+型结区141通过第二触点192耦合到源线SL。第三N+型结区143通过第三触点193耦合到位线BL。第二N+型结区142具有浮置状态。
第一N+型结区141、第二N+型结区142、第一沟道区145、第一栅绝缘层151和选择栅电极层160形成以上根据图1描述的选择晶体管110。第一N+型结区141和第二N+型结区142分别对应于选择晶体管110在图1的源极端子S1和在图1的漏极端子D1。
选择栅电极层160对应于选择晶体管110在图1的选择栅端子SG。第二N+型结区142、第三N+型结区143、第二沟道区146、第二栅绝缘层152和浮栅电极层170形成以上根据图1描述的存储晶体管120。第二N+型结区142和第三N+型结区143分别对应于存储晶体管120在图1的源极端子S2和在图1中的漏极端子D2。浮栅电极层170对应于存储晶体管120在图1的浮栅端子FG。
图4是示出了沿图2的II-II'线截取的非易失性存储单元100的截面图。在图4中相同的附图标记代表如图2和图3所示的相同的组件。
参考图4，浮栅电极层170具有分别对应于在第二方向上的两个边缘的第一端部170A和第二端部170B。在一个实施例中，如图所示，第一端部170A表示浮栅电极层170在第二方向上的右边缘部，而第二端部170B表示浮栅电极层170在第二方向上的左边缘部。然而，在另一个实施例中，浮栅电极层170的第一和第二端部170A和170B可以设置成相反方向。在根据实施例的非易失性存储单元100中，形成图1的存储晶体管120的第二沟道区146与浮栅电极层170的第一端部170A相重叠。
可以通过热电子注入方法执行以上根据图2至图4描述的非易失性存储单元100的编程操作。更具体地，将正的编程电压+Vpp施加于字线WL，将接地电压(例如0V)施加于源线SL和P型阱区138，以及将正的编程位线电压+Vpbl施加于位线BL。在一个实施例中，正的编程电压+Vpp可以约为6V至10V，例如大约8V。正的编程位线电压+Vpbl可以约为3V至5V，例如大约4V。
由于将正的编程电压+Vpp施加于字线WL，反型层形成在第一沟道区145，并且将施加于源线SL的接地电压传递到第二N+型结区142。此外，通过耦合电容器CC横向耦合到正的编程电压+Vpp的正的编程耦合电压+Vpc产生在浮栅电极层170。因为正的编程耦合电压+Vpc产生在浮栅电极层170，并且将接地电压和正的编程位线电压+Vpbl分别地施加于第二N+型结区142和第三N+型结区143，所以热电子产生在与第三N+型结区143邻接的第二沟道区146。
这些热电子由正的编程耦合电压+Vpc通过第二栅绝缘层152注入浮栅电极层170。由于电子注入浮栅电极层170，第二沟道区146的阈值电压变得高于编程操作之前。
图5是示出了在根据一个实施例的非易失性存储单元100的编程操作中浮栅电极层170内的电子分布图。图5所示的截面结构与图4所示的沿图2的II-II'线截取的截面结构相同。
如图5所示，在编程操作中注入浮栅电极层170的电子以不同的密度分布在浮栅电极层170内。更具体地，根据库仑定律，排斥力使注入浮栅电极层170的电子相互推动。由于这一现象，大多数电子分布在浮栅电极层170的第一端部170A和第二端部170B。因此，当第二沟道区146位于浮栅电极层170的第一端部170A和第二端部170B之间的中部时，影响第二沟道区146的阈值电压的电子的数量相对低。然而，在这个实施例中，第二沟道区146位于浮栅电极层170的第一端部170A之下。因此，影响第二沟道区146的阈值电压的电子的数量相对高，因而，增加了编程操作的效率并且减小了读操作所需的电压。
可以通过带间隧穿(BTBT)方法执行非易失性存储单元100的擦除操作。更具体地，将负的擦除电压-Vee施加于字线WL，将接地电压(例如0V)施加于源线SL和P型阱区138，以及将正的擦除位线电压+Vebl施加于位线BL。在一个实施例中，负的擦除电压-Vee可以约为-6V至-10V，例如大约-8V。正的擦除位线电压+Vebl可以约为5V至6V，例如大约5.5V。
由于将负的擦除电压-Vee施加于字线WL，通过耦合电容器CC横向耦合到负的擦除电压-Vee的负的擦除耦合电压-Vec产生在浮栅电极层170。因为负的擦除耦合电压-Vec产生在浮栅电极层170，并且将正的擦除位线电压+Vebl施加于第三N+型结区143，所以反型层不形成在第二沟道区146，并且在第二沟道区146和第三N+型结区143之间产生损耗。因此，能带弯曲变得比能隙更大。浮栅电极层170内的电子通过第二栅绝缘层152隧穿到第三N+型结区143。由于浮栅电极层170内的电子隧穿，第二沟道区146的阈值电压变得低于编程状态的阈值电压。
图6是示出了由非易失性存储单元100的擦除操作引起的浮栅电极层170内的空穴分布图。图6的截面结构与图4所示的沿图2的II-II'线截取的截面结构相同。
如图6所示，可以理解的是，在擦除操作中浮栅电极层170的电子隧穿与浮栅电极层170的空穴注入具有相同的效果。注入的空穴以不同的密度分布在浮栅电极层170内。更具体地，根据库仑定律，排斥力使注入浮栅电极层170的空穴相互推动。因此，大多数空穴分布在浮栅电极层170的第一端部170A和第二端部170B。因此，当第二沟道区146位于浮栅电极层170的第一端部170A和第二端部170B之间的中部时，影响第二沟道区146的阈值电压的空穴的数量相对低。然而，在这个实施例中，第二沟道区146位于浮栅电极层170的第一端部170A之下。因此，影响第二沟道区146的阈值电压的空穴的数量相对高，因而，增加了擦除操作的效率并且减小了读操作所需电压的大小。
图7是示出了根据一个实施例的非易失性存储单元阵列200的布局图。参考图7，非易失性存储单元阵列200具有包括两行和两列的矩阵形状。然而，这仅仅是一个实施例，而非易失性存储单元阵列200可以具有包括三或更多的行和列的矩阵形状。第一有源区236-1和第二有源区236-2设置为沿第一方向延伸。第一有源区236-1和第二有源区236-2在与第一方向相交的第二方向上相互间隔开。
在第一有源区236-1内，将单元排列而形成第一行。在第二有源区236-2内，将单元排列而形成第二行。第一选择栅电极层261和第二选择栅电极层262沿第二方向延伸。第一选择栅电极层261和第二选择栅电极层262在第一方向上相互间隔开并且相互面对面。第一选择栅电极层261和第二选择栅电极层262与第一有源区236-1和第二有源区236-2相交。第一选择栅电极层261共同地耦合到第一列内的单元。第二选择栅电极层262共同地耦合到第二列内的单元。
第一浮栅电极层271沿第二方向延伸，并且耦合到第一行和第一列内的单元。第一浮栅电极层271在第一方向上以预定的距离与第一选择栅电极层261间隔开。第一浮栅电极层271的第一端部271A与第一有源区236-1相重叠。
第二浮栅电极层272沿第二方向延伸，并且耦合到第一行和第二列内的单元。第二浮栅电极层272在第一方向上以预定的距离与第二选择栅电极层262间隔开。
第三浮栅电极层273沿第二方向延伸，并且耦合到第二行和第一列内的单元。第三浮栅电极层273在第一方向上以预定的距离与第一选择栅电极层261间隔开。第三浮栅电极层273的第一端部273A与第二有源区236-2相重叠。
第四浮栅电极层274沿第二方向延伸，并且耦合到第二行和第二列内的单元。第四浮栅电极层274在第一方向上以预定的距离与第二选择栅电极层262间隔开。第四浮栅电极层274的第一端部274A与第二有源区236-2相重叠。
第一有源区236-1包括第一N+型结区241-1、第二N+型结区242-1和244-1以及第三N+型结区243-1和245-1。第二有源区236-2包括第一N+型结区241-2、第二N+型结区242-2和244-2以及第三N+型结区243-2和245-2。第一N+型结区241-1设置在第一有源区236-1内且在第一选择栅电极层261和第二选择栅电极层262之间。第一N+型结区241-2设置在第二有源区236-2内且在第一选择栅电极层261和第二选择栅电极层262之间。
第二N+型结区242-1设置在第一有源区236-1内且在第一选择栅电极层261和第一浮栅电极层271之间。第二N+型结区244-1设置在第一有源区236-1内且在第二选择栅电极层262和第二浮栅电极层272之间。第二N+型结区242-2设置在第二有源区236-2内且在第一选择栅电极层261和第三浮栅电极层273之间。第二N+型结区244-2设置在第二有源区236-2内且在第二选择栅电极层262和第四浮栅电极层274之间。
第三N+型结区243-1设置在第一有源区236-1内且与第一浮栅电极层271邻接。第三N+型结区245-1设置在第一有源区236-1内且与第二浮栅电极层272邻接。第三N+型结区243-2设置在第二有源区236-2内且与第三浮栅电极层273邻接。第三N+型结区245-2设置在第二有源区236-2内且与第四浮栅电极层274邻接。
第一选择栅电极层261通过第一触点291-1耦合到第一字线WL1。第二选择栅电极层262通过第二触点291-2耦合到第二字线WL2。第一字线WL1共同地耦合到第一列内的单元。第二字线WL2共同地耦合到第二列内的单元。第一有源区236-1内的第一N+型结区241-1和第二有源区236-2内的第一N+型结区241-2分别地通过第三触点292-1和第四触点292-2共同地耦合到源线SL。源线SL可以共同地耦合到第一列和第二列内的单元。
在第一有源区236-1内的第三N+型结区243-1和245-1分别地通过第五触点293-1和第六触点294-1耦合到第一位线BL1。第一位线BL1共同地耦合到第一行内的单元。第三N+型结区243-2和245-2分别地通过第七触点293-2和第八触点294-2耦合到第二位线BL2。第二位线BL2共同地耦合到第二行内的单元。
尽管图中未示出，如上参考附图2所述，第一电介质层(图7中未示出)可设置在第一选择栅电极层261和第一浮栅电极层271之间。第一选择栅电极层261、第一电介质层和第一浮栅电极层271一起形成第一行和第一列的单元的横向结构的第一耦合电容器。
第二电介质层(图7中未示出)可设置在第二选择栅电极层262和第二浮栅电极层272之间。第二选择栅电极层262、第二电介质层和第二浮栅电极层272一起形成第一行和第二列的单元的横向结构的第二耦合电容器。
第三电介质层(图7中未示出)可设置在第一选择栅电极层261和第三浮栅电极层273之间。第一选择栅电极层261、第三电介质层和第三浮栅电极层273一起形成第二行和第一列的单元的横向结构的第三耦合电容器。
第四电介质层(图7中未示出)可设置在第二选择栅电极层262和第四浮栅电极层274之间。第二选择栅电极层262、第四电介质层和第四浮栅电极层274一起形成第二行和第二列的单元的横向结构的第四耦合电容器。
出于说明的目的，以上已经公开了本发明的实施例。本领域技术人员将领会的是，在不背离所附的权利要求所公开的本发明的范围和精神的情况下，可以进行各种修改、补充和替换。

Claims (20)

1.一种非易失性存储单元，包括：
有源区，其沿第一方向延伸；
选择栅电极层，其与有源区相交并沿第二方向延伸；
浮栅电极层，其与有源区相交，并且沿第二方向延伸，其中浮栅电极层沿与选择栅电极层平行的方向延伸并与选择栅电极层间隔开；以及
电介质层，其设置在选择栅电极层和浮栅电极层之间，
其中选择栅电极层、电介质层和浮栅电极层大体上位于同一水平并且一起形成横向耦合电容器，并且
其中浮栅电极层的第一端部与有源区相重叠。
2.如权利要求1所述的非易失性存储单元，还包括：
第一结区，其设置在有源区的第一端并与选择栅电极层邻接；
第二结区，其设置在有源区内并在选择栅电极层和浮栅电极层之间；以及
第三结区，其设置在有源区的第二端并与浮栅电极层邻接。
3.如权利要求2所述的非易失性存储单元，还包括：
第一触点，其将选择栅电极层耦合到字线；
第二触点，其将第一结区耦合到源线；以及
第三触点，其将第三结区耦合到位线。
4.如权利要求3所述的非易失性存储单元，
其中第二结区处于浮置状态。
5.如权利要求2所述的非易失性存储单元，
其中第一结区、第二结区和第三结区中的每一个具有N+型导电性。
6.如权利要求5所述的非易失性存储单元，还包括：
围绕有源区的阱区。
7.如权利要求6所述的非易失性存储单元，
其中阱区具有P型导电性。
8.如权利要求6所述的非易失性存储单元，还包括：
第一沟道区，其设置在阱区内并在第一结区和第二结区之间；以及
第二沟道区，其设置在阱区内并在第二结区和第三结区之间。
9.如权利要求8所述的非易失性存储单元，
其中浮栅电极层的第一端部在第二沟道区之上延伸。
10.如权利要求1所述的非易失性存储单元，
其中选择栅电极层和浮栅电极层之间的距离沿第二方向大体上是相同的。
11.一种具有排列成多个行和列的单元的非易失性存储单元阵列，每个单元包括：
有源区，其沿第一方向延伸；
选择栅电极层，其与有源区相交并沿第二方向延伸；
浮栅电极层，其与有源区相交并沿第二方向延伸，其中浮栅电极层沿与选择栅电极层平行的方向延伸并与选择栅电极层间隔开；以及
电介质层，其设置在选择栅电极层和浮栅电极层之间，
其中选择栅电极层、电介质层和浮栅电极层大体上位于同一水平并且一起形成横向耦合电容器，并且
其中浮栅电极层的第一端部与有源区相重叠。
12.如权利要求11所述的非易失性存储单元阵列，
其中将有源区耦合到沿多个行之一排列的单元。
13.如权利要求11所述的非易失性存储单元阵列，
其中将选择栅电极层耦合到沿多个列之一排列的单元。
14.如权利要求11所述的非易失性存储单元阵列，还包括：
第一结区，其设置在有源区内并与选择栅电极层邻接；
第二结区，其设置在有源区内并在选择栅电极层和浮栅电极层之间；以及
第三结区，其设置在有源区内并与浮栅电极层邻接。
15.如权利要求14所述的非易失性存储单元阵列，还包括：
第一触点，其将选择栅电极层耦合到字线；
第二触点，其将第一结区耦合到源线；以及
第三触点，其将第三结区耦合到位线。
16.如权利要求15所述的非易失性存储单元阵列，
其中第二结区处于浮置状态。
17.如权利要求14所述的非易失性存储单元阵列，
其中第一结区至第三结区中的每一个具有N+型导电性。
18.如权利要求14所述的非易失性存储单元阵列，还包括：
第一沟道区，其设置在阱区内并在第一结区和第二结区之间；以及
第二沟道区，其设置在阱区内并在第二结区和第三结区之间。
19.如权利要求18所述的非易失性存储单元阵列，
其中浮栅电极层的第一端部在第二沟道区之上延伸。
20.如权利要求11所述的非易失性存储单元，
其中选择栅电极层和浮栅电极层之间的距离沿第二方向大体上是相同的。
CN201610161066.8A 2015-11-23 2016-03-21 具有横向耦合结构的非易失性存储单元、存储单元阵列 Active CN106783864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0163847 2015-11-23
KR1020150163847A KR102373596B1 (ko) 2015-11-23 2015-11-23 수평적 커플링 구조를 갖는 불휘발성 메모리셀 및 이를 이용한 메모리 셀 어레이

Publications (2)

Publication Number Publication Date
CN106783864A true CN106783864A (zh) 2017-05-31
CN106783864B CN106783864B (zh) 2020-11-17

Family

ID=58772216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610161066.8A Active CN106783864B (zh) 2015-11-23 2016-03-21 具有横向耦合结构的非易失性存储单元、存储单元阵列

Country Status (4)

Country Link
US (1) US9627394B1 (zh)
KR (1) KR102373596B1 (zh)
CN (1) CN106783864B (zh)
TW (1) TWI691055B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190057A (zh) * 2018-02-23 2019-08-30 爱思开海力士系统集成电路有限公司 具有横向耦合结构和单层栅极的非易失性存储器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768373B (zh) * 2016-08-15 2022-05-10 华邦电子股份有限公司 存储元件及其制造方法
KR102385951B1 (ko) * 2018-02-23 2022-04-14 에스케이하이닉스 시스템아이씨 주식회사 프로그램 효율이 증대되는 원 타임 프로그래머블 메모리 및 그 제조방법
TWI696263B (zh) * 2019-05-16 2020-06-11 力晶積成電子製造股份有限公司 記憶體結構及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267127A1 (en) * 2008-04-25 2009-10-29 Weize Chen Single Poly NVM Devices and Arrays
JP2009267185A (ja) * 2008-04-28 2009-11-12 Sharp Corp 不揮発性半導体記憶装置
US20150214238A1 (en) * 2013-06-27 2015-07-30 Globalfoundries Singapore Pte. Ltd. Simple and cost-free mtp structure
CN105047666A (zh) * 2014-04-21 2015-11-11 爱思开海力士有限公司 非易失性存储器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026017A (en) * 1997-04-11 2000-02-15 Programmable Silicon Solutions Compact nonvolatile memory
TW546840B (en) * 2001-07-27 2003-08-11 Hitachi Ltd Non-volatile semiconductor memory device
JP2005175411A (ja) * 2003-12-12 2005-06-30 Genusion:Kk 半導体装置、及びその製造方法
KR20070074775A (ko) 2006-01-10 2007-07-18 삼성전자주식회사 화상형성장치
JP2007213703A (ja) * 2006-02-09 2007-08-23 Nec Electronics Corp 半導体記憶装置
JP4455621B2 (ja) 2007-07-17 2010-04-21 株式会社東芝 エージングデバイス
US8940604B2 (en) * 2012-03-05 2015-01-27 Stmicroelectronics (Rousset) Sas Nonvolatile memory comprising mini wells at a floating potential
US9312014B2 (en) 2013-04-01 2016-04-12 SK Hynix Inc. Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array
KR102166525B1 (ko) * 2014-04-18 2020-10-15 에스케이하이닉스 주식회사 단일층의 게이트를 갖는 불휘발성 메모리소자 및 그 동작방법과, 이를 이용한 메모리 셀어레이

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267127A1 (en) * 2008-04-25 2009-10-29 Weize Chen Single Poly NVM Devices and Arrays
JP2009267185A (ja) * 2008-04-28 2009-11-12 Sharp Corp 不揮発性半導体記憶装置
US20150214238A1 (en) * 2013-06-27 2015-07-30 Globalfoundries Singapore Pte. Ltd. Simple and cost-free mtp structure
CN105047666A (zh) * 2014-04-21 2015-11-11 爱思开海力士有限公司 非易失性存储器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190057A (zh) * 2018-02-23 2019-08-30 爱思开海力士系统集成电路有限公司 具有横向耦合结构和单层栅极的非易失性存储器件
CN110190057B (zh) * 2018-02-23 2023-09-12 爱思开海力士系统集成电路有限公司 具有横向耦合结构和单层栅极的非易失性存储器件

Also Published As

Publication number Publication date
TW201719866A (zh) 2017-06-01
TWI691055B (zh) 2020-04-11
US9627394B1 (en) 2017-04-18
KR20170059648A (ko) 2017-05-31
KR102373596B1 (ko) 2022-03-14
CN106783864B (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN109841629B (zh) 每位多单元的非易失性存储器单元
US9224743B2 (en) Nonvolatile memory device
US10410723B2 (en) Nonvolatile memory cells having lateral coupling structures and nonvolatile memory cell arrays including the same
CN101106134B (zh) 存储器晶胞、集成电路
TWI514518B (zh) 非揮發性記憶體結構及其製法
TW201810618A (zh) 具有輔助閘極之非揮發性記憶胞結構及其記憶體陣列
CN104995687A (zh) 低漏电流低阈值电压分离栅闪存单元操作
US9312014B2 (en) Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array
US11114450B2 (en) One-time programable memory device having enhanced program efficiency and method for fabricating the same
US9741729B2 (en) Nonvolatile memory cells, nonvolatile memory cell arrays including the same, and methods of fabricating the same
US20120063233A1 (en) EEPROM-based, data-oriented combo NVM design
US10608001B2 (en) Nonvolatile memory devices having a lateral coupling structure and a single layer gate
CN106783864A (zh) 具有横向耦合结构的非易失性存储单元、存储单元阵列
US9935117B2 (en) Single poly nonvolatile memory cells, arrays thereof, and methods of operating the same
TWI690937B (zh) 具有側向耦合結構的非揮發性記憶體單元及包含其之非揮發性記憶體單元陣列
CN101232025A (zh) 非易失性存储装置及其操作方法
US7869279B1 (en) EEPROM memory device and method of programming memory cell having N erase pocket and program and access transistors
US8213238B2 (en) Non-volatile memory device having separate transistors for program and erase operations and reading operation and driving method thereof
CN110021606B (zh) 单层多晶硅非挥发性内存单元
KR20140119578A (ko) 싱글 폴리형 이이피롬의 셀 구조, 셀 어레이, 및 그 동작방법
US11784230B2 (en) Non-volatile memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant