CN106783651A - 一种确定半导体器件失效位置的方法 - Google Patents

一种确定半导体器件失效位置的方法 Download PDF

Info

Publication number
CN106783651A
CN106783651A CN201510808522.9A CN201510808522A CN106783651A CN 106783651 A CN106783651 A CN 106783651A CN 201510808522 A CN201510808522 A CN 201510808522A CN 106783651 A CN106783651 A CN 106783651A
Authority
CN
China
Prior art keywords
target location
mark
section sample
analysis
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510808522.9A
Other languages
English (en)
Other versions
CN106783651B (zh
Inventor
李晓丽
王金成
孙威
王佳龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi CSMC Semiconductor Co Ltd
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201510808522.9A priority Critical patent/CN106783651B/zh
Publication of CN106783651A publication Critical patent/CN106783651A/zh
Application granted granted Critical
Publication of CN106783651B publication Critical patent/CN106783651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

本发明涉及一种确定半导体器件失效位置的方法，包括步骤S1：对所述半导体器件进行失效位置分析，以找到目标位置；步骤S2：在所述目标位置所在的平面上、在所述目标位置的周围制作若干第一标识，以标记所述目标位置；步骤S3：以所述第一标识为标记对所述目标位置进行定位，并在所述半导体器件中制备包含所述目标位置的切片样品，露出所述切片样品的底部，并且在露出的所述底部上制作第二标识，以在失效分析中定位所述目标位置；步骤S4：将包含所述目标位置和所述第二标识的切片样品从所述半导体器件中分离，以得到独立的切片样品；步骤S5：根据所述第二标识的位置确定所述目标位置，并对所述目标位置进行TEM分析。

Description

一种确定半导体器件失效位置的方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种确定半导体器件失效位置的方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。随着器件尺寸的不断缩小，给制造和设计等诸多方面带来很大挑战，器件的稳定性以及良率成为衡量半导体器件性能的一个重要因素。
在对器件的失效分析中，如果客户提供了失效分析地址或者通过可以EFA方法分析确定失效位置，可进行聚焦离子束(Focused Ion beam，FIB)切片进行分析，如果FIB切片未发现异常，需要进行透射电子显微镜(Transmission electron microscope，TEM)分析，在TEM样品制备完成后进行TEM分析时如何快速精准的找到失效位置至关重要。目前一般的方法是通过识别与目标位置相邻的上下层次的图形差别进行定位，这种方法不仅耗时效率低，而且如果对上下层次不熟悉可能会导致TEM样品分析过程中错误定位目标地址；或者记录目标在整个样品中的位置，比如左边数第5个孔，这种方法效率也低也会导致弄错目标位置。
现有技术中根据目标与相邻位置图形差异来定位目标位置，例如记录周围金属线的排列次序，并确定与目标地址相邻的两金属线的排列次序，将目标地址区域从待检样品上减薄并进行剥离，获得TEM样品，在观察所述TEM样品步骤中，通过目标地址相邻的两金属线的排列次序确定目标地址。
现有的方法效率低，容易找错目标；如果目标周围图形没有差异也不能使用，比如在密集孔区域，因此需要对目前实现位置的确定方法进行改进，以消除上述各种问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种确定半导体器件失效位置的方法，包括：
步骤S1：对所述半导体器件进行失效位置分析，以找到目标位置；
步骤S2：在所述目标位置所在的平面上、在所述目标位置的周围制作若干第一标识，以标记所述目标位置；
步骤S3：以所述第一标识为标记对所述目标位置进行定位，并在所述半导体器件中制备包含所述目标位置的切片样品，露出所述切片样品的底部，并且在露出的所述底部上制作第二标识，以在失效分析中定位所述目标位置；
步骤S4：将包含所述目标位置和所述第二标识的切片样品从所述半导体器件中分离，以得到独立的切片样品；
步骤S5：根据所述第二标识的位置确定所述目标位置，并对所述目标位置进行TEM分析。
可选地，在所述步骤S3中，所述第二标识位于所述目标位置的正下方。
可选地，在进行TEM分析时，先找到所述切片样品底部的所述第二标识，然后再向上移动对准所述切片样品的正上部，以定位所述目标位置。
可选地，在所述步骤S1中通过剥层后，选用数地址或定量点的方式确定所述目标位置。
可选地，在所述步骤S1中还进一步包括在确定所述目标位置之后进行聚焦离子束分析的步骤。
可选地，在所述步骤S2中，所述第一标识至少包括三个，即分别位于所述目标位置的左侧、右侧和在所述目标位置的上侧或/和下侧的第一标识。
可选地，在所述步骤S2中，所述第一标识与所述目标位置的距离为5-10um。
可选地，在所述步骤S2中，所述第一标识为长度3-5um，深度为0.5-1.5um的凹槽。
可选地，在所述步骤S3中，所述第二标识选用长度1-2um的凹槽。
可选地，所述第一标识和/或所述第二标识采用100pA的离子束制备。
本发明可以快速精准的定位TEM目标，TEM分析时，不需要记录图形位置，省时，高效。本发明的方法效率高，不会找错目标，而且还适用于目标周围图形没有差异的情况，比如在密集孔区域。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1d为本发明中所述确定半导体器件失效位置方法的过程示意图；
图2为本发明一具体实施例中确定半导体器件失效位置方法的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明为了解决现有技术中存在的问题，提供了一种确定半导体器件失效位置的方法，下面结合附图对本发明所述方法作进一步的说明，其中，图1a-1d为本发明中确定半导体器件失效位置方法的过程示意图。
本发明确定半导体器件失效位置的方法，包括：
步骤S1：对所述半导体器件进行失效位置分析，以找到目标位置；
步骤S2：在所述目标位置所在的平面上、在所述目标位置的周围制作若干第一标识，以标记所述目标位置；
步骤S3：以所述第一标识为标记对所述目标位置进行定位，并在所述半导体器件中制备包含所述目标位置的切片样品，露出所述切片样品的底部，并且在露出的所述底部上制作第二标识，以在失效分析中定位所述目标位置；
步骤S4：将包含所述目标位置和所述第二标识的切片样品从所述半导体器件中分离，以得到独立的切片样品；
步骤S5：根据所述第二标识的位置确定所述目标位置，并对所述目标位置进行TEM分析。
在所述步骤S1中，在失效分析中如果客户提供了失效分析地址或者通过EFA方法分析确定失效位置，通过FIB切片未发现异常，则需要进行TEM分析。
其中，在所述步骤S1中通过剥层，选用数地址或定量点的方式确定所述目标位置，如图1a所示，该图为俯视图，在所述器件的表面101上确定目标位置102。
在所述步骤S2中，为了制备TEM样品切片，需要准确的固定所述目标位置。在本发明中不再选用目标位置周围的图案作为参照，而是人为的制作若干第一标识103，用于作为定位所述目标位置的参照物。
其中，所述第一标识103的数目为若干个，并不局限于某一数值范围，其位置必须分布在所述目标位置的周围，以更加容易找到所述目标位置。例如在一实施例中所述第一标识至少包括三个，分别位于所述目标位置的左侧、右侧以及上侧或者下侧，如图1b所示。
需要说明的是，所述第一标识的位置仅仅是示例性的，例如可以包含若干第一标识，以形成圆形、正方形、规则的多边形等，并将所述目标位置固定在圆形、正方形、规则的多边形的中心位置，以便于确定，为了更加简便，可以选用如图1b所述的设置方法，在此不再一一列举。
其中，在所述步骤S2中，所述第一标识与所述目标位置的距离为5-10um，所述第一标识选用长度3-5um，深度为0.5-1.5um的凹槽，例如深度为1um的凹槽。
其中，所述第一标识采用100pA的离子束制备。
在所述步骤S3中，以所述第一标识为标记对所述目标位置进行定位，然后制备所述TEM的样品切片，并且在制备切片的过程中制作第二标识，其中，所述第二标识位于所述目标位置的正下方。在进行TEM分析时，先找到所述切片样品底部的第二标识，然后对准所述切片样品的正上部，便可以确定所述目标位置。
其中，在所述步骤S3中，所述第二标识选用长度1-2um的凹槽。所述第二标识采用100pA的离子束制备。
其中所述切片样的制备方法可以选用本领域常用的方法，并不局限于某一种，下面的方法仅仅为示例性的说明，例如所述制备方法可以包括：
选用较大的FIB束流用两个规则截面(regular cross section)的图案(pattern)依次将需要加工的TEM薄片的两侧掏空，如图1c所示，图案(pattern)的方向终止于保护层的边缘，并保持0.5～1um的距离。图案(pattern)的深度比感兴趣的样品深度多出约2um。
然后用较小的FIB束流和清洁截面(Cleaning cross section)的图案将预加工的TEM薄片加工至0.1～0.2um的厚度。加工完成后在SEM窗口可以观察到FIB加工形成的光滑截面。
然后在所述切片的底部制作第二标识，例如沿所述目标位置竖直向下，在目标位置的正下方制作所述第二标识，所述第二标识采用100pA的离子束制备。
然后样品台倾斜至0-7°，用FIB将薄片样品的底部和侧面切断，以便于后面进行原位提取。具体地，样品台倾斜至0-7°，FIB扫描旋转(scanrotation)180°，使TEM切片的FIB图像与SEM图像上下一致，左右对称。用几个矩形并行的模式拼接成一个“U”形的图案，通常用两个矩形重叠在底部以保证切断。在FIB窗口将薄片样品右侧切断，左侧局部悬挂；在SEM窗口中表现为样品左侧切断，右侧悬挂，以得到TEM切片样品。
在所述步骤S5中，首先找到所述第二标识的位置，然后根据所述第二标识的位置确定所述目标位置，并对所述目标位置进行TEM分析，以确定失效位置。例如找到所述切片样品底部的第二标识，然后对准所述切片样品的正上部，便可以确定所述目标位置。
至此，完成了本发明实施例的确定半导体器件失效位置方法的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种确定半导体器件失效位置的方法，包括：
步骤S1：对所述半导体器件进行失效位置分析，以找到目标位置；
步骤S2：在所述目标位置所在的平面上、在所述目标位置的周围制作若干第一标识，以标记所述目标位置；
步骤S3：以所述第一标识为标记对所述目标位置进行定位，并在所述半导体器件中制备包含所述目标位置的切片样品，露出所述切片样品的底部，并且在露出的所述底部上制作第二标识，以在失效分析中定位所述目标位置；
步骤S4：将包含所述目标位置和所述第二标识的切片样品从所述半导体器件中分离，以得到独立的切片样品；
步骤S5：根据所述第二标识的位置确定所述目标位置，并对所述目标位置进行TEM分析。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述第二标识位于所述目标位置的正下方。
3.根据权利要求2所述的方法，其特征在于，在进行TEM分析时，先找到所述切片样品底部的所述第二标识，然后再向上移动对准所述切片样品的正上部，以定位所述目标位置。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S1中通过剥层后，选用数地址或定量点的方式确定所述目标位置。
5.根据权利要求1所述的方法，其特征在于，在所述步骤S1中还进一步包括在确定所述目标位置之后进行聚焦离子束分析的步骤。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，所述第一标识至少包括三个，即分别位于所述目标位置的左侧、右侧和在所述目标位置的上侧或/和下侧的第一标识。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，所述第一标识与所述目标位置的距离为5-10um。
8.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，所述第一标识为长度3-5um，深度为0.5-1.5um的凹槽。
9.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述第二标识选用长度1-2um的凹槽。
10.根据权利要求1所述的方法，其特征在于，所述第一标识和/或所述第二标识采用100pA的离子束制备。
CN201510808522.9A 2015-11-19 2015-11-19 一种确定半导体器件失效位置的方法 Active CN106783651B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510808522.9A CN106783651B (zh) 2015-11-19 2015-11-19 一种确定半导体器件失效位置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510808522.9A CN106783651B (zh) 2015-11-19 2015-11-19 一种确定半导体器件失效位置的方法

Publications (2)

Publication Number Publication Date
CN106783651A true CN106783651A (zh) 2017-05-31
CN106783651B CN106783651B (zh) 2020-04-17

Family

ID=58885154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510808522.9A Active CN106783651B (zh) 2015-11-19 2015-11-19 一种确定半导体器件失效位置的方法

Country Status (1)

Country Link
CN (1) CN106783651B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108918552A (zh) * 2018-06-14 2018-11-30 上海华力微电子有限公司 一种失效分析定位方法
CN110690176A (zh) * 2019-10-14 2020-01-14 长江存储科技有限责任公司 目标晶粒的区分方法及封装芯片的失效分析方法
CN115931423A (zh) * 2023-03-14 2023-04-07 合肥晶合集成电路股份有限公司 一种半导体芯片的失效点位置的切片方法及切片装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045511A1 (en) * 2000-05-22 2001-11-29 Moore Thomas M. Method for sample separation and lift-out
CN103760177A (zh) * 2014-01-03 2014-04-30 武汉新芯集成电路制造有限公司 一种基于三维tem样品进行缺陷分析的方法
CN104777024A (zh) * 2015-04-23 2015-07-15 上海华力微电子有限公司 一种透射电镜样品的制备方法及定位方法
CN104865107A (zh) * 2014-02-20 2015-08-26 中芯国际集成电路制造(上海)有限公司 一种平面tem样品的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045511A1 (en) * 2000-05-22 2001-11-29 Moore Thomas M. Method for sample separation and lift-out
CN103760177A (zh) * 2014-01-03 2014-04-30 武汉新芯集成电路制造有限公司 一种基于三维tem样品进行缺陷分析的方法
CN104865107A (zh) * 2014-02-20 2015-08-26 中芯国际集成电路制造(上海)有限公司 一种平面tem样品的制备方法
CN104777024A (zh) * 2015-04-23 2015-07-15 上海华力微电子有限公司 一种透射电镜样品的制备方法及定位方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108918552A (zh) * 2018-06-14 2018-11-30 上海华力微电子有限公司 一种失效分析定位方法
CN110690176A (zh) * 2019-10-14 2020-01-14 长江存储科技有限责任公司 目标晶粒的区分方法及封装芯片的失效分析方法
CN110690176B (zh) * 2019-10-14 2022-01-11 长江存储科技有限责任公司 目标晶粒的区分方法及封装芯片的失效分析方法
CN115931423A (zh) * 2023-03-14 2023-04-07 合肥晶合集成电路股份有限公司 一种半导体芯片的失效点位置的切片方法及切片装置

Also Published As

Publication number Publication date
CN106783651B (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
CN104777024B (zh) 一种透射电镜样品的制备方法及定位方法
CN100499111C (zh) Mos电容测试结构及失效点定位方法
CN103808540B (zh) 透射电子显微镜样品的制作方法
CN103926264B (zh) 栅氧化层失效点的定位方法
CN106783651A (zh) 一种确定半导体器件失效位置的方法
JP5100419B2 (ja) 検査システム
JP2004349515A (ja) Ｓｅｍ式外観検査装置，レビュー装置、およびアライメント座標設定方法
CN104078343A (zh) 一种栅氧化层缺陷原貌的失效分析方法
CN104535885B (zh) 字线漏电点的定位方法
CN102410947A (zh) Tem样品的制备方法
CN101625302B (zh) 制备透射电子显微镜样品的方法
CN105046007B (zh) 一种集成电路芯片反向工程的定位方法
CN106706386A (zh) 透射电镜样品的制备方法及观测方法
US9318395B2 (en) Systems and methods for preparation of samples for sub-surface defect review
CN101470087A (zh) 使用聚焦离子束的透射电镜分析方法及透射电镜样本结构
CN104458371A (zh) 一种tem样品的制备方法
US8426810B2 (en) Method of planar imaging on semiconductor chips using focused ion beam
CN102456666B (zh) 数字坐标轴及栅氧化膜可靠性测试方法
JP2015004514A (ja) 基板内欠陥に対する解析方法
JPH10288585A (ja) 切断部を分析するための方法と装置
CN108231617B (zh) 缺陷分析
JP2007053249A (ja) 検査方法、検査装置および半導体装置の製造方法
JP4346537B2 (ja) 表面検査装置および表面検査方法
US8143076B2 (en) Manufacture of defect cards for semiconductor dies
JP2005051230A (ja) 半導体素子及びその半導体素子上の所定位置を探す方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

GR01 Patent grant
GR01 Patent grant