CN106776420A - 一种提升ddr信号传输质量的主板结构 - Google Patents

一种提升ddr信号传输质量的主板结构 Download PDF

Info

Publication number
CN106776420A
CN106776420A CN201610993076.8A CN201610993076A CN106776420A CN 106776420 A CN106776420 A CN 106776420A CN 201610993076 A CN201610993076 A CN 201610993076A CN 106776420 A CN106776420 A CN 106776420A
Authority
CN
China
Prior art keywords
signal transmission
ddr
cpu
transmission quality
main memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610993076.8A
Other languages
English (en)
Inventor
武宁
李永翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201610993076.8A priority Critical patent/CN106776420A/zh
Publication of CN106776420A publication Critical patent/CN106776420A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling

Abstract

本发明公开一种提升DDR信号传输质量的主板结构，涉及PCB板卡Layout布线优化设计领域，其主要包括CPU，所述CPU包含若干组内存通道，每组内存通道中包含两个DIMM Slot插槽，在服务器主板上DDR走线互连设计中，CPU和内存颗粒之间进行信号传输时，信号到所述两个DIMM Slot插槽分支走线长度作等长处理，来消弱减少信号反射影响。本发明减少了两DIMM插槽不连续点产生的信号反射对信号传输质量的影响，有效改善了信号传输波形质量，提高系统全载运行时的稳定性及对内存各型号的兼容性。

Description

一种提升DDR信号传输质量的主板结构
技术领域
本发明涉及PCB板卡Layout布线优化设计领域，具体的说是一种提升DDR信号传输质量的主板结构。
背景技术
服务器产品设计时，主板上DDR内存设计规格为一个CPU包含4组内存通道，每个内存通道包含2个DIMM Slot插槽。也就是说，当系统在重载运行时，此CPU可同时支持8个(4x2)DIMM内存。在DDR内存布线时，传统方式是采用菊花链(Daisy-chain)模式互连。DDR走线每个通道上2个DIMM Slot在采用菊花链模式互连，系统全载运行时，其每个通道上的两个串接DIMM Slot会因在PCB板上前后位置的不同差异，存在两个不连续点；则当CPU和DDR内存颗粒之间进行信号传输时，会因这两不连续点之间的信号反射，影响信号传输质量。
附图1为服务器产品中CPU内存接口配置拓扑图，如附图1所示，以此系统配置方式，其DDR每通道上可同时支持两个DIMM Slot插槽。这两个DIMM插槽，传统PCB互连设计，都是以附图2所示菊花链方式互连。而此互连模式下，当系统满配全载运行时，其信号会因两DIMM插槽之间位置上的前后差异，存在信号反射问题，使其信号传输波形发生ring back振铃现象，影响信号传输质量。
发明内容
本发明针对目前技术发展的需求和不足之处，提供一种提升DDR信号传输质量的主板结构。
本发明所述一种提升DDR信号传输质量的主板结构，解决上述技术问题采用的技术方案如下：所述一种提升DDR信号传输质量的主板结构，其主要包括CPU，所述CPU包含若干组内存通道，每组内存通道中包含两个DIMM Slot插槽，在服务器主板上DDR走线互连设计中，CPU和内存颗粒之间进行信号传输时，信号到所述两个DIMM Slot插槽分支走线长度作等长处理，来消弱减少信号反射影响，从而提升DDR信号传输质量。
优选的，所述主板结构上的CPU包含若四组内存通道。
优选的，所述每组内存通道中的两个DIMM Slot插槽的互连采用“T”Topology对称互连方式。
本发明所述一种提升DDR信号传输质量的主板结构与现有技术相比具有的有益效果是：本发明将每个DDR通道上的串接两个DIMM Slot插槽的走线互连方式由传统的菊花链模式改变成“T”Topology互连方式，通过对到两DIMM插槽分支走线长度作等长处理，减少两DIMM插槽不连续点产生的信号反射对信号传输质量的影响，有效改善了信号传输波形质量，提高系统全载运行时的稳定性及对内存各型号的兼容性。
附图说明
附图1为服务器产品中CPU内存接口配置拓扑图；
附图2为DDR走线菊花链串接拓扑互连方式；
附图3为DDR走线“T”Topology互连方式。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明所述一种提升DDR信号传输质量的主板结构进一步详细说明。
实施例：
本实施例所述提升DDR信号传输质量的主板结构，其主要包括CPU，所述CPU包含若干组内存通道，每组内存通道中包含两个DIMM Slot插槽，在服务器主板上DDR走线互连设计中，CPU和内存颗粒之间进行信号传输时，信号到所述两个DIMM Slot插槽分支走线长度作等长处理，来消弱减少信号反射影响，从而提升DDR信号传输质量。
该提升DDR信号传输质量的主板结构中，如附图3所示，所述主板结构上的CPU包含若四组内存通道；所述每组内存通道中的两个DIMM Slot插槽的互连采用“T”Topology对称互连方式，以此达到内存信号到这两个DIMM Slot插槽的分支走线长度一样；相比原来每个内存通道中两个DIMM Slot插槽采用菊花链模式进行连接，这两个插槽不连续点产生的信号反射，因信号传输时延相同，传输相位相反，其两不连续点引起的反射波形幅度相互抵消缩减，其信号时域波形的ring back振铃现象明显改善，提升了信号在系统全载运行时的传输质量。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。

Claims (3)

1.一种提升DDR信号传输质量的主板结构，其特征在于, 其主要包括CPU，所述CPU包含若干组内存通道，每组内存通道中包含两个DIMM Slot插槽，在服务器主板上DDR走线互连设计中，CPU和内存颗粒之间进行信号传输时，信号到所述两个DIMM Slot插槽分支走线长度作等长处理，来消弱减少信号反射影响。
2.根据权利要求1所述一种提升DDR信号传输质量的主板结构，其特征在于, 所述主板结构上的CPU包含若四组内存通道。
3.根据权利要求2所述一种提升DDR信号传输质量的主板结构，其特征在于，所述每组内存通道中的两个DIMM Slot插槽的互连采用“T”Topology对称互连方式。
CN201610993076.8A 2016-11-11 2016-11-11 一种提升ddr信号传输质量的主板结构 Pending CN106776420A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610993076.8A CN106776420A (zh) 2016-11-11 2016-11-11 一种提升ddr信号传输质量的主板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610993076.8A CN106776420A (zh) 2016-11-11 2016-11-11 一种提升ddr信号传输质量的主板结构

Publications (1)

Publication Number Publication Date
CN106776420A true CN106776420A (zh) 2017-05-31

Family

ID=58973627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610993076.8A Pending CN106776420A (zh) 2016-11-11 2016-11-11 一种提升ddr信号传输质量的主板结构

Country Status (1)

Country Link
CN (1) CN106776420A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1798470A (zh) * 2004-12-25 2006-07-05 鸿富锦精密工业（深圳）有限公司 T型传输线拓朴布线架构
US20060192282A1 (en) * 2005-02-25 2006-08-31 Motoo Suwa Semiconductor device
CN102243513A (zh) * 2010-05-10 2011-11-16 鸿富锦精密工业（深圳）有限公司 电脑主板
CN203179010U (zh) * 2013-04-17 2013-09-04 刘淑敏 存储装置
CN203588166U (zh) * 2013-11-26 2014-05-07 龙芯中科技术有限公司 内存条布线装置
CN103970950A (zh) * 2014-05-12 2014-08-06 浪潮电子信息产业股份有限公司 一种改善ddr信号质量的设计方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1798470A (zh) * 2004-12-25 2006-07-05 鸿富锦精密工业（深圳）有限公司 T型传输线拓朴布线架构
US20060192282A1 (en) * 2005-02-25 2006-08-31 Motoo Suwa Semiconductor device
CN102243513A (zh) * 2010-05-10 2011-11-16 鸿富锦精密工业（深圳）有限公司 电脑主板
CN203179010U (zh) * 2013-04-17 2013-09-04 刘淑敏 存储装置
CN203588166U (zh) * 2013-11-26 2014-05-07 龙芯中科技术有限公司 内存条布线装置
CN103970950A (zh) * 2014-05-12 2014-08-06 浪潮电子信息产业股份有限公司 一种改善ddr信号质量的设计方法

Similar Documents

Publication Publication Date Title
KR20060079001A (ko) 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
DE602004007402D1 (de) Effiziente verbindung zwischen modulen wechselbarer elektronischer schaltungskarten
CN203930612U (zh) 一种多功能pcie io转接板
CN206312134U (zh) 一种适用于多路服务器的转接装置
CN108009114A (zh) 一种优化ncsi时钟信号线等长的结构
TWI459867B (zh) 電子裝置
KR100909112B1 (ko) 온-핀 캐패시터들을 이용하는 고속 메모리 모듈
CN107112040A (zh) 用于更好信号质量的新颖高速信号路由拓扑
CN203054679U (zh) 一种pcb主板
US20150301977A1 (en) Distributed Termination for Flyby Memory Buses
CN206649375U (zh) 一种服务器时钟系统
CN106776420A (zh) 一种提升ddr信号传输质量的主板结构
WO2008121376A3 (en) Adjustable width strobe interface
US8031504B2 (en) Motherboard and memory device thereof
CN206790502U (zh) 一种高密度集成4口千兆网卡
CN107507637B (zh) 一种低功耗双列直插式存储器及其增强驱动方法
CN108614787A (zh) 一种ddr3基带板卡
CN206559716U (zh) 一种优化绕线信号质量的走线结构
CN208126383U (zh) 一种基于PowerPC T2080的COMe模块
CN203588166U (zh) 内存条布线装置
CN206805410U (zh) 一种应用在服务器上的pcie扩展板卡
CN209982807U (zh) 一种优化t拓扑ddr模块信号质量的pcb结构
CN210129000U (zh) 一种可替代HGX-2的PCIe测试板
CN207123835U (zh) 多功能接口集成盒
CN102799562A (zh) 一种功能可裁剪的微服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531