CN203179010U - 存储装置 - Google Patents

Abstract

本实用新型提供一种存储装置，该存储装置包括电路基板、内存控制器、总线及内存模块，其中内存控制器、总线及内存模块分别电性连接于电路基板。内存模块由两个以上内存插槽及两个以上挥发性内存组成，两个以上挥发性内存分别通过对应的内存插槽连接于同一条总线，并通过总线与内存控制器连接。其中，总线上具有一个以上的接点，并且每个接点分别连接两个内存插槽。连接到同一接点的两个内存插槽分别设置于电路基板的正面与背面上的对应位置，并且两个内存插槽与内存控制器之间的距离相等。借此，即使在存储装置中使用不具备ODT功能的内存，或是不开启内存内建的ODT功能，仍能够解决信号反射的问题。

Description

存储装置

技术领域

本实用新型有关一种存储装置，特别有关一种存储装置内部所使用的内存连接架构的改良。

背景技术

一般来说，在以挥发性内存(volatile memory)组成的存储装置中，挥发性内存通常都是以串接的形式连接在同一条总线上，因此在进行数据存取时，容易有信号反射(reflection)的问题产生。

如图1与图2所示，分别为现有技术的第一内存架构的方框图与第二内存架构的方框图。如图中所示，存储装置主要具有控制芯片11、总线12及两个以上挥发性内存13，其中该控制芯片11通过一条该总线12串接该两个以上挥发性内存13。如图1所示，当该控制芯片11存取第一个该挥发性内存13时，虽然其它的挥发性内存13没有被存取，但仍然会有微小电流21流至各该挥发性内存13。并且，当该总线12的长度越长(即该总线12上串接的该挥发性内存13的数量越多)时，其后方可容纳的该电流21就越大。

如此一来，如图2所示，因为后方的这些挥发性内存13并没有执行数据存取的动作，因此这些电流21会被反射回来，形成反射电流22，即为信号反射(reflection)的现象。而如上所述，当该总线12上串接的该挥发性内存13的数量越多时，其后方可容纳的该电流21就越大，因此反射回来的该反射电流22就越大。如此一来，这些反射电流22将会对原始的存取信息与数据产生干扰，甚至造成信号与数据的错误。

有鉴于上述问题，便有人提出内部终端电阻(On-Die Termination，ODT)的技术，以解决信号反射的问题。一般来说，要使用ODT技术，该挥发性内存13要内建有ODT脚位，这样该控制芯片11才能通过ODT脚位启动该挥发性内存13的ODT功能(如DDR3即内建有ODT功能)。ODT功能启动后，主要在该挥发性内存13中仿真产生一个具有特定电阻值的电阻器，借以，当该挥发性内存13收到该电流21时，会导向该电阻器，而不会反射回去并形成该反射电流22。

然而，当该挥发性内存13开启ODT功能时，该存储装置整体的功耗会增加，因此导致耗电量提高，并且整体的温度也会提高。经由本案申请人的实验发现，在室内温度23℃的状态下连续存取该挥发性内存13三十分钟，在ODT功能关闭的情况下，该挥发性内存13的平均温度为33℃。其中，读取该挥发性内存13的平均电流为1.1A，平均功率为1.65W；写入该挥发性内存13的平均电流为1.2A，平均功率为1.8W。相反地，在ODT功能启用的情况下，该挥发性内存13的平均温度为37.9℃。其中，读取该挥发性内存13的平均电流为1.2A，平均功率为1.8W；写入该挥发性内存13的平均电流为2.8A，平均功率为4.2W。

如上所述，虽然通过ODT功能可以有效解决信号反射(reflection)带来的问题，然而，开启ODT功能所伴随的高温及高耗电量，给本领域中的技术人员带来相当大的困扰。有鉴于此，如何通过ODT以外的技术解决现有的信号反射(reflection)问题，即为本领域中的技术人员所潜心研究的课题。

实用新型内容

有鉴于此，本实用新型的主要目的在于提供一种存储装置，能够借由改变内存的连接架构，解决因信号反射现象而使原始信号产生噪声或造成信号干扰的问题。

为达到上述目的，本实用新型提供了一种存储装置，该存储装置包含：电路基板，具有正面及背面，并且该电路基板上具有传输接口，所述存储装置通过该传输接口连接外部的计算机主板；内存控制器，设置于所述电路基板，并通过所述电路基板电性连接所述传输接口；总线，设置于所述电路基板，并通过所述电路基板电性连接所述内存控制器，该总线上具有一个以上的接点；内存模块，设置于所述电路基板，并通过所述电路基板电性连接所述总线，其中该内存模块由至少两个内存插槽及至少两个挥发性内存组成，所述至少两个挥发性内存分别通过对应的所述内存插槽连接于同一条所述总线；其中，所述总线上的每个所述接点分别连接两个所述内存插槽，并分别通过所述两个内存插槽存取对应的所述挥发性内存，其中连接到同一个所述接点的所述两个内存插槽，分别设置于所述电路基板的所述正面与所述背面上的对应位置，并且所述两个内存插槽与所述内存控制器之间的距离相等。

进一步地，所述至少两个内存插槽与所述至少两个挥发性内存的数量为双数。

进一步地，所述至少两个内存插槽的数量为八个，所述至少两个挥发性内存的数量为八个，所述总线具有至少四个所述接点，其中每个所述接点分别连接上、下两个所述内存插槽，并通过所述两个内存插槽分别存取上、下两个所述挥发性内存。

进一步地，所述传输接口为快捷外设互联标准(Peripheral ComponentInterconnect Express，PCI-E)传输接口、外部串行高技术配置(External SerialAdvance Technology Attachment，e-SATA)传输接口及通用串行总线3.0(Universal Serial Bus3.0，USB3.0)传输接口的其中一个。

进一步地，所述内存插槽为小外形双列内存模块(Small Outline Dual In-lineMemory Module，SO-DIMM)插口，所述挥发性内存为双倍数据率同步动态随机存取内存(Double Data Rate Synchronous Dynamic Random Access Memory，DDR SDRAM)。

进一步地，所述存储装置还包括电力提供单元，该电力提供单元设置于所述电路基板，并通过所述电路基板电性连接所述内存控制器及所述内存模块。

进一步地，所述电力提供单元为电池或电源线接头。

进一步地，所述存储装置还包括备份内存模块，该备份内存模块设置于所述电路基板上，并通过所述电路基板电性连接所述内存控制器，其中所述备份内存模块由两个以上非挥发性内存组成，所述内存控制器控制所述内存模块，以将所述至少两个挥发性内存内的数据备份存储至所述备份内存模块，并且控制所述备份内存模块，以将所述两个以上非挥发性内存内的备份数据回存至所述内存模块。

进一步地，所述两个以上非挥发性内存为闪存(Flash memory)。

进一步地，所述存储装置还包括：至少一个第二传输接口，该至少一个第二传输接口设置于所述电路基板，并通过所述电路基板电性连接所述内存控制器及所述内存模块；及备份存储装置，该备份存储装置电性连接所述第二传输接口，通过所述第二传输接口与所述内存控制器、所述内存模块及所述备份内存模块电性连接；其中，所述内存控制器控制所述内存模块或所述备份内存模块，以将所述内存模块或所述备份内存模块内部的数据备份存储至所述备份存储装置，并且控制所述备份存储装置，以将所述备份存储装置内部的备份数据回存至所述内存模块或所述备份内存模块。

进一步地，所述第二传输接口为串行高技术配置(SerialAdvance TechnologyAttachment，SATA)传输接口。

进一步地，所述备份存储装置由多个硬盘组成，所述第二传输接口的数量为两个以上，所述内存控制器借由所述两个以上第二传输接口，以独立磁盘冗余数组(Redundant Anray of Independent Disks，RAID)的方式将所述内存模块或所述备份内存模块内部的数据备份存储至所述备份存储装置。

与现有技术相比，本实用新型的所能达成的技术功效在于，在总线的同一个接点上设置两个上、下相对的内存插槽及挥发性内存，当产生信号反射(reflection)现象时，上方反射的电流绝大部分可与下方反射的电流互相抵消，并仅留下不会对存取信息产生干扰的微小电流。如此一来，即使在本实用新型的存储装置中使用不具备内部终端电阻(On-Die Termination，ODT)功能的内存，或是不开启内存内建的ODT功能，仍可解决信号反射的问题。并且，在不需使用ODT功能的情况下，本实用新型的存储装置可较相关技术的存储装置更为省电，并且有较低较稳定的工作温度。

另外，通过本实用新型的内存连接架构，可有效消除挥发性内存反射的电流，因此在同一条总线上可以连接更多组的挥发性内存，借此可有效提升存储装置所能负担的存储容量。

附图说明

图1为现有技术的第一内存架构的方框图；

图2为现有技术的第二内存架构的方框图；

图3为本实用新型的第一实施例的存储装置的配置示意图的正面；

图4为本实用新型的第一实施例的存储装置的配置示意图的背面；

图5为本实用新型的第一实施例的存储装置的设置示意图；

图6为本实用新型的第一实施例的存储装置的方框图；

图7为本实用新型的第一实施例的第一内存架构的方框图；

图8为本实用新型的第一实施例的第二内存架构的方框图；

图9为本实用新型的第二实施例的第一内存架构的方框图；

图10为本实用新型的第二实施例的第二内存架构的方框图；

图11为本实用新型的第三实施例的存储装置的方框图；

图12为本实用新型的第三实施例的存储装置的设置示意图。

附图标记说明

11控制芯片        12总线

13挥发性内存      21电流

22反射电流        3、5存储装置

31电路基板        311正面

312背面           32传输接口

33内存控制器      34内存模块

341内存插槽       3411第一内存插槽

3412第二内存插槽  3413第三内存插槽

3414第四内存插槽  342挥发性内存

3421第一内存      3422第二内存

3423第三内存      3424第四内存

35备份内存模块    351非挥发性内存

36电力提供单元    37总线

4计算机主机       41计算机主板

42PCI-E插槽       43连接端口

51第一传输接口    52第二传输接口

6备份存储装置     61内部传输线

7外部传输线       A、B、C、D接点

L、L1、L2距离

具体实施方式

为能够更加详尽的了解本实用新型的特点与技术内容，请参阅以下所述说明及附图，然而所附附图仅作为参考与说明用途，并非用于局限本实用新型。

请参阅图3至图6，分别为本实用新型的第一实施例的存储装置的配置示意图的正面、存储装置的配置示意图的背面、存储装置的设置示意图及存储装置的方框图。如图所示，本实用新型的存储装置3主要包括电路基板31、内存控制器33(下面将于说明书中简称为该控制器33)、内存模块34及总线(如图7所示的总线37)，其中该控制器33、该内存模块34及该总线37分别设置于该电路基板31上。该电路基板31上具有传输接口32，更具体而言，该传输接口32可为快捷外设互联标准(Peripheral Component Interconnect Express，PCI-E)传输接口，该存储装置3通过该传输接口32插接于外部的计算机主板41上的PCI-E插槽42，借以与该计算机主板41进行信号的传输。然而以上所述仅为较佳实施例，不应以此为限。

该控制器33通过该电路基板31电性连接该传输接口32，借以通过该传输接口32与该计算机主板41进行连通，进而接收该计算机主板41发出的控制指令，并且据此对该内存模块34进行存取动作。

该总线37通过该电路基板31电性连接该控制器33。该内存模块34通过该电路基板31电性连接该总线37，借以通过该总线37与该控制器33进行连通。换句话说，该存储装置3将该总线37作为该控制器33与该内存模块34之间的信号传输桥梁。并且值得一提的是，本实施例中，该存储装置3以一条的该总线37存取该内存模块34中的所有数据。

该内存模块34主要由至少两个内存插槽341与至少两个挥发性内存(volatile memory)342组成，本实施例中，该内存插槽341可例如为小外形双列内存模块(Small Outline Dual In-line Memory Module，SO-DIMM)插口，该挥发性内存342可例如为双倍数据率同步动态随机存取内存(Double Data RateSynchronous Dynamic Random Access Memory，DDR SDRAM)，并且较佳地可为DDR3内存。然而以上所述仅为本实用新型的较佳实例，不应以此为限。该内存插槽341设置于该电路基板31，并通过该电路基板31电性连接该总线37。该挥发性内存342插接于该内存插槽341中，借此，该挥发性内存342通过该内存插槽341接收该总线37带来的控制信号，并通过该内存插槽341将数据传送到该总线37中。

如图3和图4所示，该电路基板31具有正面311与背面312，该至少两个内存插槽341与该至少两个挥发性内存342可分别设置于该电路基板31上的该正面311与该背面312。其中，设置于该电路基板31的正面311上的该内存插槽341的数量与设置于该电路基板31的背面312上的该内存插槽341的数量相同。如图中所示，以两个该内存插槽341设置在该正面311上，两个该内存插槽341设置在该背面312上为例，但不加以限定。

更具体而言，在该正面311上的每个该内存插槽341，都具有一个对应的该内存插槽341设置在该背面312上的相对位置上。其中，该两个内存插槽341与该控制器33之间的距离相等，如图3与图4中所示，该正面311上的该内存插槽341与该控制器33之间的距离为L，而该背面312上与该正面311上的该内存插槽341相对应的另一内存插槽341与该控制器33之间的距离也为L，两者与该控制器33之间的距离相等。

该存储装置3还包括电力提供单元36，该电力提供单元36设置于该电路基板31上，并通过该电路基板31电性连接该控制器33与该内存模块34，借以提供该控制器33与该内存模块34运作所需的电力。本实施例中，该电力提供单元36主要以电池为例，来举例说明。在另一实施例中，该电力提供单元36也可为电源线接头，该存储装置3可通过该电源线接头连接外部的电源线，借以取得该存储装置3运作所需的电力，此处并不以上述实施例为限。

该存储装置3还包括备份内存模块35，该备份内存模块35设置于该电路基板31上，并通过该电路基板31电性连接该控制器33。该备份内存模块35主要由两个以上非挥发性内存(non-volatile memory)351组成，本实施例中，该两个以上非挥发性内存351主要可例如为闪存(Flash memory)，但并不加以限定。

本实用新型中，该存储装置3主要以该内存模块34中的这些挥发性内存342为主要的存储媒体。这些挥发性内存342的特性为：断电后数据即消失。换句话说，这些挥发性内存342的存取速度虽快，但是当该存储装置3断电之后，存储在这些挥发性内存342中的数据将会消失，如此将会造成使用者的不便。虽然这些非挥发性内存351的存取速度略慢于这些挥发性内存342，然而这些非挥发性内存351具有断电后数据仍然保存的特性。因此，本实用新型通过这些非挥发性内存351来作为备份的存储媒体，借以避免因为该存储装置3断电而造成这些挥发性内存342中的数据全部消失的问题。

本实用新型中，该存储装置3通过该传输接口32连接该计算机主板41，借以自该计算机主板41接收数据，并且经由该控制器33的控制，将数据写入这些挥发性内存342中。值得一提的是，这些挥发性内存342可为两个以上独立的存储空间，分别存储不同的数据；或者，这些挥发性内存342也可组成一个具有大容量存储空间的该内存模块34。以三十个该挥发性内存342为例，该控制器33可将该两个以上挥发性内存342视为三十个独立的存储空间(例如三十个硬盘)，或视为一个具有三十倍容量的存储空间(例如一个超大容量的硬盘)，但不加以限定。

如图6所示，该控制器33同时电性连接该内存模块34及该备份内存模块35。该控制器33主要将数据存储于该内存模块34中，并且该控制器33会于必要时(例如该存储装置3断电前)控制该内存模块34，将这些挥发性内存342内的数据备份存储至该备份内存模块35中，借此避免因断电而造成数据消失的问题。并且，该控制器33会于需要时(例如该存储装置3重新通电启动时)，控制该备份内存模块35，将这些非挥发性内存351内的备份数据回存至该内存模块34中，借以，通过这些挥发性内存342使使用者得到极快速的数据存取速度。

请同时参阅图7及图8，分别为第一实施例的第一内存架构的方框图及第二内存架构的方框图。本实用新型中，该控制器33主要通过一条的该总线37连接所有的该内存插槽341，并通过这些内存插槽341存取这些挥发性内存342。如图7与图8所示，该总线37上具有一个以上的接点，图中以接点A与接点B为例，但不加以限定。该总线37上的每个接点A、B分别用以连接上、下两个该内存插槽341，并分别通过该两个内存插槽341存取上、下两个对应的该挥发性内存342。其中，连接到同一个接点的该两个内存插槽341，分别设置于该电路基板31的该正面311与该背面312上的对应位置，并且该两个内存插槽341与该控制器33之间的距离相等。

以图7为例，第一内存插槽3411与第二内存插槽3412共同连接该总线37上的接点A，其中该第一内存插槽3411插接第一内存3421，该第二内存插槽3412插接第二内存3422。该第一内存插槽3411与该第二内存插槽3412分别设置在该电路基板31的该正面311与该背面312上的对应位置，并且该第一内存插槽3411与该控制器33之间的距离L1和该第二内存插槽3412与该控制器33之间的距离L1相等。

图7中还公开了第三内存插槽3413与第四内存插槽3414，该第三内存插槽3413与该第四内存插槽3414共同连接该总线37上的接点B，并且该第三内存插槽3413插接第三内存3423，该第四内存插槽3414插接第四内存3424。同样地，该第三内存插槽3413与该第四内存插槽3414分别设置在该电路基板31的该正面311与该背面312上的对应位置，并且该第三内存插槽3413与该控制器33之间的距离L2和该第四内存插槽3414与该控制器33之间的距离L2相等。

因此，如图7所示，当该控制器33存取该第一内存3421时，会有微小电流跑到该第二内存3422、该第三内存3423与该第四内存3424。但会因为该第二内存3422、该第三内存3423与该第四内存3424并未执行数据的存取动作，而将流过来的电流反射回去，即产生信号反射(reflection)现象。上述的信号反射现象为本领域中的公知常识，在此不再赘述。

而如图8所示，本实施例中，因为该接点B分别连接上、下两个内存插槽(即该第三内存插槽3413与该第四内存插槽3414)，并且该第三内存插槽3413至该控制器33之间的距离等于该第四内存插槽3414至该控制器33之间的距离，因此，该第三内存3423反射的电流恰好会与该第四内存3424反射的电流互相抵消。换句话说，该第三内存3423与该第四内存3424反射的电流并不会流回该控制器33；或上述两者的电流互相抵消后，仅会残留下极微小并且不会对信号产生干扰的电流，并流回该控制器33。

值得一提的是，本实用新型主要是借由这些挥发性内存342(及这些内存插槽341)的特殊连接架构，使该总线37的接点的上、下两个挥发性内存342反射的电流可以互相抵消。因此，本实用新型中，这些内存插槽341与这些挥发性内存342的数量主要以双数为主。

请同时参阅图9及图10，分别为本实用新型的第二实施例的第一内存架构的方框图及第二内存架构的方框图。上述图7与图8的实施例中，该内存插槽341与该挥发性内存342的数量主要以四个为例。而如图9及图10所示，在本实施例中，这些内存插槽341的数量较佳地可为八个，这些挥发性内存342的数量较佳地可为八个，并且该总线37较佳地可具有至少四个接点A、B、C、D。其中，该四个接点A、B、C、D分别连接上、下两组该内存插槽341，并通过该两个内存插槽341分别存取上、下两个对应的该挥发性内存342。

如图9与图10所示，当该控制器33存取该接点A上的其中一个挥发性内存342时，会有电流流至其他七个该挥发性内存342，然而当信号反射的现象发生时，该接点B的上、下两组挥发性内存342反射的电流恰可互相抵消；该接点C的上、下两组挥发性内存342反射的电流恰可互相抵消；该接点D的上、下两组挥发性内存342反射的电流恰可互相抵消。换句话说，绝大部分被反射的电流都可被抵消掉，即使仍有电流流回该控制器33，也仍然只会有极微小并且不会对信号造成干扰的电流流回该控制器33。因此，该控制器33发出的控制指令以及存取的数据，不会受到噪声的干扰而产生错误。

由上述说明可看出，通过本实用新型所公开的内存连接架构，这些挥发性内存342不需具备内部终端电阻(On-Die Termination，ODT)的功能。即使这些挥发性内存342内建有ODT的功能(例如DDR3即内建有ODT的功能)，其ODT功能也不需要被启用，该存储装置3同样能够克服信号反射(reflection)的问题。如此一来，该存储装置3的功耗不会增加，因而可比同构型的存储装置(需通过ODT功能来克服信号反射问题)省电。并且，因为该挥发性内存342不具备ODT功能或未启用ODT功能，因此该存储装置3的温度也可比同构型的存储装置低，因而使该存储装置3的工作温度能够更稳定。

请参阅图11及图12，分别为本实用新型的第三实施例的存储装置的方框图及存储装置的设置示意图。本实施例中公开了另一存储装置5，该存储装置5与上述图6中所示的该存储装置3的差别在于，除了图6中所示的组件外，该存储装置5还可包括第一传输接口51及至少一个第二传输接口52，该存储装置5可通过该第一传输接口51连接外部的该计算机主板41，并可通过该第二传输接口52连接备份存储装置6。该第二传输接口52设置于该电路基板31上，并通过该电路基板31电性连接该控制器33及该内存模块34，该备份存储装置6通过该第二传输接口52与该控制器33、该内存模块34及该备份内存模块35电性连接。

本实施例中，该第二传输接口52主要可为串行高技术配置(Serial AdvanceTechnology Attachment，SATA)传输接口，该存储装置5通过该第二传输接口52连接内部传输线61(例如可为SATA传输线)，并通过该内部传输线61电性连接该备份存储装置6。值得一提的是，该备份存储装置6中可包含至少一个硬盘(如磁头读取式硬盘或固态硬盘等)。该存储装置5通过该第二传输接口52连接该备份存储装置6，借以可将该内存模块34内部的数据备份存储至该备份存储装置6；另外，也可将该备份内存模块35内部的数据复制到该备份存储装置6中。如此，可有效地提升数据的备份空间。

另外，该备份存储装置6还可由多个硬盘共同组成，该第二传输接口52的数量可为两个以上(如图中以两个为例)。借以，该存储装置5须借由两个以上该第二传输接口52以独立磁盘冗余数组(Redundant Array of IndependentDisks，RAID)的方式，将该内存模块34内部的数据备份存储至该备份存储装置6中的多个硬盘；另外，该存储装置5也可以RAID的方式，将该备份内存模块35内部的数据复制到该备份存储装置6中。如此，可有效地提升数据的备份速度。其中，该备份存储装置6中的硬盘数量及该第二传输接口52的数量，可依实际所需而设定，不应加以限定。

如此一来，当该内存模块34和/或该备份内存模块35损坏，或存储空间不足时，即可通过该备份存储装置6进行数据备份，并且还可通过RAID的方式提升数据的备份速度。最后，再由该存储装置5视情况所需，通过该控制器33控制该备份存储装置6，以将内部的备份数据回存至该内存模块34或该备份内存模块35中。

值得一提的是，该备份存储装置6也可设定为独立的硬盘，仅通过该第一传输接口51及该第二传输接口52与该计算机主板41连接，以接收并传输数据。但此仅为本实用新型的另一实施例，并不加以限定。

在上述的实施例中，该存储装置3主要直接插置于该计算机主板41的该PCI-E插槽42上，换句话说，该存储装置3内建于该计算机主板41所属的计算机主机(例如图12所示的计算机主机4)中。然而如图12所示，为了使用者在使用上的便利性，该存储装置5可以外接式的形态来实现。在上述实施例中，该传输接口32和该第一传输接口51主要可分别以PCI-E传输接口与外部串行高技术配置(External Serial Advance Technology Attachment，e-SATA)传输接口或通用串行总线3.0(Universal Serial Bus3.0，USB3.0)传输接口来实现，但并不加以限定。如此一来，该存储装置3可通过该传输接口32与该计算机主板41上对应的PCI-E插槽42连接，借以与该计算机主输线或USB传机4建立连接。存储装置5可通过该第一传输接口51连接外部传输线7(例如e-SATA传输线等)，并通过该外部传输线7与该计算机主板41上对应的连接端口43连接，借以与该计算机主机4建立连接。

以上所述，仅为本实用新型的较佳实施例的具体说明，并非用以局限本实用新型的保护范围，其它任何等效变换均应属于本申请的权利要求范围。

Claims (12)

1.一种存储装置，其特征在于，该存储装置包含：

电路基板，具有正面及背面，并且该电路基板上具有传输接口，所述存储装置通过该传输接口连接外部的计算机主板；

内存控制器，设置于所述电路基板，并通过所述电路基板电性连接所述传输接口；

总线，设置于所述电路基板，并通过所述电路基板电性连接所述内存控制器，该总线上具有一个以上的接点；

内存模块，设置于所述电路基板，并通过所述电路基板电性连接所述总线，其中该内存模块由至少两个内存插槽及至少两个挥发性内存组成，所述至少两个挥发性内存分别通过对应的所述内存插槽连接于同一条所述总线；

其中，所述总线上的每个所述接点分别连接两个所述内存插槽，并分别通过所述两个内存插槽存取对应的所述挥发性内存，其中连接到同一个所述接点的所述两个内存插槽，分别设置于所述电路基板的所述正面与所述背面上的对应位置，并且所述两个内存插槽与所述内存控制器之间的距离相等。

2.如权利要求1所述的存储装置，其特征在于，所述至少两个内存插槽与所述至少两个挥发性内存的数量为双数。

3.如权利要求2所述的存储装置，其特征在于，所述至少两个内存插槽的数量为八个，所述至少两个挥发性内存的数量为八个，所述总线具有至少四个所述接点，其中每个所述接点分别连接上、下两个所述内存插槽，并通过所述两个内存插槽分别存取上、下两个所述挥发性内存。

4.如权利要求2所述的存储装置，其特征在于，所述传输接口为PCI-E传输接口、e-SATA传输接口及USB3.0传输接口的其中一个。

5.如权利要求2所述的存储装置，其特征在于，所述内存插槽为SO-DIMM插口，所述挥发性内存为DDR SDRAM。

6.如权利要求2所述的存储装置，其特征在于，该存储装置还包括电力提供单元，该电力提供单元设置于所述电路基板，并通过所述电路基板电性连接所述内存控制器及所述内存模块。

7.如权利要求6所述的存储装置，其特征在于，所述电力提供单元为电池或电源线接头。

8.如权利要求2所述的存储装置，其特征在于，该存储装置还包括备份内存模块，该备份内存模块设置于所述电路基板上，并通过所述电路基板电性连接所述内存控制器，其中所述备份内存模块由两个以上非挥发性内存组成，所述内存控制器控制所述内存模块，以将所述至少两个挥发性内存内的数据备份存储至所述备份内存模块，并且控制所述备份内存模块，以将所述两个以上非挥发性内存内的备份数据回存至所述内存模块。

9.如权利要求8所述的存储装置，其特征在于，所述两个以上非挥发性内存为闪存。

10.如权利要求8所述的存储装置，其特征在于，该存储装置还包括：至少一个第二传输接口，该至少一个第二传输接口设置于所述电路基板，并通过所述电路基板电性连接所述内存控制器及所述内存模块；及备份存储装置，该备份存储装置电性连接所述第二传输接口，通过所述第二传输接口与所述内存控制器、所述内存模块及所述备份内存模块电性连接；

其中，所述内存控制器控制所述内存模块或所述备份内存模块，以将所述内存模块或所述备份内存模块内部的数据备份存储至所述备份存储装置，并且控制所述备份存储装置，以将所述备份存储装置内部的备份数据回存至所述内存模块或所述备份内存模块。

11.如权利要求10所述的存储装置，其特征在于，所述第二传输接口为SATA传输接口。

12.如权利要求11所述的存储装置，其特征在于，所述备份存储装置由多个硬盘组成，所述第二传输接口的数量为两个以上，所述内存控制器借由所述两个以上第二传输接口，以RAID的方式将所述内存模块或所述备份内存模块内部的数据备份存储至所述备份存储装置。

Images