CN106776419A - 用于发射信号的具有可配置可变供电电压的接口电路 - Google Patents

用于发射信号的具有可配置可变供电电压的接口电路 Download PDF

Info

Publication number
CN106776419A
CN106776419A CN201610808363.7A CN201610808363A CN106776419A CN 106776419 A CN106776419 A CN 106776419A CN 201610808363 A CN201610808363 A CN 201610808363A CN 106776419 A CN106776419 A CN 106776419A
Authority
CN
China
Prior art keywords
coupled
circuit
signal
output
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610808363.7A
Other languages
English (en)
Other versions
CN106776419B (zh
Inventor
刘慜
高润鹤
查尔斯·清乐·吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN106776419A publication Critical patent/CN106776419A/zh
Application granted granted Critical
Publication of CN106776419B publication Critical patent/CN106776419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本申请案涉及一种用于发射信号的具有可配置可变供电电压的接口电路。一种接口电路包含预驱动器，所述预驱动器将单端信号转换为响应于供应到所述预驱动器的第一供电电压而具有第一电压摆幅的中间差分信号。输出驱动器经耦合以从所述预驱动器接收所述中间差分信号以将所述中间差分信号转换为输出差分信号，所述输出差分信号经耦合以由耦合到所述输出驱动器的负载接收。所述输出差分信号响应于供应到所述输出驱动器的第二供电电压而具有第二电压摆幅。内部调节器经耦合以接收可变供电电压以将所述第二电压供应到所述输出驱动器。所述第二供电电压是响应于偏置信号而产生。复制偏置电路经耦合以接收所述可变供电电压以产生所述偏置信号。

Description

用于发射信号的具有可配置可变供电电压的接口电路
技术领域
本发明大体来说涉及电路。更特定来说，本发明的实例涉及发射信号的接口电路。
背景技术
电子电路消耗电力来操作。当在电子电路元件之间通信时，电子信号通常是跨越耦合于电路元件之间的电导体而发射及接收。所述通信通常利用跨越电子电路的输入与输出电路之间的电导体发射及接收的电压及/或电流来实现。
存在设计者在设计需要与其它电路介接的电子电路时必须面对的折衷。在一些实例中，对于设计者来说，以下可能是要求：选择在比用于向电子电路的其它部件供应电力的正常供电电压低的电压下操作的接口电路以便实现跨越电子电路之间的通信接口的电力节省。然而，以比电子电路的其它部件低的电压给通信接口电路供电需要更复杂且昂贵电力管理以及大且昂贵的外部电容器。在其它实例中，对于设计者来说，以下可能是要求：选择以与电子电路的其它部件相同的供电电压给通信接口电路供电以实现较简单且较低成本电力管理，这消除了对外部电容器的需要。然而，当跨越电子电路之间的通信接口通信时，用于电子电路的发射及接收电路中的较高电压因此导致经增加电力消耗而不具有电力节省。
发明内容
在一个方面中，本申请案涉及一种用于发射信号的接口电路。所述接口电路包括：预驱动器，其经耦合以接收单端信号，其中所述预驱动器经耦合以将所述单端信号转换为中间差分信号，其中所述中间差分信号响应于供应到所述预驱动器的第一供电电压而具有第一电压摆幅；输出驱动器，其经耦合以从所述预驱动器接收所述中间差分信号，其中所述输出驱动器经耦合以将所述中间差分信号转换为输出差分信号，所述输出差分信号经耦合以由耦合到所述输出驱动器的负载接收，其中所述输出差分信号响应于供应到所述输出驱动器的第二供电电压而具有第二电压摆幅；内部调节器，其经耦合以接收可变供电电压以将所述第二电压供应到所述输出驱动器，其中所述第二供电电压是响应于偏置信号而产生；及复制偏置电路，其经耦合以接收所述可变供电电压以产生经耦合以由所述内部调节器接收的所述偏置信号。
在另一方面中，本申请案涉及一种将信号发射到接收电路的方法。所述方法包括：利用经耦合以由第一供电电压供应电力的预驱动器电路来将单端信号转换为中间差分信号；使电压发生变化以提供可变供电电压；利用经耦合以由所述可变供电电压供应电力的复制偏置电路来产生偏置信号；响应于所述偏置信号而使经耦合以接收所述可变供电电压的内部调节器电路偏置以产生第二供电电压；及利用经耦合以由所述第二供电电压供应电力的输出驱动器电路来响应于所述中间差分信号而产生输出差分信号，其中所述输出差分信号经耦合以由所述接收电路接收。
附图说明
参考以下各图描述本发明的非限制性及非穷尽性实例，其中贯穿各种视图，相似参考编号是指相似部件，除非另有规定。
图1是图解说明根据本发明的教示的用于发射信号的接口电路的一个实例的框图。
图2是图解说明根据本发明的教示的用于发射信号的接口电路的详细实例的示意图。
图3是图解说明根据本发明的教示的用于将信号发射到接收器的过程的一个实例的流程图。
贯穿图式的数个视图，对应参考字符指示对应组件。所属领域的技术人员将了解，各图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为帮助改进对本发明的各种实施例的理解，各图中的元件中的一些元件的尺寸可能相对于其它元件被放大。并且，通常不描绘在商业上可行的实施例中有用或必需的常见而众所周知的元件以便促进对本发明的这些各种实施例的较不受阻碍的观看。
具体实施方式
如将展示，揭示针对于使用可配置可变供电电压发射信号的接口电路的方法及设备。在以下说明中，陈述众多特定细节以便提供对本发明的透彻理解。在以下说明中，陈述众多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，本文中所描述的技术可在不具有所述特定细节中的一或多者的情况下实践或者可借助其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。
贯穿本说明书对“一个实施例”、“一实施例”、“一个实例”或“一实例”的提及意指结合实施例或实例所描述的特定特征、结构或特性包含于本发明的至少一个实施例或实例中。因此，贯穿本说明书的各个地方中出现的例如“在一个实施例中”或“在一个实例中”的短语未必全部指相同实施例或实例。此外，在一或多个实施例或实例中，可以任何适合方式来组合特定特征、结构或特性。下文是通过参考附图对在本发明的实例的说明中所使用的术语及元件的详细说明。
如将论述，根据本发明的教示，下文详细地描述使用可配置可变供电电压发射信号的接口电路的实例，这给电路设计者提供配置接口电路以实现电力节省或成本节省的灵活性。
为了图解说明，图1是图解说明根据本发明的教示的用于发射信号的接口电路100的一个实例的框图。如所描绘实例中所展示，接口电路100包含经耦合以接收数据输入信号DIN 102的预驱动器104。在一个实例中，数据输入信号DIN 102是可以单个导体上的电压信号表示的单端信号，如图所示。在实例中，预驱动器104经耦合以将单端信号数据输入信号DIN 102转换为预驱动器的差分对输出106及108处的中间差分信号，如图所示。在一个实例中，预驱动器104经耦合以由第一供电电压VDD 110供电以在产生预驱动器104的中间差分信号输出时产生跨越差分对输出106及108的第一电压摆幅。在一个实例中，第一供电电压VDD 110等于“正常”供电电压(例如1.2伏)，且跨越差分对输出106及108的第一电压摆幅介于从0伏到1.2伏的范围内。在其它实例中，应了解，第一供电电压VDD 110及第一电压摆幅可具有其它值且仍享有本发明的益处。在实例中，差分对输出106及108为互补输出，如以在输出108上有小圆圈且在输出106上无圆圈来表示。因此，当输出106上的信号为高时，输出108上的信号为低，且反之亦然。
输出驱动器112经耦合以从预驱动器104的差分对输出106及108接收中间差分信号。在实例中，输出驱动器112经耦合以将来自差分对输出106及108的中间差分信号转换为输出驱动器112的差分对输出DP 112及DN 114处的输出差分信号，所述输出差分信号经耦合以由外部接收器130接收，如图所示。在所描绘实例中，接收器130提供跨越差分对输出DP112及DN 114的外部负载RLOAD 132终端。在一个实例中，负载RLOAD 132提供100欧姆的电阻。在一个实例中，输出驱动器112经耦合以由第二供电电压VDDio 116供电以在产生输出驱动器112的输出差分信号输出时产生跨越差分对输出DP 112及DN 114的第二电压摆幅。在一个实例中，第二供电电压VDDio 116等于“较低”供电电压(例如0.4伏)，且跨越差分对输出DP 112及DN 114的第二电压摆幅介于从0.1伏到0.3伏的范围内。因此，第二供电电压VDDio 116小于第一供电电压VDD 110，且第二电压摆幅小于第一电压摆幅。在其它实例中，应了解，第二供电电压VDDio 116及第二电压摆幅可具有其它值且仍享有本发明的益处。在实例中，差分对输出DP 112及DN 114为互补输出，如以在输出DN 114上有小圆圈且在输出DP 112上无圆圈来表示。因此，当输出DP 112上的信号为高时，输出DN 114上的信号为低，且反之亦然。
如所描绘实例中所展示，内部调节器118经耦合以接收可变供电电压(LVDD)124以将第二电压VDDio 116供应到输出驱动器112。在一个实例中，内部调节器118调节第二供电电压VDDio 116，且可因此在产生第二供电电压VDDio 116时提供经改进电力供应抑制比(PSRR)。在一个实例中，内部调节器118经耦合以响应于偏置信号122而产生第二供电电压VDDio 116，所述偏置信号经耦合以从复制偏置电路120接收。在一个实例中，复制偏置电路120还如图所示经耦合以接收可变供电电压124以产生偏置信号122。
在所说明实例中，应了解，根据本发明的教示，可变供电电压124是用户可配置的，且因此给设计者提供在于电力节省或较简单电力管理之间进行选择时的灵活性。举例来说，在一个实例中，可变供电电压124可经配置为等于0.4伏，其由于是与(举例来说)1.2伏相比的较低电压而提供经增加电力节省。在另一实例中，可变供电电压124可经配置为等于与第一供电电压VDD 110相同的电压(例如1.2伏)，这因此实现较简单电力管理且减小由于可由不同电压引起的显著涌入电流而对外部电容器的需要。在又一实例中，根据本发明的教示，可变供电电压124可经配置为中间电压(例如0.6伏)，其仍可提供一些电力节省。
在一个实例中，应注意，如果可变供电电压124经配置为与第二供电电压VDDio116相同的电压(例如0.4伏)，那么用户响应于调节器旁路信号128而具有接通或闭合跨越内部调节器118耦合的调节器旁路开关126的选项以将可变供电电压124选择性地直接供应到输出驱动器112。在此实例中，具备复制偏置电路120的反馈环路因此被停用，且内部调节器118替代地用作小电阻器。
图2是图解说明根据本发明的教示的用于发射信号的接口电路200的详细实例的示意图。在所描绘实例中，应了解，图2的接口电路200可为图1的接口电路100的实例中的一者，且下文所提及的类似命名及编号的元件以类似于如上文所描述而耦合及起作用。
如所描绘实例中所说明，图2的接口电路200包含预驱动器204，所述预驱动器经耦合以将单端信号数据输入信号DIN 202转换为差分对互补输出206及208处的中间差分信号。输出驱动器212经耦合以从差分对输出206及208接收中间差分信号以将中间差分信号转换为输出驱动器212的差分对输出DP 212及DN 214处的输出差分信号，所述输出差分信号经耦合以由外部接收器230接收，如图所示。在所描绘实例中，接收器230提供跨越差分对输出DP 212及DN 214的外部负载RLOAD 232B终端。在一个实例中，负载RLOAD 232B提供100欧姆的电阻。在一个实例中，输出驱动器212经耦合以由第二供电电压VDDio 216供电以产生跨越互补差分对输出DP 212及DN 214的第二电压摆幅。
如所描绘实例中所展示，内部调节器218B经耦合以接收可变供电电压(LVDD)224以将第二电压VDDio 216供应到输出驱动器212。在一个实例中，内部调节器218B调节第二供电电压VDDio 216，且可因此在产生第二供电电压VDDio 216时提供经改进电力供应抑制比(PSRR)。在图2中所描绘的实例中，内部调节器218B为源极跟随器耦合晶体管，其包含控制端子，所述控制端子经耦合以从复制偏置电路220接收偏置信号222以产生第二供电电压VDDio 216，如图所示。在一个实例中，复制偏置电路220还经耦合以接收可变供电电压224(如图所示)以产生偏置信号222。
在所说明实例中，根据本发明的教示，供应到复制偏置电路220及内部调节器218B的可变供电电压224是用户可配置的，且因此给设计者提供在电力节省或较简单电力管理之间进行选择的灵活性。举例来说，在一个实例中，可变供电电压224可经配置为等于0.4伏，其由于是在与1.2伏相比时的较低电压而提供经增加电力节省。在另一实例中，可变供电电压224可经配置为等于可为与VDD相同的电压的1.2伏，且因此实现较简单总体电力管理且减小由于不同电压而对外部电容器的需要。在又一实例中，根据本发明的教示，可变供电电压224可经配置为中间电压(例如0.6伏)，这仍可提供一些电力节省。
在一个实例中，应注意，如果可变供电电压224经配置为与第二供电电压VDDio216相同的电压(例如0.4伏)，那么用户响应于调节器旁路信号228而具有接通或闭合跨越内部调节器218B耦合的调节器旁路开关226的选项以将可变供电电压224选择性地直接供应到输出驱动器212。在此实例中，具备复制偏置电路220的反馈环路因此被停用，且内部调节器218B替代地用作小电阻器。
在图2中所描绘的实例中，输出驱动器212包含第一及第二电路路径，第一及第二内部电流IP 252B及IN 252C分别被传导通过所述第一及第二电路路径以产生输出DP212及输出DN 214处的输出差分信号的第一及第二输出信号。在图2中所描绘的实例中，第一内部电流IP 252B被传导通过的第一电路路径包含晶体管234B、电阻器236B、外部电阻器RLOAD232B(在外部接收器电路230中)、电阻器238B及晶体管240B。第二内部电流IN 252C被传导通过的第二电路路径包含晶体管234C、电阻器236C、外部电阻器RLOAD 232B(在外部接收器电路230中)、电阻器238C及晶体管240C。
在操作中，预驱动器204的产生中间差分信号的第一互补输出206及第二互补输出208用于控制输出驱动器212的第一及第二电路路径的晶体管。举例来说，在所描绘实例中，预驱动器204的第一互补输出206经耦合以控制第一电路路径中的晶体管234B及晶体管240B。预驱动器204的第二互补输出208经耦合以控制第二电路路径中的晶体管234C及晶体管240C。由于预驱动器204的输出206及208为互补输出，因此应了解，一次仅第一内部电流IP 252B及第二内部电流IN 252C中的一者传导。
复制偏置电路220包含复制偏置电路路径，偏置电流IBIAS 252A被传导通过所述复制偏置电路路径以产生偏置信号222。在图2中所描绘的实例中，偏置电流IBIAS 252A被传导通过的复制偏置电路路径包含晶体管234A、电阻器236A、电阻器232A、电阻器238A及晶体管240A，如图所示。在实例中，晶体管234A及240A的控制端子经耦合以接收“接通”信号，使得晶体管234A及240A开关保持闭合且传导偏置电流IBIAS 252A。
在一个实例中，输出驱动器212的第一电路路径及第二电路路径以及复制偏置电路220的偏置电路路径全部为彼此的复制品，使得偏置电流IBIAS 252A在第一内部电流IP252B被传导时与第一内部电流IP 252B成比例，且使得偏置电流IBIAS 252A在第二内部电流IN 252C被传导时与第二内部电流IN 252C成比例。
举例来说，在一个实例中，偏置电流IBIAS 252A在第一内部电流IP 252B被传导时大致等于第一内部电流IP 252B，且偏置电流IBIAS 252A在第二内部电流IN 252C被传导时大致等于第二内部电流IN 252C。因此，晶体管234A、234B及234C为彼此的复制品。另外，晶体管240A、240B及240C也是彼此的复制品。类似地，电阻器236A、236B及236C具有大致相同电阻，且电阻器238A、238B及238C具有大致相同的电阻。此外，电阻器232A的电阻与接收器230的电阻RLOAD 232B大致相同。在一个实例中，RLOAD232B大致等于100欧姆。
在另一实例中，复制偏置电路220为输出驱动器212的经比例缩减版本以节省电力及大小。举例来说，在一个实例中，偏置电流IBIAS 252A经比例缩减为(例如)第一内部电流IP252B或第二内部电流IN 252C(在传导时)的25％。在此实例中，针对复制偏置电路220的0.25X比例缩减版本，晶体管234A及240A可分别为晶体管234B及234C以及晶体管240B及240C的大小的0.25倍。在实例中，电阻器236A可为电阻器236B及236C的值的四倍，电阻器238A可为电阻器238B及238C的值的四倍，且电阻器232A可为电阻RLOAD 232B的值的四倍。当然，应了解，用于复制偏置电路220的这些25％比例缩放因数实例是出于解释目的而提供，且在其它实例中，根据本发明的教示，复制偏置电路220可以其它因数经比例缩放。
如图2中所描绘的实例中所展示，复制偏置电路220还包含比较器242，所述比较器经耦合具有：第一输入(图解说明为图2中的比较器242的非反相输入)，其经耦合以接收参考电压VREF 244；及第二输入(图解说明为图2中的比较器242的反相输入)，其经耦合以从偏置电路路径接收反馈信号246，以在比较器242的输出处产生偏置信号222。在实例中，所述反馈信号是沿着偏置电路路径在电阻器236A与电阻器232A之间的端子处产生。在一个实例中，参考电压VREF 244等于(举例来说)0.3伏，其被与反馈信号246进行比较以产生偏置信号222。在其它实例中，应了解，根据本发明的教示，其它电压还可用于参考电压VREF 244且仍享有益处。
复制偏置电路220还包含耦合到偏置电路路径的晶体管218A，如图所示。在所描绘实例中，应了解，晶体管218A为源极跟随器耦合晶体管且为晶体管218B的复制品。如同内部调节器的晶体管218B，晶体管218A也经耦合以接收可变供电电压224。晶体管218A还包含经耦合以接收偏置信号222的控制端子。因此，在一个实例中，响应于偏置信号222而经传导通过晶体管218A与晶体管218B的电流大致彼此相等。在其中复制偏置电路220是输出驱动器212的经比例缩放版本的另一实例中，经传导通过晶体管218A与晶体管218B的电流对应地彼此成比例。应注意，在其中参考信号VREF 244等于0.3伏的一个实例中，根据本发明的教示，用于控制内部调节器的晶体管218B的偏置信号222提供等于大约0.4伏的第二供电电压VDDio 216，这导致通过输出端子DP 212及DN 214供应到接收器230的输出差分信号中的0.1伏到0.3伏的第二电压摆幅。
图3是图解说明根据本发明的教示的用于将信号发射到接收器的过程300的一个实例的流程图。在所描绘实例中，应了解，图3的过程300描述可利用图2的实例性接口电路200或图1的实例性接口电路100的过程，且下文所提及的类似命名及编号的元件以类似于如上文所描述而耦合及起作用。因此，下文还可出于解释目的而参考图1及/或图2中的元件。另外，应了解，在图3中发生的过程中的一些或所有过程的次序不应视为限制性的。相反，受益于本发明的所属领域的一般技术人员将理解，可以未图解说明的多种次序或甚至并行地执行所述过程中的一些过程。
在过程框354处，利用经耦合以由第一供电电压供应电力的预驱动器电路来将单端信号转换为中间差分信号。举例来说，如上文实例中所描述，预驱动器104或204可经耦合以接收待转换为输出106及108或者输出206及208处的中间差分信号的单端数据输入信号102或202。在过程框356处，使电压变化以提供可变供电电压。因此，可将可变供电电压124或224定制为多个不同电压(例如0.4伏、0.6伏、1.2伏等)中的一者。
在过程框358处，利用经耦合以由可变供电电压被供应电力的复制偏置电路来产生偏置信号。举例来说，可将复制偏置电路120或220耦合到可配置0.4伏或0.6伏、1.2伏等以产生偏置信号122或222。在过程框360处，利用偏置信号122或222来使以可配置0.4伏、0.6伏、1.2伏等供应的内部调节器电路偏置以产生第二供电电压。举例来说，利用偏置信号122或222来使内部调节器118或218B偏置以产生VDDio 116或216。
在过程框362处，利用经耦合以由第二供电电压被供应电力的输出驱动器电路来响应于中间差分信号而产生输出差分信号。举例来说，响应于来自输出106及108或者输出206及208的中间差分信号而在输出DP 112及DN 114或者输出DP 212及DN 214处产生输出差分信号。在过程框364处，由接收器电路接收输出差分信号。举例来说，接收器电路130或230经耦合以从输出驱动器112或212接收输出差分信号。
包含发明摘要中所描述内容的本发明的所说明实例的以上说明并不打算为穷尽性或限制于所揭示的精确形式。尽管出于说明性目的而在本文中描述本发明的特定实施例及实例，但可在不背离本发明的较宽广精神及范围的情况下做出各种等效修改。实际上，应了解，特定实例性电压、电流、频率、电力范围值、时间等是出于解释目的而提供且根据本发明的教示还可在其它实施例及实例中采用其它值。
鉴于上文详细说明，可对本发明的实例做出这些修改。所附权利要求书中使用的术语不应理解为将本发明限制于说明书及权利要求书中所揭示的特定实施例。相反，所述范围将完全由所附权利要求书来确定，权利要求书将根据权利要求解释的所确立原则来加以理解。因此，本说明书及各图应视为说明性的而非限制性的。

Claims (19)

1.一种用于发射信号的接口电路，其包括：
预驱动器，其经耦合以接收单端信号，其中所述预驱动器经耦合以将所述单端信号转换为中间差分信号，其中所述中间差分信号响应于供应到所述预驱动器的第一供电电压而具有第一电压摆幅；
输出驱动器，其经耦合以从所述预驱动器接收所述中间差分信号，其中所述输出驱动器经耦合以将所述中间差分信号转换为输出差分信号，所述输出差分信号经耦合以由耦合到所述输出驱动器的负载接收，其中所述输出差分信号响应于供应到所述输出驱动器的第二供电电压而具有第二电压摆幅；
内部调节器，其经耦合以接收可变供电电压以将所述第二电压供应到所述输出驱动器，其中所述第二供电电压是响应于偏置信号而产生；及
复制偏置电路，其经耦合以接收所述可变供电电压以产生经耦合以由所述内部调节器接收的所述偏置信号。
2.根据权利要求1所述的接口电路，其中所述输出驱动器包含第一及第二电路路径，第一及第二内部电流分别被传导通过所述第一及第二电路路径以产生所述输出差分信号的第一及第二输出信号，其中所述复制偏置电路包含偏置电路路径，偏置电流被传导通过所述偏置电路路径以产生所述偏置信号，其中所述第一电路路径、所述第二电路路径及所述偏置电路路径全部为彼此的复制品，使得所述偏置电流在所述第一内部电流被传导时与所述第一内部电流成比例，且使得所述偏置电流在所述第二内部电流被传导时与所述第二内部电流成比例。
3.根据权利要求2所述的接口电路，其中所述偏置电流在所述第一内部电流被传导时大致等于所述第一内部电流，且其中所述偏置电流在所述第二内部电流被传导时大致等于所述第二内部电流。
4.根据权利要求2所述的接口电路，其中所述复制偏置电路包括：
比较器，其经耦合具有经耦合以接收参考电压的第一输入及经耦合以从所述偏置电路路径接收反馈信号的第二输入，其中所述比较器具有经耦合以产生所述偏置信号的输出；及
第一晶体管，其耦合到偏置电路路径，其中所述第一晶体管包含经耦合以接收所述偏置信号的控制端子，其中所述第一晶体管经耦合以接收所述可变供电电压，其中所述偏置电流响应于所述偏置信号而被传导通过所述第一晶体管及所述偏置电路路径。
5.根据权利要求4所述的接口电路，其中所述内部调节器包括耦合到所述第一及第二电路路径的第二晶体管，其中所述第二晶体管经耦合以接收所述可变供电电压，其中所述第二晶体管包含控制端子，所述控制端子经耦合以接收所述偏置信号使得响应于所述偏置信号而产生供应到所述输出驱动器的所述第二电压。
6.根据权利要求5所述的接口电路，其中所述第一晶体管为源极跟随器耦合晶体管，且其中所述第二晶体管为源极跟随器耦合晶体管。
7.根据权利要求1所述的接口电路，其进一步包括跨越所述内部调节器耦合以将所述可变供电电压选择性地直接供应到所述输出驱动器的调节器旁路开关。
8.根据权利要求2所述的接口电路，其中所述第一电路路径、所述第二电路路径及所述偏置电路路径中的每一者包含：
第三晶体管；
第一电阻器，其耦合到所述第三晶体管；
第二电阻器，其耦合到所述第一电阻器；
第三电阻器，其耦合到所述第二电阻器；及
第四晶体管，其耦合到所述第三电阻器。
9.根据权利要求8所述的接口电路，其中所述第一及第二电路路径提供所述输出驱动器的第一及第二互补输出以产生经耦合以由所述负载接收的所述输出差分信号，其中所述第一及第二电路路径中的所述第二电阻器为所述负载的负载电阻，且其中所述偏置电路路径中的所述第二电阻器具有与所述负载的所述负载电阻成比例的电阻。
10.根据权利要求8所述的接口电路，其中所述预驱动器具有经耦合以产生所述中间差分信号的第一及第二互补输出，其中所述预驱动器的所述第一互补输出经耦合以控制所述第一电路路径中的所述第三及第四晶体管，且其中所述预驱动器的所述第二互补输出经耦合以控制所述第二电路路径中的所述第三及第四晶体管。
11.根据权利要求1所述的接口电路，其中所述输出差分信号的所述第二电压摆幅小于所述中间差分信号的所述第一电压摆幅。
12.根据权利要求1所述的接口电路，其中所述负载为经耦合以从所述输出驱动器接收所述输出差分信号的接收电路。
13.一种将信号发射到接收电路的方法，其包括：
利用经耦合以由第一供电电压供应电力的预驱动器电路来将单端信号转换为中间差分信号；
使电压发生变化以提供可变供电电压；
利用经耦合以由所述可变供电电压供应电力的复制偏置电路来产生偏置信号；
响应于所述偏置信号而使经耦合以接收所述可变供电电压的内部调节器电路偏置以产生第二供电电压；及
利用经耦合以由所述第二供电电压供应电力的输出驱动器电路来响应于所述中间差分信号而产生输出差分信号，其中所述输出差分信号经耦合以由所述接收电路接收。
14.根据权利要求13所述的方法，其进一步包括在所述可变供电电压等于所述第二供电电压的情况下绕过所述内部调节器电路。
15.根据权利要求13所述的方法，其中产生所述偏置信号包括：
将偏置电流传导通过包含于所述复制偏置电路中的偏置电路路径；
将参考电压与沿着所述偏置电路路径产生的反馈信号进行比较以产生所述偏置信号；及
响应于所述偏置信号而控制沿着所述偏置电路路径的第一晶体管以控制通过所述偏置电路路径的所述偏置电流。
16.根据权利要求15所述的方法，其中响应于所述偏置信号而控制沿着所述偏置电路路径的所述第一晶体管包括响应于所述偏置信号而控制沿着所述偏置电路路径的第一源极跟随器耦合晶体管，且
其中使所述内部调节器电路偏置包括响应于所述偏置信号而控制经耦合以接收所述可变供电电压的第二源极跟随器耦合晶体管以产生所述第二供电电压。
17.根据权利要求16所述的方法，其中所述预驱动器具有经耦合以产生所述中间差分信号的第一及第二互补输出，其中产生所述输出差分信号包括：
响应于所述预驱动器电路的所述第一互补输出而控制通过包含于所述输出驱动器电路中的第一电路路径的第一内部电流；
响应于所述预驱动器电路的所述第二互补输出而控制通过包含于所述输出驱动器电路中的第二电路路径的第二内部电流；及
在所述输出驱动器电路的第一及第二互补输出处产生所述输出差分信号，其中所述输出驱动器的所述第一互补输出是沿着所述第一电路路径产生，且其中所述输出驱动器的所述第二互补输出是沿着所述第二电路路径产生。
18.根据权利要求17所述的方法，其中所述第一电路路径、所述第二电路路径及所述偏置电路路径全部为彼此的复制品，使得所述偏置电流在所述第一内部电流响应于所述预驱动器电路的所述第一互补输出而被传导时与所述第一内部电流成比例，且使得所述偏置电流在所述第二内部电流响应于所述预驱动器电路的所述第二互补输出而被传导时与所述第二内部电流成比例。
19.根据权利要求18所述的方法，其中所述偏置电流在所述第一内部电流被传导时大致等于所述第一内部电流，且其中所述偏置电流在所述第二内部电流被传导时大致等于所述第二内部电流。
CN201610808363.7A 2015-11-24 2016-09-07 用于发射信号的具有可配置可变供电电压的接口电路 Active CN106776419B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/951,307 2015-11-24
US14/951,307 US9608633B1 (en) 2015-11-24 2015-11-24 Interface circuit with configurable variable supply voltage for transmitting signals

Publications (2)

Publication Number Publication Date
CN106776419A true CN106776419A (zh) 2017-05-31
CN106776419B CN106776419B (zh) 2018-07-10

Family

ID=58360134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610808363.7A Active CN106776419B (zh) 2015-11-24 2016-09-07 用于发射信号的具有可配置可变供电电压的接口电路

Country Status (3)

Country Link
US (1) US9608633B1 (zh)
CN (1) CN106776419B (zh)
TW (1) TWI612771B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111587458A (zh) * 2017-12-06 2020-08-25 美光科技公司 用于在半导体器件中提供偏置信号的装置和方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10812138B2 (en) 2018-08-20 2020-10-20 Rambus Inc. Pseudo-differential signaling for modified single-ended interface
TWI754226B (zh) * 2020-02-21 2022-02-01 連恩微電子有限公司 去強化電路及其驅動器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130557A (en) * 1999-04-26 2000-10-10 Ati Technologies, Inc. Three level pre-buffer voltage level shifting circuit and method
US6614283B1 (en) * 2002-04-19 2003-09-02 Lsi Logic Corporation Voltage level shifter
CN101904100A (zh) * 2007-12-17 2010-12-01 美商豪威科技股份有限公司 用于高速低电压共模驱动器的复制偏置电路
CN104756407A (zh) * 2012-10-23 2015-07-01 高通股份有限公司 用于使用堆叠式金属氧化物半导体(mos)晶体管来匹配传输线特性的方法和设备
CN102820859B (zh) * 2011-06-06 2015-09-02 全视科技有限公司 低共模驱动器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380797B1 (en) * 2000-10-25 2002-04-30 National Semiconductor Corporation High speed low voltage differential signal driver circuit having low sensitivity to fabrication process variation, noise, and operating temperature variation
US6924689B2 (en) * 2002-06-10 2005-08-02 Lsi Logic Corporation Level shifter reference generator
JP4421365B2 (ja) * 2004-04-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 レベル変換回路
US7205819B2 (en) * 2005-01-25 2007-04-17 Via Technologies, Inc. Zero-bias-power level shifting
US7397279B2 (en) * 2006-01-27 2008-07-08 Agere Systems Inc. Voltage level translator circuit with wide supply voltage range
US7965121B2 (en) * 2008-01-03 2011-06-21 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
US7999523B1 (en) * 2008-08-29 2011-08-16 Silicon Laboratories Inc. Driver with improved power supply rejection
TW201210198A (en) * 2010-08-31 2012-03-01 Novatek Microelectronics Corp Pre-driver and digital transmitter using the same
US8520348B2 (en) * 2011-12-22 2013-08-27 Lsi Corporation High-swing differential driver using low-voltage transistors
US9753479B2 (en) * 2012-08-01 2017-09-05 Qualcomm Incorporated Multi-standard, automatic impedance controlled driver with supply regulation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130557A (en) * 1999-04-26 2000-10-10 Ati Technologies, Inc. Three level pre-buffer voltage level shifting circuit and method
US6614283B1 (en) * 2002-04-19 2003-09-02 Lsi Logic Corporation Voltage level shifter
CN101904100A (zh) * 2007-12-17 2010-12-01 美商豪威科技股份有限公司 用于高速低电压共模驱动器的复制偏置电路
CN102820859B (zh) * 2011-06-06 2015-09-02 全视科技有限公司 低共模驱动器
CN104756407A (zh) * 2012-10-23 2015-07-01 高通股份有限公司 用于使用堆叠式金属氧化物半导体(mos)晶体管来匹配传输线特性的方法和设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111587458A (zh) * 2017-12-06 2020-08-25 美光科技公司 用于在半导体器件中提供偏置信号的装置和方法
CN111587458B (zh) * 2017-12-06 2024-04-12 美光科技公司 用于在半导体器件中提供偏置信号的装置和方法

Also Published As

Publication number Publication date
TWI612771B (zh) 2018-01-21
TW201725857A (zh) 2017-07-16
CN106776419B (zh) 2018-07-10
US9608633B1 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
CN106873690B (zh) 针对于接口电路的方法及设备
CN206258757U (zh) 电压调节器
US7679420B1 (en) Slew rate controlled level shifter with reduced quiescent current
CN101083464B (zh) 包括输出电路的半导体集成电路
TWI593232B (zh) 單端可建置式多模式驅動器
CN101465644B (zh) 输出驱动器电路
US9195245B2 (en) Output buffer circuit
US20120162189A1 (en) Driver circuit and video system
US20120092057A1 (en) Voltage-mode driver with controllable output swing
CN106776419A (zh) 用于发射信号的具有可配置可变供电电压的接口电路
WO2015103768A1 (en) Linear regulator with improved power supply ripple rejection
CN109818597A (zh) 迟滞比较器
CN107066416A (zh) 串行通信系统的驱动电路及驱动方法
CN102598510B (zh) 用于可缩放电源的高性能低压差分信号驱动器
JP2011004367A5 (zh)
JP2006042349A5 (zh)
CN106233618A (zh) 串联谐振振荡器
WO2012084616A2 (en) Active leakage consuming module for ldo regulator
US20170117888A1 (en) Voltage comparison circuit
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
US10727796B2 (en) Low-voltage differential signaling (LVDS) receiver circuit and a method of operating the LVDS receiver circuit
JP2010178094A (ja) 半導体集積回路装置
JP2009071778A (ja) Ｌｖｄｓドライバ回路
CN109067388B (zh) 一种cml结构输出驱动级电路
CN105048801A (zh) 一种电压转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant