CN106711024A - 一种在硅衬底上制备高电子迁移率场效应晶体管的方法 - Google Patents

一种在硅衬底上制备高电子迁移率场效应晶体管的方法 Download PDF

Info

Publication number
CN106711024A
CN106711024A CN201611257930.0A CN201611257930A CN106711024A CN 106711024 A CN106711024 A CN 106711024A CN 201611257930 A CN201611257930 A CN 201611257930A CN 106711024 A CN106711024 A CN 106711024A
Authority
CN
China
Prior art keywords
group
layer
cnt
merges
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611257930.0A
Other languages
English (en)
Other versions
CN106711024B (zh
Inventor
贾传宇
殷淑仪
张国义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino Nitride Semiconductor Co Ltd
Original Assignee
Sino Nitride Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino Nitride Semiconductor Co Ltd filed Critical Sino Nitride Semiconductor Co Ltd
Priority to CN201611257930.0A priority Critical patent/CN106711024B/zh
Publication of CN106711024A publication Critical patent/CN106711024A/zh
Application granted granted Critical
Publication of CN106711024B publication Critical patent/CN106711024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种在硅衬底上制备高电子迁移率场效应晶体管的方法,在Si衬底上生长AlN成核层、固定Al组分的AlyGa1‑yN应力释放层和GaN外延层,采用低压化学气相沉积法,铺设第一组碳纳米管,第一组碳纳米管排列方向平行于GaN外延层[1‑100]方向;生长AlyGa1‑yN合并层,铺设排列方向和第一组碳纳米管成45度夹角的第二组碳纳米管,接着再生长AlyGa1‑yN合并层,铺设排列方向和第一组碳纳米管成90度角的第三组碳纳米管,接着生长AlyGa1‑yN合并层,铺设排列方向和第一组碳纳米管成135度角的第四组碳纳米管,再生长AlyGa1‑yN合并层。本发明能获得无龟裂、高晶体质量的GaN外延层。

Description

一种在硅衬底上制备高电子迁移率场效应晶体管的方法
技术领域
本发明属于半导体技术领域,具体地说是一种在硅衬底上,尤其是在八英寸硅衬底上采用碳纳米管制备高电子迁移率场效应晶体管的方法。
背景技术
高电子迁移率场效应晶体管(HEMT),又称调制掺杂场效应晶体管(MODFET,modulation-doped field effect transistor),是一种以衬底材料与另一种宽带材料形成的异质界面的二维电子气导电的场效应晶体管(FET)。因其沟道中无杂质,基本上不存在电离杂质散射对电子运动的影响,因此电子迁移率更高而得名。HEMT的工作原理是通过控制删极电压的变化使源极、漏极之间的沟道电流产生相应的变化,从而达到放大信号的目的。其优点是具有高的频率和低的噪声特性。HEMT现已用于卫星电视、移动通信、军事通信和雷达系统的接收电路中。自1980年GaAs基HEMT研制成功以来,得到了很快的发展。GaAs基HEMT在射频、微波及毫米波低频段已得到广泛的应用。InP器件比GaAs HEMT有更高的工作频率和更低的噪声,用于毫米波高频段和亚毫米波频段。GaN HEMT器件的特点是耐高温、大功率,有着巨大的应用前景,特别是在10-40GHz占据优势地位。
AlGaN/GaN HEMT由于作为沟道层的GaN带隙宽度大(3.4eV)、击穿电压高(3.3MV/cm)、饱和电子速度大(2.8*107s-1)和二维电子气面密度高(1013cm2)等特性,导致GaN基HEMT的研究向更高工作频率、更大输出功率、更高工作温度和实用化方向发展。GaN基HEMT还可以用于高速开关集成电路和高压DC-DC变换器方面。AlGaN/GaN HEMT生长在半绝缘的(0001)Si面SiC或(0001)蓝宝石衬底上,在核化层后生长一层半绝缘的GaN(约2μm)沟道层,接着生长不掺杂的AlGaN隔离层,掺Si的AlGaN和不掺杂的AlGaN势垒层。二维电子气形成在沟道层/隔离层界面。Si衬底尺寸大、价廉可以降低外延生长成本。对比硬度大、导热差的绝热蓝宝石衬底,简化衬底减薄等加工工艺,降低器件制作工艺成本。
在Si上MOVPE(metalorganic vapor phase epitaxy,金属有机物气相外延)生长GaN的难点在于:GaN纤维锌矿结构的(0001)与金刚石结构的Si(111)衬底的晶格失配为20.4%,会产生大量的位错;GaN与Si之间的热失配高达56%,外延生长结束后的降温工程中,外延层将承受很大的张应力。由于外延层厚度远小于衬底厚度,所以在外延层中会产生微裂纹,严重影响GaN器件特性。Si衬底上直接生长GaN时,NH3容易与衬底Si发生反应而在衬底表面形成非晶态的SiN,影响GaN的生长质量。金属Ga与衬底Si之间也有很强的化学反应,会对衬底造成回溶,从而破坏界面的平整。在高温生长时,衬底中的Si会扩散至缓冲层表面,如果控制不当,将会影响GaN的生长模式,从而破坏晶体质量。此外由于Si是非极性半导体,在其上生长GaN、AlN或其他极性半导体时将会产生一些化合物极性相关的问题。
采用合适的缓冲层是解决Si衬底生长GaN时晶格失配、Si扩散和极性问题的有效手段,同时在一定程度上也可以缓解薄膜中的应力。为此人们尝试过许多方法,如AlAs、AlN、以及AlGaN/AlN等复合缓冲层。其中AlN结果最好,其主要优点是既可以和GaN在同一反应室进行生长,又可以避免高温生长时SiN的形成。根据其应力释放机理提出许多解决方法:
(1)缓冲层应力补偿法:通过缓冲层对上层GaN提供一个压应力来补偿热失配造成的张应力。如采用5个梯度的AlxGa1-xN(x=0.87、0.67、0.47、0.27和0.07)缓冲层,结果表明龟裂密度明显减少,且光学特性也有较大提高。
(2)插入层应力剪裁法:通过插入层来调节薄膜内部的应力状态,或阻挡由于热失配从衬底传入的张应力的传播。如超晶格插入层法:插入10个周期的AlN/GaN超晶格作插入层,生长GaN总厚度为2μm,随着超晶格插入层层数的增加,张应变减少。TEM显示位错密度随厚度变化而减小。
然而采用目前主流的插入层方法不能够完全消除应力,且存在缺陷密度大,翘曲等问题。况且降低GaN位错密度有效的常规ELOG(epitaxial lateral overgrowth,ELOG)技术难于应用到AlGaN上,因为Al原子在生长表面的迁移能力较差,AlGaN会在掩膜上沉积。
发明内容
本发明要解决的技术问题是提供一种在硅衬底上制备高电子迁移率场效应晶体管的方法,按照本方法,能够获得无龟裂、高晶体质量的GaN外延层,在此基础上制备AlGaN/GaN HEMT器件。
为了解决上述技术问题,本发明采取以下技术方案:
一种在硅衬底上制备高电子迁移率场效应晶体管的方法,包括以下步骤:
S1,在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长0.1~0.5微米厚的AlN成核层;
S2,在AlN成核层上,保持温度1050℃~1200℃下,反应室压力60torr-100torr,通入TMAl和TMGa作为III族源,NH3作为V族源,生长0.25~0.5微米厚的Al组分固定不变的AlyGa1-yN应力释放层,其中y的取值范围为20%~30%;
S3,在AlyGa1-yN应力释放层上,氢气气氛下,温度为1040℃~1200℃下,通入TMGa作为III族源,NH3作为V族源生长0.2~0.5微米厚的GaN外延层;
S4,采用低压化学气相沉积法在GaN外延层上生长四组碳纳米管,先铺设排列方向平行于GaN外延层[1-100]方向的第一组碳纳米管形成第一组碳纳米管掩膜,然后采用选区外延方法生长0.2微米厚的AlyGa1-yN合并层,在该AlyGa1-yN合并层上铺设排列方向和第一组碳纳米管成45度夹角第二组碳纳米管形成第二组碳纳米管掩膜,然后生长0.4微米厚的AlyGa1-yN合并层,在该AlyGa1-yN合并层上铺设排列方向和第一组碳纳米管成90度夹角的第三组碳纳米管形成第三组碳纳米管掩膜,然后生长0.4微米厚的AlyGa1-yN合并层,在该AlyGa1-yN合并层上铺设排列方向和第一组碳纳米管成135度夹角的第四组碳纳米管形成第四组碳纳米管掩膜,接着再生长0.5微米厚的AlyGa1-yN合并层,从而形成在GaN外延层不同厚度处分别插入四组成固定角度交叉排列的碳纳米管结构;
S5,在氢气气氛下,在1040℃~1200℃下,反应室压力75~100torr,通入TMGa作为III族源,NH3作为V族源生长1-1.5微米厚的GaN合并层;
S6,在氢气气氛下,在1050℃~1200℃下,通入TMGa、TMAl作为III族源,NH3作为V族源生长不掺杂的25nm厚的AlyGa1-yN势垒层。
所述步骤S4中,第一组碳纳米管上生长的AlyGa1-yN合并层、第二组碳纳米管上生长的AlyGa1-yN合并层、第三组碳纳米管上生长的AlyGa1-yN合并层和第四组碳纳米管上生长的AlyGa1-yN合并层中的Al组分阶梯式减小,AlyGa1-yN合并层的厚度阶梯式增加。
所述第一组碳纳米管上生长的AlyGa1-yN合并层为Al0.04Ga0.96N合并层,第二组碳纳米管上生长的AlyGa1-yN合并层为Al0.03Ga0.97N合并层,第三组碳纳米管上生长的AlyGa1-yN合并层为Al0.02Ga0.98N合并层,第四组碳纳米管上生长的AlyGa1-yN合并层为Al0.01Ga0.99N合并层。
所述碳纳米管在生长过程中,采用乙炔作为载气,同时采用Fe作为催化剂,生长得到碳纳米管,通过生长形成由平行排列的碳纳米管阵列构成的碳纳米管掩膜,碳纳米管陈列由若干根平行排列的碳纳米管组成,该碳纳米管相互聚集形成平行排列的若干捆簇结构,一个捆簇由若干平行排列的碳纳米管构成,相邻捆簇之间形成微米级生长窗口,捆簇内部平行排列的碳纳米管之间形成纳米级生长窗口。
所述碳纳米管的直径为10-100纳米,捆簇内相邻碳纳米管之间的间隔为10-1000纳米,相邻捆簇之间的间隔1-10微米。
所述步骤S1中生长AlN成核层时,具体包括:
先在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1000℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长5~15纳米厚的低温AlN成核层;
然后保持在氢气气氛下,温度1070℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,使5~15纳米厚的低温AlN成核层生长为0.1~0.5微米厚的AlN成核层。
所述步骤S6中的AlyGa1-yN势垒层为Al0.25Ga0.75N势垒层。
本发明通过在GaN外延层不同厚度处分别插入四组成固定角度交叉排列的碳纳米管结构,从而得到与GaN外延层[1-100]方向成不同角度的多组碳纳米管作为掩膜,在GaN外延层多个生长晶向上都起到侧向外延的效果,并且进一步降低了GaN外延层中的位错密度,从而可获得无龟裂、高晶体质量的AlGaN/GaN HEMT器件,不仅可以有效地解决至今技术尚且存在的应力及缺陷,有效缓解翘曲,而且可以有效提高热导效率。
附图说明
附图1为本发明制备方法制备得到的高电子迁移率场效应晶体管的方法的剖面示意图。
具体实施方式
为了便于本领域技术人员的理解,下面结合附图对本发明作进一步的描述。
本发明在硅底上生长制备,尤其是在八英寸硅衬底上生长制备,制备过程中,使用三甲基镓(TMGa)、三甲基铝(TMAl)作为III族源,氨气(NH3)作为V族源,硅烷(SiH4)作为n型掺杂源,二茂镁(Cp2Mg)作为p型掺杂源。
一种在硅衬底上制备高电子迁移率场效应晶体管的方法,包括以下步骤:
S1,在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长0.1~0.5微米厚的AlN成核层。
该步骤S1中,可拆分成两个阶段的生长,先在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1000℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长5~15纳米厚的低温AlN成核层;然后保持在氢气气氛下,温度1070℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,使5~15纳米厚的低温AlN成核层生长为0.1~0.5微米厚的AlN成核层。
S2,在AlN成核层上,保持温度1050℃~1200℃下,反应室压力60torr-100torr,通入TMAl和TMGa作为III族源,NH3作为V族源,生长0.25~0.5微米厚的Al组分固定不变的AlyGa1-yN应力释放层,其中y的取值范围为20%~30%。
S3,在AlyGa1-yN应力释放层上,氢气气氛下,温度为1040℃~1200℃下,通入TMGa作为III族源,NH3作为V族源生长0.2~0.5微米厚的GaN外延层。
S4,采用低压化学气相沉积法在GaN外延层上生长四组碳纳米管,先铺设排列方向平行于GaN外延层[1-100]方向的第一组碳纳米管形成第一组碳纳米管掩膜,然后采用选区外延方法生长0.2微米厚的AlyGa1-yN合并层,在该AlyGa1-yN合并层上铺设排列方向和第一组碳纳米管成45度夹角第二组碳纳米管形成第二组碳纳米管掩膜,然后生长0.4微米厚的AlyGa1-yN合并层,在该AlyGa1-yN合并层上铺设排列方向和第一组碳纳米管成90度夹角的第三组碳纳米管形成第三组碳纳米管掩膜,然后生长0.4微米厚的AlyGa1-yN合并层,在该AlyGa1-yN合并层上铺设排列方向和第一组碳纳米管成135度夹角的第四组碳纳米管形成第四组碳纳米管掩膜,接着再生长0.5微米厚的AlyGa1-yN合并层,从而形成在GaN外延层不同厚度处分别插入四组成固定角度交叉排列的碳纳米管结构。
S5,在氢气气氛下,在1040℃~1200℃下,反应室压力75~100torr,通入TMGa作为III族源,NH3作为V族源生长1-1.5微米厚的GaN合并层。
S6,在氢气气氛下,在1050℃~1200℃下,通入TMGa、TMAl作为III族源,NH3作为V族源生长不掺杂的25nm厚的Al0.25Ga0.75N势垒层。
其中,第一组碳纳米管上生长的AlyGa1-yN合并层、第二组碳纳米管上生长的AlyGa1-yN合并层、第三组碳纳米管上生长的AlyGa1-yN合并层和第四组碳纳米管上生长的AlyGa1-yN合并层中的Al组分阶梯式减小,AlyGa1-yN合并层的厚度阶梯式增加。优选地,第一组碳纳米管上生长的AlyGa1-yN合并层为Al0.04Ga0.96N合并层,第二组碳纳米管上生长的AlyGa1-yN合并层为Al0.03Ga0.97N合并层,第三组碳纳米管上生长的AlyGa1-yN合并层为Al0.02Ga0.98N合并层,第四组碳纳米管上生长的AlyGa1-yN合并层为Al0.01Ga0.99N合并层。
此外,碳纳米管在生长过程中,采用乙炔作为载气,同时采用Fe作为催化剂,生长得到排列整齐的碳纳米管,通过生长形成由平行排列的碳纳米管阵列构成的碳纳米管掩膜,碳纳米管陈列由若干根平行排列的碳纳米管组成,该碳纳米管相互聚集形成平行排列的若干捆簇结构,一个捆簇由若干平行排列的碳纳米管构成,相邻捆簇之间形成微米级生长窗口,捆簇内部平行排列的碳纳米管之间形成纳米级生长窗口。碳纳米管的直径为10-100纳米,捆簇内相邻碳纳米管之间的间隔为10-1000纳米,相邻捆簇之间的间隔1-10微米。
根据以上制备方法,可制备得到无龟裂、高晶体质量的AlGaN/GaN HEMT器件。如附图1所示,制备得到的高电子迁移率场效应晶体管,结构层次由下往上依次为Si衬底101,AlN成核层102,AlxGa1-xN应力释放层103,GaN外延层104,第一组碳纳米管掩膜105排列方向平行于GaN外延层[1-100]方向,Al0.04Ga0.96N合并层106,第二组碳纳米管掩膜107排列方向和第一组成45度夹角,Al0.03Ga0.97N合并层108,第三组碳纳米管掩膜109排列方向和第一组成90度夹角,Al0.02Ga0.98N合并层110,第四组碳纳米管掩膜111排列方向和第一组成135度夹角,Al0.01Ga0.99N合并层112,Al0.25Ga0.75N势垒层113。
需要说明的是,以上所述并非是对本发明技术方案的限定,在不脱离本发明的创造构思的前提下,任何显而易见的替换均在本发明的保护范围之内。

Claims (7)

1.一种在硅衬底上制备高电子迁移率场效应晶体管的方法,包括以下步骤:
S1,在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长0.1~0.5微米厚的AlN成核层;
S2,在AlN成核层上,保持温度1050℃~1200℃下,反应室压力60torr-100torr,通入TMAl和TMGa作为III族源,NH3作为V族源,生长0.25~0.5微米厚的AlyGa1-yN应力释放层,该AlyGa1-yN应力释放层中的Al组分为固定组分,其中y的取值范围:20%~30%。;
S3,在AlyGa1-yN应力释放层上,氢气气氛下,温度为1040℃~1200℃下,通入TMGa作为III族源,NH3作为V族源生长0.2~0.5微米厚的GaN外延层;
S4,采用低压化学气相沉积法在GaN外延层上生长四组碳纳米管,先铺设排列方向平行于GaN外延层[1-100]方向的第一组碳纳米管形成第一组碳纳米管掩膜,然后采用选区外延方法生长0.2微米厚的AlyGa1-yN合并层,在该AlyGa1-yN合并层上铺设排列方向和第一组碳纳米管成45度夹角第二组碳纳米管形成第二组碳纳米管掩膜,然后生长0.4微米厚的AlyGa1- yN合并层,在该AlyGa1-yN合并层上铺设排列方向和第一组碳纳米管成90度夹角的第三组碳纳米管形成第三组碳纳米管掩膜,然后生长0.4微米厚的AlyGa1-yN合并层,在该AlyGa1-yN合并层上铺设排列方向和第一组碳纳米管成135度夹角的第四组碳纳米管形成第四组碳纳米管掩膜,接着再生长0.5微米厚的AlyGa1-yN合并层,从而形成在GaN外延层不同厚度处分别插入四组成固定角度交叉排列的碳纳米管结构;
S5,在氢气气氛下,在1040℃~1200℃下,反应室压力75~100torr,通入TMGa作为III族源,NH3作为V族源生长1-1.5微米厚的GaN合并层;
S6,在氢气气氛下,在1050℃~1200℃下,通入TMGa、TMAl作为III族源,NH3作为V族源生长不掺杂的25nm厚的AlyGa1-yN势垒层。
2.根据权利要求1所述的在硅衬底上制备高电子迁移率场效应晶体管的方法,其特征在于,所述步骤S4中,第一组碳纳米管上生长的AlyGa1-yN合并层、第二组碳纳米管上生长的AlyGa1-yN合并层、第三组碳纳米管上生长的AlyGa1-yN合并层和第四组碳纳米管上生长的AlyGa1-yN合并层中的Al组分阶梯式减小,AlyGa1-yN合并层的厚度阶梯式增加。
3.根据权利要求2所述的在硅衬底上制备高电子迁移率场效应晶体管的方法,其特征在于,所述第一组碳纳米管上生长的AlyGa1-yN合并层为Al0.04Ga0.96N合并层,第二组碳纳米管上生长的AlyGa1-yN合并层为Al0.03Ga0.97N合并层,第三组碳纳米管上生长的AlyGa1-yN合并层为Al0.02Ga0.98N合并层,第四组碳纳米管上生长的AlyGa1-yN合并层为Al0.01Ga0.99N合并层。
4.根据权利要求3所述的在硅衬底上制备高电子迁移率场效应晶体管的方法,其特征在于,所述碳纳米管在生长过程中,采用乙炔作为载气,同时采用Fe作为催化剂,生长得到碳纳米管,通过生长形成由平行排列的碳纳米管阵列构成的碳纳米管掩膜,碳纳米管陈列由若干根平行排列的碳纳米管组成,该碳纳米管相互聚集形成平行排列的若干捆簇结构,一个捆簇由若干平行排列的碳纳米管构成,相邻捆簇之间形成微米级生长窗口,捆簇内部平行排列的碳纳米管之间形成纳米级生长窗口。
5.根据权利要求4所述的在硅衬底上制备高电子迁移率场效应晶体管的方法,其特征在于,所述碳纳米管的直径为10-100纳米,捆簇内相邻碳纳米管之间的间隔为10-1000纳米,相邻捆簇之间的间隔1-10微米。
6.根据权利要求5所述的在硅衬底上制备高电子迁移率场效应晶体管的方法,其特征在于,所述步骤S1中生长AlN成核层时,具体包括:
先在金属有机化合物气相外延反应室中,在氢气气氛下,在Si衬底上,温度980℃~1000℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,生长5~15纳米厚的低温AlN成核层;
然后保持在氢气气氛下,温度1070℃~1200℃下,反应室压力60torr-100torr,通入TMAl作为III族源,NH3作为V族源,使5~15纳米厚的低温AlN成核层生长为0.1~0.5微米厚的AlN成核层。
7.根据权利要求6所述的在硅衬底上制备高电子迁移率场效应晶体管的方法,其特征在于,所述步骤S6中的AlyGa1-yN势垒层为Al0.25Ga0.75N势垒层。
CN201611257930.0A 2016-12-30 2016-12-30 一种在硅衬底上制备高电子迁移率场效应晶体管的方法 Active CN106711024B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611257930.0A CN106711024B (zh) 2016-12-30 2016-12-30 一种在硅衬底上制备高电子迁移率场效应晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611257930.0A CN106711024B (zh) 2016-12-30 2016-12-30 一种在硅衬底上制备高电子迁移率场效应晶体管的方法

Publications (2)

Publication Number Publication Date
CN106711024A true CN106711024A (zh) 2017-05-24
CN106711024B CN106711024B (zh) 2020-08-21

Family

ID=58906227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611257930.0A Active CN106711024B (zh) 2016-12-30 2016-12-30 一种在硅衬底上制备高电子迁移率场效应晶体管的方法

Country Status (1)

Country Link
CN (1) CN106711024B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175844A1 (en) * 2002-12-09 2004-09-09 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
KR20090032211A (ko) * 2007-09-27 2009-04-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
CN102201332A (zh) * 2011-05-08 2011-09-28 北京燕园中镓半导体工程研发中心有限公司 一种GaN衬底的制备方法
CN102226985A (zh) * 2011-05-08 2011-10-26 北京大学 一种GaN衬底的制备方法
CN102244167A (zh) * 2011-07-28 2011-11-16 北京大学 一种单芯片白光led的制备方法
CN102299056A (zh) * 2011-07-21 2011-12-28 北京大学 一种三族氮化物量子点结构的制备方法
CN102723408A (zh) * 2011-03-29 2012-10-10 清华大学 半导体外延结构的制备方法
CN104637795A (zh) * 2015-01-30 2015-05-20 北京大学 硅衬底上iii族氮化物外延薄膜的选区生长方法及结构
CN104637788A (zh) * 2015-01-30 2015-05-20 北京大学 Iii族氮化物微观图形结构的选区生长方法及结构
CN105374677A (zh) * 2014-08-25 2016-03-02 东莞市中镓半导体科技有限公司 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法
CN105609402A (zh) * 2014-11-25 2016-05-25 东莞市中镓半导体科技有限公司 一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175844A1 (en) * 2002-12-09 2004-09-09 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
KR20090032211A (ko) * 2007-09-27 2009-04-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
CN102723408A (zh) * 2011-03-29 2012-10-10 清华大学 半导体外延结构的制备方法
CN102201332A (zh) * 2011-05-08 2011-09-28 北京燕园中镓半导体工程研发中心有限公司 一种GaN衬底的制备方法
CN102226985A (zh) * 2011-05-08 2011-10-26 北京大学 一种GaN衬底的制备方法
CN102299056A (zh) * 2011-07-21 2011-12-28 北京大学 一种三族氮化物量子点结构的制备方法
CN102244167A (zh) * 2011-07-28 2011-11-16 北京大学 一种单芯片白光led的制备方法
CN105374677A (zh) * 2014-08-25 2016-03-02 东莞市中镓半导体科技有限公司 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法
CN105609402A (zh) * 2014-11-25 2016-05-25 东莞市中镓半导体科技有限公司 一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法
CN104637795A (zh) * 2015-01-30 2015-05-20 北京大学 硅衬底上iii族氮化物外延薄膜的选区生长方法及结构
CN104637788A (zh) * 2015-01-30 2015-05-20 北京大学 Iii族氮化物微观图形结构的选区生长方法及结构

Also Published As

Publication number Publication date
CN106711024B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
CN105374677B (zh) 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法
US20170260651A1 (en) Gallium Nitride Growth on Silicon
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN104078500B (zh) 化合物半导体器件及其制造方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2008544486A (ja) 直径100ミリメートルの炭化シリコン基板上の高均一性のiii族窒化物エピタキシャル層
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP6882503B2 (ja) 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
US8168517B2 (en) Method for epitaxial growth and epitaxial layer structure using the method
US20140106548A1 (en) Fabrication of III-Nitride Semiconductor Device and Related Structures
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
JP5460751B2 (ja) 半導体装置
CN106783547A (zh) 用于在硅衬底上制备高电子迁移率场效应晶体管的方法
CN106711024A (zh) 一种在硅衬底上制备高电子迁移率场效应晶体管的方法
JP5119644B2 (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
CN110838514A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
CN111009579A (zh) 半导体异质结构及半导体器件
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant