CN106710635A - 存储器装置及相应的写入方法 - Google Patents

存储器装置及相应的写入方法 Download PDF

Info

Publication number
CN106710635A
CN106710635A CN201610146131.XA CN201610146131A CN106710635A CN 106710635 A CN106710635 A CN 106710635A CN 201610146131 A CN201610146131 A CN 201610146131A CN 106710635 A CN106710635 A CN 106710635A
Authority
CN
China
Prior art keywords
redundancy
address
array
storage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610146131.XA
Other languages
English (en)
Other versions
CN106710635B (zh
Inventor
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106710635A publication Critical patent/CN106710635A/zh
Application granted granted Critical
Publication of CN106710635B publication Critical patent/CN106710635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder

Landscapes

  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明为一种用于实现动态装置修复的存储装置及相应的写入方法，存储装置包括一存储阵列、一冗余阵列(redundancy array)以及一冗余映像存储器(redundancy mapping store)。存储阵列包括多个存储单元，冗余阵列包括多个冗余单元。存储装置亦包括一电路，用以响应分别的命令以执行一写入操作和一读取操作，采用动态冗余修复方法以冗余阵列中的冗余单元取代存储阵列中暂时缺陷单元。

Description

存储器装置及相应的写入方法
技术领域
本发明是有关于具有可取代缺陷非易失性(non-volatile)存储单元的冗余单元(redundancy cells)的存储装置，且特别是有关于一种采用动态冗余修复技术的存储器装置及相应的写入方法。
背景技术
错误更正码(Error Correction Code，ECC)技术普遍地使用于存储系统的读取操作，以检测数据中的错误以及更正错误。为了达到错误检测及更正，一般的概念是在一信息中增加一些额外的数据，而接收器(receiver)可用以检查送出的数据的一致性，并复原被认为损坏的数据。ECC技术用来增加更正的位至一群数据位以检测和/或更正错误。这些技术需要一额外的状态位(status bit)(也称作极性位(polarity bit)或翻转位(flip bit))以指示是否该数据是正确。如果这个状态位中发生错误，则对应此状态位的数据位亦会是错误。举例而言，当采用ECC技术消除因相变化存储器的有限写入耐久度性所造成的错误的影响时，这会变得特别关键。因此，相比于发生数据位的错误，发生在状态位的错误是更加严重的，这会使得在状态位的阻值水平漂移时、采用ECC技术从相变化存储器读取数据具有挑战性。
因此，如何提供一种在读取操作中可以不需要ECC技术而适于相变化存储器的修复技术，乃目前业界所致力的课题之一。
发明内容
本文所揭露的用于实现动态装置修复的存储装置包括一存储阵列、一冗余阵列(redundancy array)以及一冗余映像存储器(redundancy mappingstore)。此存储装置包括一电路，耦接至冗余阵列和存储阵列，此电路响应分别的命令以执行一写入操作和一读取操作。对应此写入操作，此电路是写入一数据值，此数据值在存储阵列中具有一选定地址，且不论冗余映像存储器中对于此选定地址是否具有一有效条目；对存储阵列中具有此选定地址的一存储单元采取一写入/验证周期；以及若选定的存储单元未通过验证，接着此电路写入此数据值至冗余阵列中的一冗余单元，及更新、改变或写入一条目至冗余映像存储器以映像此选定地址至此冗余单元。在读取操作中，此电路从存储阵列读取具有一选定地址的数据值，若冗余映像存储器中对于此选定地址不具有一有效条目。若冗余映像存储器中对于此选定地址具有一有效条目，此电路从冗余阵列读取一数据值。
本文所述的技术也包括一种写入和读取一存储装置的动态冗余修复方法，此方法包括：写入一数据值，此数据值在存储阵列中具有一选定地址，且不论冗余映像存储器中对于此选定地址是否具有一有效条目；若选定的存储单元未通过验证，接着写入此数据值至冗余阵列中的一冗余单元，及更新、改变或写入一条目至冗余映像存储器以映像此选定地址至此冗余单元；以及若冗余映像存储器中对于此选定地址不具有一有效条目，读取具有此选定地址的数据值，或若冗余映像存储器中对于此选定地址具有一有效条目，从冗余阵列读取一数据值。
为了对本发明的上述及其他方面有更好的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：
附图说明
图1为依据本发明的一实施例的存储装置的方块图。
图2为依据本发明的另一实施例的存储装置的方块图。
图3为一相变化存储阵列的多晶排列的设置状态(crystalline set state)的阻值和设置速度(set speed)的Shmoo图(Shmoo plot)。
图4为一存储器的写入操作的流程图。
图5为一存储器的读取操作的流程图。
图6为一相变化存储单元的剖面图。
图7为另一相变化存储单元的设计的剖面图。
图8为另一相变化存储单元的设计的剖面图。
图9为一金属氧化物存储单元的剖面图。
【符号说明】
130：冗余映射存储器
140：页缓冲器
150：地址译码器
151：存储地址译码器
152：冗余地址译码器
153：第二冗余地址译码器
160：阵列
161：存储阵列
162：冗余阵列
163：第二冗余阵列
169：控制器
174、1010、1020、1030、1040、1050、1110、1120、1130、1140、1150：方块
175：存储装置
300、370、400、900：存储单元
302、372、402、959：存储元件
304、382、414：主动区
306、374、404：第一电极
308、958：介电层
310、376、406：第二电极
312、384、412：宽度
378、380、480：顶表面
410：底表面
952：衬底层
954：底电极
956：导电元件
960：金属氧化物层
962：顶电极
964：金属氧化物环
1000：写入操作
具体实施方式
以下参照附图对本发明的多个实施例提供详细说明。应了解的是，本发明并非被限制于特定的揭露的结构实施例与方法，本发明可经由使用其他特征、元件、方法与实施例加以实行。本发明虽然通过优选的实施例来说明，但并不会限缩欲保护的范围，本发明的保护范围应视权利要求而定。本领域普通技术人员于参考本发明内容后，应可了解其他可能的等同实施方式。不同实施例中的相似元件通常以相似的元件符号表示。
图1为依据一实施例的存储装置175的简化方块图。本实施中，存储装置175包括一阵列160，阵列包括具有多个存储单元的一存储阵列161和具有多个冗余单元的一冗余阵列(RED)162。存储单元和冗余单元可以是非易失性与非门(NAND)快闪存储单元，或非门(NOR)快闪存储单元或基于其他非易失性存储器技术的存储单元。
为了修复存储阵列161中的缺陷位置(defective location)并为缺陷位置提供冗余(redundancy)，冗余阵列162用于为存储阵列161中的缺陷位置而存储数据。存储阵列161中的缺陷位置被冗余单元所取代，存储阵列161中的缺陷位置的地址映像至冗余阵列162中的一冗余单元。
缺陷位置可以是永久的或暂时的。永久的缺陷存储单元可能起因于结构缺陷，例如是单元、或线之间的不良接触、电极、存储元件、存取装置、和上述的结合的不规则形状，且这些单元可以在存储装置175的工艺中被检查及辨别。暂时的缺陷存储单元可能起因于未完成的设置/重置操作，而这些单元可以在检查时通过验证，因此不会在存储装置175的工艺中被辨别。本文所述的「硬件错误位(hard fail bits)」是指永久的缺陷存储单元，而「软件错误位(soft fail bits)」是指暂时的缺陷存储单元。存储阵列161中的硬件错误位和软件错误位可以被冗余阵列162中的冗余单元所取代。
地址译码器150耦接至阵列160并包括存储地址译码器(X/YDEC)151及冗余地址译码器(RX/YDEC)152，用以译码送至阵列160中的地址和选定对应单元。地址可以被送至或在存储装置175中产生再送至地址译码器150。
地址译码器150亦耦接至冗余映像存储器130，其具有多个条目以映像存储单元(硬件错误位和软件错误位)的地址至冗余单元的地址，并且可以执行地址查阅功能(address lookup function)。冗余映射存储器130采用致能-失能逻辑而从存储阵列161读取数据，当冗余映像存储器130中不具有有效条目时，致能地址存储译码器151并失能冗余地址译码器152。不具有有效条目表示没有条目或标记一条目为无效。
另一方面，当冗余映射存储器130中具有一有效条目，则经由失能地址存储译码器151并致能冗余地址译码器152以读取冗余阵列162的数据。冗余映像存储器130可包括一内容可寻址存储器(CAM)、查阅表、冗余表(redundancy table)或一缓存器组(register bank)。
电路包括于存储装置175中并且耦接至存储阵列161和冗余阵列162，以响应分别的命令以执行写入操作和读取操作。写入操作包括写入一数据值，此数据值在存储阵列161中具有一选定地址，且不论冗余映像存储器130中对于此选定地址是否具有一有效条目；对存储阵列161中具有此选定地址的存储单元采取一写入/验证周期；以及若选定的存储单元未通过验证，接着写入此数据值至冗余阵列162中的一冗余单元，及更新、改变或写入一条目至冗余映像存储器130以映像此选定地址至冗余单元。读取操作包括从存储阵列161读取具有一选定地址的数据值，若冗余映像存储器130中对于此选定地址不具有一有效条目；或若冗余映像存储器130中对于此选定地址具有一有效条目，则从冗余阵列162读取一数据值。
此写入操作还包括：若选定的存储单元通过验证，则对于此选定地址移除冗余映像存储器130中的任一条目或标记冗余映像存储器130中的任一条目为无效。因此，映像至此选定地址的冗余单元可用于对于一不同地址存储另一数据值。在对存储阵列中的此选定地址的一后续写入操作中，此电路对存储阵列中具有此选定地址的存储单元采取一写入/验证周期，以及若选定的存储单元通过验证，接着对于选定地址移除冗余映像存储器中的条目或标记冗余映像存储器中的条目为无效。
一第二写入操作包括写入一第二数据值，此第二数据值在存储阵列161中具有与最后一个写入操作相同的选定地址，且不论冗余映像存储器130中对于此选定地址是否具有一有效条目；以及对存储阵列161中具有此选定地址的存储单元采取一写入/验证周期。若选定的存储单元未通过验证，一实施例中，因为冗余单元为可重复写入，第二写入操作包括将此第二数据值写入至与在最近一次写入操作中存储此选定地址的数据值相同的一个冗余单元。冗余阵列中的此冗余单元为可重复写入，因此可以存储相比于之前写入操作的存储阵列中相同或不同选定地址的数据值。在其他实施例中，第二写入操作包括将此第二数据值写入至一冗余单元，此冗余单元不同于在最近一次写入操作中存储具有此选定地址的存储单元的数据值的冗余单元。
阵列160中的位线耦接至页缓冲器140。为了各个位的连接，页缓冲器140包括一感测放大器和一个或多个存储元件，例如是编程缓冲器或闩锁器。页缓冲器140可存储写入或自这些特定存储单元读取的数据。
存储装置175中的周边电路包括不属于阵列160的逻辑电路或模拟电路，例如是地址译码器150和控制器169。本实施例中，方块174标示为「其他周边电路」可包括输入-输出电路、偏压提供电路、和其他位于存储装置175上的电路元件，例如是通用处理器或特定目的处理电路，或者是阵列160所支持而可提供芯片上系统(system-on-a-chip)功能的数个模块的组合。
存储装置175可基于一个适当的接口协议而与一主机系统沟通。一实施例中，存储装置175可以利用串列周边接口(SPI)总线接点与一主机系统沟通。
于一实施例中，控制器169例如是一状态机，提供信号以控制存储装置175的其他电路以执行本文所述的多种操作。这些操作可包括闪存的编程操作、抹除操作、读取操作和冗余操作。
控制器169可以经由使用已知的特定目的逻辑电路来实现。其他实施例中，控制器169包括一通用处理器，可以用来实施于相同的存储装置175上，执行一计算机编程以控制装置的操作。更其他实施例中，控制器可以经由结合一特定目的逻辑电路和一通用处理器实现。
图2为依据一第二实施例的存储装置175的简化方块图。本实施例中，存储装置175包括一阵列160，此阵列160包括一存储阵列161、一冗余阵列(RED)162和一第二冗余阵列(RED 2)163。
永久的缺陷存储单元可能起因于结构缺陷，例如是电极和存储元件之间的不良接触、或不规则形状，且这些单元可以在工艺中被检查及辨别。暂时的缺陷存储单元可能起因于未完成的设置/重置操作，而这些单元可以在检查时通过验证，因此不会在工艺中被辨别。本文所述的「硬件错误位(hard fail bits)」是指永久的缺陷存储单元，而「软件错误位(soft fail bits)」是指暂时的缺陷存储单元。一实施例中，存储阵列161中的硬件错误位被第二冗余阵列(RED 2)163中的冗余单元所取代，存储阵列的软件错误位可以被冗余阵列162中的冗余单元所取代。本实施例中，可用来取代该存储阵列的硬件错误位和软件错误位的冗余单元位于两个不同的冗余阵列(RED和RED 2)。
存储阵列161中的多个软件错误位及各自的地址映像至冗余阵列162中的多个冗余单元及对应的冗余单元的地址。存储阵列161中的多个硬件错误位及各自的地址映像至第二冗余阵列163中的多个冗余单元及对应的冗余单元的地址。
一实施例中，存储阵列161中的暂时缺陷单元(软件错误位)的地址和冗余阵列162中的冗余单元的对应的地址是判定并存储在冗余映像存储器130中。存储阵列161中的永久缺陷单元(硬件错误位)的地址和第二冗余阵列163中的冗余单元的对应的地址亦是判定并存储在冗余映像存储器130中。冗余映射存储器130具有多个条目，以映像存储阵列161中的存储单元(硬件错误位和软件错误位)的地址分别至冗余阵列162中的冗余单元的地址和第二冗余阵列163中的冗余单元的地址。
另一实施例中，一第二冗余映射存储器(未绘示)用于判定及存储存储阵列161中的永久缺陷单元(硬件错误位)和第二冗余阵列163中的冗余单元的对应的地址。本实施例中，冗余映射存储器130具有多个条目，以映像存储阵列161中的多个存储单元(软件错误位)的地址至冗余阵列162中的多个冗余单元的地址；而第二冗余映像存储器具有多个条目，以映像存储阵列161中的多个存储单元(硬件错误位)的地址至第二冗余阵列163中的多个冗余单元的地址。第二冗余映像存储器包括一内容可寻址存储器(CAM)、查阅表、冗余表(redundancy table)或一缓存器组(registerbank)。
地址译码器150耦接至阵列160并包括存储地址译码器(X/YDEC)151、冗余地址译码器(RX/YDEC)152、及第二冗余地址译码器(RX/YDEC2)153，用以译码送至阵列160中的地址和选定对应单元。地址可以被送至或在存储装置175中产生再送至地址译码器150。
地址译码器150亦耦接至冗余映像存储器130。一实施例中，冗余地址译码器(RX/YDEC)152和第二冗余地址译码器(RX/YDEC 2)153均可耦接至冗余映射存储器130，冗余映射存储器130具有多个条目以映像存储单元(硬件错误位和软件错误位)的地址至冗余阵列162中的冗余单元的地址和第二冗余阵列163中的冗余单元的地址。地址译码器150使用冗余映射存储器130的内容执行地址查阅功能。
另一实施例中，第二冗余阵列163特别实施于硬件错误位。冗余地址译码器(RX/YDEC)152耦接至冗余映射存储器130，冗余映射存储器130具有多个条目以映像存储单元(软件错误位)的地址至冗余阵列162中的冗余单元的地址，第二冗余地址译码器(RX/YDEC 2)153耦接至第二冗余映射存储器(未绘示)，第二冗余映像存储器具有多个条目以映像存储单元(硬件错误位)的地址至第二冗余阵列163中的冗余单元的地址。
电路包括于存储装置175中并且耦接至阵列160，且可以响应分别的命令以执行写入操作和读取操作。写入操作包括写入一数据值，此数据值在存储阵列161中具有一选定地址-不论冗余映像存储器130中对于此选定地址是否具有一有效条目；以及对存储阵列161中具有此选定地址的存储单元采取一写入/验证周期。若选定的存储单元未通过验证，接着写入此数据值至冗余阵列162中的一冗余单元，及更新、改变或写入一条目至冗余映像存储器130以映像此选定地址至冗余单元。读取操作包括从存储阵列161读取具有一选定地址的数据值-若冗余映像存储器130中对于此选定地址不具有一有效条目；或若冗余映像存储器130中对于此选定地址具有一有效条目，则从冗余阵列162读取一数据值。
此写入操作还包括：若选定的存储单元通过验证，则对于此选定地址移除冗余映像存储器130中的任一条目或标记冗余映像存储器130中的任一条目为无效。因此，映像至此选定地址的冗余单元可用于对于一不同地址存储另一数据值。在对存储阵列中的此选定地址的一后续写入操作中，此电路对存储阵列中具有此选定地址的存储单元采取一写入/验证周期，以及若选定的存储单元通过验证，接着对于选定地址移除冗余映像存储器中的条目或标记冗余映像存储器中的条目为无效。如此一来，一个原本被冗余单元所取代的单元可以被恢复至正常操作。
一第二写入操作包括写入一第二数据值，此第二数据值在存储阵列161中具有与最接近的一个写入操作相同的选定地址，且不论冗余映像存储器130中对于此选定地址是否具有一有效条目；以及对存储阵列161中具有此选定地址的存储单元采取一写入/验证周期。一实施例中，若选定的存储单元未通过验证，第二写入操作包括将此第二数据值写入至与在最近一次写入操作中存储此选定地址的数据值相同的一个冗余单元。在另一实施例中，第二写入操作包括将此第二数据值写入至一冗余单元，此冗余单元不同于在最近一次写入操作中存储具有此选定地址的存储单元的数据值的冗余单元。冗余阵列中的此冗余单元为可重复写入，并且可存储相比于之前写入操作的存储阵列中相同或不同选定地址的数据值。并且，冗余映像存储器可以包括可重复写入式存储器，如此一来条目可以改变、删除、标示有效或无效，否则也可用于修改映射。
图3为相变化存储单元的多晶排列的设置状态(crystalline set state)的阻值和设置速度(set speed)的Shmoo图(Shmoo plot)。如图3所示，软件错误位标示为具有阻值水平位于24～38的存储单元，应用的设置电压(V12)大约为1.2V，重置电压(V25)大约为3.5V，及多种读取电压(V04)。
图4为根据本发明的一实施例的一存储装置的写入操作的流程图。存储装置包括：一存储阵列，具有多个存储单元；一冗余阵列，具有多个冗余单元；一冗余映射存储器，具有多个条目，以映像存储阵列中的存储单元的地址至冗余单元的地址；以及一电路，耦接至冗余阵列和存储阵列。写入操作1000开始于写入一数据值，此数据值在存储阵列中具有一选定地址，且不论冗余映像存储器中对于此选定地址是否具有一有效条目(方块1010)。接着，执行一验证操作，经由对存储阵列中具有此选定地址的一存储单元采取一写入/验证周期(方块1020)。若选定的存储单元通过验证，写入操作包括对于此选定地址移除冗余映像存储器中的一条目或标记冗余映像存储器中的一条目为无效(方块1050)。若选定的存储单元未通过验证，接着写入操作包括写入此数据值至冗余阵列中的一冗余单元(方块1030)，及接着改变或写入一条目至冗余映像存储器以映像此选定地址至冗余单元(方块1040)。在具有选定地址的存储单元未通过验证的情况，对存储阵列中的选定地址的一后续写入操作包括对存储阵列中具有此选定地址的一存储单元采取一写入/验证周期，以及若选定的存储单元通过验证，接着对于此选定地址移除冗余映像存储器中的一条目或标记冗余映像存储器中的一条目为无效。
图5为一存储装置的读取操作的流程图。读取操作1100开始于检查冗余映像存储器中对于此选定地址是否具有一有效条目(方块1110)。如果冗余映像存储器中对于此选定地址不具有一有效条目，会从存储阵列中读取具有选定地址的一数据值(方块1130)，读取方式经由致能一存储译码器以及失能一冗余译码器(方块1120)。如果冗余映像存储器中对于此选定地址有一有效条目，会从冗余阵列中读取一数据值并映像至此选定地址(方块1150)，读取方式经由失能一存储译码器以及致能一冗余译码器(方块1140)。
图6、图7和图8绘示可用于本发明的多种相变化存储单元的设计。实施例的相变化材料包括相变化为存储材料，包括硫系(chalcogenide)材料及其他材料。硫系(Chalcogen)元素包括以下四种的任意者：氧(O)、硫(S)、硒(Se)和碲(Te)，这些元素构成周期表的VIA族的一部分。硫系材料包括硫系元素及一较正电性的元素或自由基的化合物。硫系合金(chalcogenide alloy)包括硫系元素及其他例如是过渡金属的元素的组合。一硫系合金通常包括周期表的IVA族的一个或多个元素，例如是锗(Ge)和锡(Sn)。通常，硫系合金包括一个或多个的锑(Sb)、镓(Ga)、铟(In)和银(Ag)的组合。许多相变化系存储材料已经描述于技术文献中，包括以下合金：镓/锑(Ga/Sb)、铟/锑(In/Sb)、铟/硒(In/Se)、锑/碲(Sb/Te)、锗/碲(Ge/Te)、锗/锑/碲(Ge/Sb/Te)、铟/锑/碲(In/Sb/Te)、镓/硒/碲(Ga/Se/Te)、锡/锑/碲(Sn/Sb/Te)、铟/锑/碲(In/Sb/Ge)、银/铟/锑/碲(Ag/In/Sb/Te)、锗/锡/锑/碲(Ge/Sn/Sb/Te)、锗/锑/硒/碲(Ge/Sb/Se/Te)和碲/锗/锑/硫(Te/Ge/Sb/S)。在锗/锑/碲(Ge/Sb/Te)合金家族中，大范围的合金组成可以使用，例如是Ge2Sb2Te5、GeSb2Te4和GeSb4Te7。更一般而言，过渡金属例如是铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)和前述的混合物或合金可以和锗/锑/碲(Ge/Sb/Te)结合以形成具有变成可编程阻值特性(programmable resistance properties)的相变化合金。类似地，镓锑/碲(Ga/Sb/Te)家族中的大范围的合金组成可以使用。
一些实施例中，硫系材料和其他相变化材料系掺杂杂质以调整其导电度、相变温度、熔点、结晶温度及其他采用掺杂硫系材料的存储元件的特性。用于掺杂硫系材料的具代表性的杂质包括氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛和氧化钛。
相变化合金可以在第一结构状态和第二结构状态之间转换，第一结构状态时其材料通常是非晶相固态，第二结构状态时其材料通常于单元的主动通道区是局部性规则的结晶性固态。这些合金至少为双稳态(bistable)。
图6为由相变化材料制成的一相变化存储单元300的剖面图。存储单元300包括一存储元件302，存储元件302由一存储材料的主体组成。存储单元包括一主动区304。存储单元300包括一第一电极306，第一电极306延伸穿过介电层308以接触存储元件302的一底面。一第二电极310形成于存储元件302，以在第一电极306和第二电极310之间产生一电流穿过存储元件302。第一电极306和第二电极310可包括例如是氮化钛(TiN)或氮化钽(TaN)。或者，第一电极306和第二电极310可分别是钨(W)、氮化钨(WN)、氮铝钛化合物(TiAlN)或氮铝钽化合物(TaAlN)，或者包括例如是一种或多种元素，其选自由掺杂硅(doped-Si)、硅、碳、锗(Ge)、铬(Cr)、钛(Ti)、钨(W)、钼(Mo)、铝、钽(Ta)、铜、钯(Pd)、铱(Ir)、镧(La)、镍(Ni)、氮、氧和钌(Ru)或前述的组合所构成的群组。介电层308可包括氮化硅、氮氧化硅、氧化硅或其他适合的介电材料。
本文所述的存储单元具有的第一电极306具有较窄宽度312(一些实施例中是指其直径)。第一电极303的较窄宽度312导致第一电极306和存储元件302之间的接触面积小于存储元件302和第二电极310之间的接触面积。因此，电流会集中在存储元件302的邻接第一电极306的区域，使得主动区304会接触或靠近第一电极306，如附图所示。存储元件302亦包括一非主动区，位于主动区304之外，非主动区的非主动是表示操作时不会发生相变化。
图7为另一存储单元370的设计的剖面图。存储单元370包括一存储元件372，存储元件372由一相变化的主体组成，且此相变化的主体位于穿过存储元件372的电极间电流的路径。存储元件372具有柱状且以顶表面380和378分别接触第一电极374和第二电极376。存储元件372具有一宽度384，此宽度384实质上与第一电极374和第二电极376的宽度相同，以定义出被介电材料(未绘示)所环绕的多层柱。本文所述的「实质上」用来表示包含工艺公差(manufacturing tolerance)。操作时，当电流通过第一电极374和第二电极376并穿过存储单元372，主动区382升温速度比存储元件中的其他区域更快。这会造成装置操作时的相变化主要发生在主动区之中。
图8为另一存储单元400的设计的剖面图。存储单元400包括一存储元件402，存储元件402由一相变化材料的主体组成，且此相变化材料的主体位于穿过存储元件402的电极间电流的路径。存储元件402被介电材料(未绘示)所环绕，且存储元件402接触第一电极404的顶表面480和第二电极406的底表面410。存储元件402具有变异的宽度412，此宽度412小于第一电极和第二电极的宽度。操作时，当电流通过第一电极404和第二电极406并穿过存储单元402，主动区414升温速度比存储元件中的其他区域更快。因此装置操作时的相变化主要发生在位于存储元件402的主动区的体积之中。
图9为可于本发明实施的一金属氧化物存储单元900的剖面图。存储单元900包括一衬底层952，衬底层952位于一底电极954和一导电元件956之间。导电元件956被衬底层952所环绕，且延伸穿过一介电层958以接触一存储元件959，存储元件959包括一金属氧化物层960和金属氧化物环964。一顶电极962位于存储元件959上。如图9所示，存储元件959的金属氧化物环964在衬底层965的底部诱发一场强化效应(fieldenhancement effect)。介电层958接触存储元件959的金属氧化物环964且作为一覆盖层。顶电极962具有电传导性，且于一些实施例中，顶电极962是位线的一部分。顶电极962可包括例如是一种或多种元素，其选自由钛(Ti)、钨(W)、镱(Yb)、铽(Tb)、钇(Y)、钪(Sc)、铪(Hf)、锆(Zr)、铌(Nb)、铬(Cr)、钒(V)、锌(Zn)、铼(Re)、钴(Co)、铑(Rh)、钯(Pd)、铂(Pt)、钼(Mo)、铝、钽(Ta)、铜、Pt、铱(Ir)、镧(La)、镍(Ni)、氮、氧和钌(Ru)或前述的组合所构成的群组。一些实施例中，顶电极962可包括超过一层材料。
底电极954是电传导性元件。底电极可包括例如掺杂硅，其可作为一二极管或存取晶体管的端点。另外，底电极954可包括例如是任何前述顶电极962的材料。
导电元件956可包括例如是任何前述顶电极962的材料。
金属氧化物层960包括可对于多种阻值状态编程的金属氧化物材料。一些实施例中，金属氧化物层960可包括以下的一种或多种：氧化物、氧化钛、氧化镍、氧化铝、氧化铜、氧化钴、氧化锆、氧化铌、氧化钽、氧化钛镍，掺杂铬的氧化锶锆(Cr-doped SrZrO3)、掺杂铬的氧化锶钛(Cr-doped SrTiO3)、镨钙锰氧化物(PCMO)和镧钙锰氧化物(LaCaMnO)。一些实施例中，存储元件可包括氧化钨/铜或银(WO/Cu or Ag)、氧化钛/铜或银(TiO/Cu or Ag)、氧化镍/铜或银(NiO/Cu or Ag)、氧化铝/铜或银(AlO/Cu or Ag)、氧化铜/铜或银(CuO/Cu or Ag)、氧化锆/铜或银(ZrO/Cuor Ag)、氧化铌/铜或银(NbO/Cu or Ag)、氧化钽/铜或银(TaO/Cu or Ag)、氮氧化钛/铜或银(TiNO/Cu or Ag)、掺杂铬的氧化锶锆/铜或银(Cr-dopedSrZrO3/Cu or Ag)、掺杂铬的氧化锶钛/铜或银(Cr-doped SrTiO3/Cu or Ag)、镨钙锰氧化物/铜或银(PCMO/Cu or Ag)、镧钙锰氧化物/铜或银(LaCaMnO/Cu or Ag)以及二氧化硅/铜或银(SiO2/Cu or Ag)。
衬底层952可包括例如是一层氮化钛(TiN)或双层结构的氮化硅和氮化钛。其他材料也可以用于衬底层952。
如图9所示，金属氧化物环964在接触至顶电极960的高度环绕金属氧化物层960。金属氧化物环964可包括例如氮氧化钛(TiNOx)、二氧化硅(SiO2)、氧化铪(HfOx)、氮氧化钛(TiNOx)、氧化钛(TiOx)、氧化铝(AlOx)、氧化钨(WOx)等。且优选地，金属氧化物环964选用的材料是使其电阻值高于存储元件959的中间部分的电阻值，存储元件959的中间部分也就是金属氧化物层960。
所述的实施例中，导电元件956包括钨，金属氧化物层960为氧化钨，金属氧化物环964为氮氧化钛(TiNOx)，衬底层954包括氮化钛(TiN)或双层结构的氮化硅和氮化钛。
除了存储单元，例如是前述的相变化存储单元和金属氧化物存储单元、固态电解质(导电桥)存储单元和磁阻存储单元均可以应用于本发明。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种存储装置，其特征在于，包括：
一存储阵列，具有多个存储单元；
一冗余阵列(redundancy array)，具有多个冗余单元(redundancy cell)；
一冗余映射存储器(redundancy mapping store)，具有多个条目，以映像该存储阵列中的该些存储单元的地址至该些冗余单元的地址；以及
一电路，耦接至该冗余阵列和该存储阵列，该电路响应一写入命令以执行一写入操作，
该写入操作是写入一数据值，该数据值在该存储阵列中具有一选定地址，且不论该冗余映像存储器中对于该选定地址是否具有一有效条目；对该存储阵列中具有该选定地址的一存储单元采取一写入/验证周期；以及若选定的该存储单元未通过验证，接着写入该数据值至该冗余阵列中的一冗余单元，及改变或写入一条目至该冗余映像存储器以映像该选定地址至该冗余单元。
2.根据权利要求1所述的存储装置，其中在该写入操作中，若选定的该存储单元通过验证，接着对于该选定地址移除该冗余映像存储器中的一条目或标记该冗余映像存储器中的一条目为无效。
3.根据权利要求1所述的存储装置，其中在对该存储阵列中的该选定地址的一后续写入操作中，对该存储阵列中具有该选定地址的一存储单元采取一写入/验证周期，以及若选定的该存储单元通过验证，接着对于该选定地址移除该冗余映像存储器中的一条目或标记该冗余映像存储器中的一条目为无效。
4.根据权利要求2所述的存储装置，其中映像至该选定地址的该冗余单元可用于对于一不同地址存储另一数据值。
5.根据权利要求1所述的存储装置，其特征在于，还包括：
一存储地址译码器和一冗余地址译码器，分别耦接至该存储阵列和该冗余阵列。
6.根据权利要求1所述的存储装置，其中该冗余映像存储器耦接至该存储地址译码器和该冗余地址译码器。
7.根据权利要求1所述的存储装置，其中一第二写入操作包括写入一第二数据值，该第二数据值在该存储阵列中具有该选定地址，且不论该冗余映像存储器中对于该选定地址是否具有一有效条目；对该存储阵列中具有该选定地址的该存储单元采取一写入/验证周期；以及若选定的该存储单元未通过验证，接着写入该第二数据值至一冗余单元，该冗余单元为相同或不同于存储该数据值的该冗余单元。
8.根据权利要求1所述的存储装置，其特征在于，还包括一第二映射存储器，具有多个条目以映像该存储阵列中的多个硬件错误位(hard failbits)的地址至一第二冗余阵列中的多个冗余单元的地址。
9.根据权利要求8所述的存储装置，其中该冗余阵列中的该些冗余单元可用来取代该存储阵列中的多个软件错误位(soft fail bits)，该第二冗余阵列中的该些冗余单元可用来取代该存储阵列中的该些硬件错误位。
10.根据权利要求8所述的存储装置，其特征在于，还包括一第二冗余地址译码器，耦接至该第二冗余阵列。
11.一种存储装置的写入方法，其特征在于，该存储装置包括：
一存储阵列，具有多个存储单元；
一冗余阵列，具有多个冗余单元；及
一冗余映射存储器，具有多个条目，以映像该存储阵列中的该些存储单元的地址至该些冗余单元的地址；
该写入方法包括：
写入一数据值，该数据值在该存储阵列中具有一选定地址，且不论该冗余映像存储器中对于该选定地址是否具有一有效条目；
对该存储阵列中具有该选定地址的一存储单元采取一写入/验证周期；以及
若选定的该存储单元未通过验证，接着写入该数据值至该冗余阵列中的一冗余单元，及改变或写入一条目至该冗余映像存储器以映像该选定地址至该冗余单元。
12.根据权利要求11所述的存储装置的写入方法，其特征在于，还包括：
在一写入操作中，若选定的该存储单元通过验证，接着对于该选定地址移除该冗余映像存储器中的一条目或标记该冗余映像存储器中的一条目为无效。
13.根据权利要求11所述的存储装置的写入方法，其中在对该存储阵列中的该选定地址的一后续写入操作中，对该存储阵列中具有该选定地址的一存储单元采取一写入/验证周期，以及若选定的该存储单元通过验证，接着对于该选定地址移除该冗余映像存储器中的一条目或标记该冗余映像存储器中的一条目为无效。
14.根据权利要求11所述的存储装置的写入方法，其中映像至该选定地址的该冗余单元可用于对于一不同地址存储另一数据值。
15.根据权利要求11所述的存储装置的写入方法，其特征在于，若该冗余映像存储器中对于该选定地址有一有效条目，该写入方法还包括：
失能耦接至该存储阵列的一存储译码器；以及
致能耦接至该冗余阵列的一冗余译码器。
16.根据权利要求11所述的存储装置的写入方法，其中该存储装置还包括多个第二冗余单元于一第二冗余阵列中。
17.根据权利要求16所述的存储装置的写入方法，其中该存储装置还包括一第二冗余地址译码器，耦接至该第二冗余阵列。
18.根据权利要求11所述的存储装置的写入方法，其中该冗余阵列中的该些冗余单元可用来取代该存储阵列中的多个软件错误位。
19.根据权利要求16所述的存储装置的写入方法，其中该第二冗余阵列中的该些第二冗余单元可用来取代该存储阵列中的该些硬件错误位。
20.根据权利要求11所述的存储装置的写入方法，其中该存储装置还包括一第二映射存储器，具有多个条目以映像该存储阵列中的多个硬件错误位(hard fail bits)的地址至一第二冗余阵列中的多个冗余单元的地址。
CN201610146131.XA 2015-11-17 2016-03-15 存储器装置及相应的写入方法 Active CN106710635B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/943,366 US9449720B1 (en) 2015-11-17 2015-11-17 Dynamic redundancy repair
US14/943,366 2015-11-17

Publications (2)

Publication Number Publication Date
CN106710635A true CN106710635A (zh) 2017-05-24
CN106710635B CN106710635B (zh) 2019-12-24

Family

ID=56896177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610146131.XA Active CN106710635B (zh) 2015-11-17 2016-03-15 存储器装置及相应的写入方法

Country Status (3)

Country Link
US (1) US9449720B1 (zh)
CN (1) CN106710635B (zh)
TW (1) TWI582782B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021134628A1 (zh) * 2019-12-31 2021-07-08 华为技术有限公司 一种存储器的失效修复方法及装置
WO2022041962A1 (zh) * 2020-08-27 2022-03-03 长鑫存储技术有限公司 数据传输电路和存储器
CN116072195A (zh) * 2023-04-06 2023-05-05 长鑫存储技术有限公司 存储器
WO2024093045A1 (zh) * 2022-11-02 2024-05-10 长鑫存储技术有限公司 存储器

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10002042B2 (en) * 2015-10-22 2018-06-19 Sandisk Technologies Llc Systems and methods of detecting errors during read operations and skipping word line portions
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10192601B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Memory instruction pipeline with an additional write stage in a memory device that uses dynamic redundancy registers
US10366774B2 (en) * 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10192602B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Smart cache design to prevent overflow for a memory device with a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10825543B2 (en) 2018-07-25 2020-11-03 International Business Machines Corporation Locating failures in memory with redundancy
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
KR20200091201A (ko) * 2019-01-22 2020-07-30 에스케이하이닉스 주식회사 메모리 시스템
CN112562775A (zh) * 2020-12-17 2021-03-26 普冉半导体(上海)股份有限公司 一种修复闪存的方法
US11573914B2 (en) * 2021-03-19 2023-02-07 Sandisk Technologies Llc Nonconsecutive mapping scheme for data path circuitry in a storage device
CN118038947A (zh) * 2022-11-02 2024-05-14 长鑫存储技术有限公司 存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385568C (zh) * 2002-07-03 2008-04-30 旺宏电子股份有限公司 存储元件及自动修复缺陷存储单元的方法及存取的方法
CN101377959A (zh) * 2007-08-30 2009-03-04 晶豪科技股份有限公司 冗余位线修复的选择方法及其装置
CN102165533A (zh) * 2008-09-30 2011-08-24 株式会社半导体能源研究所 半导体存储器件
CN103632729A (zh) * 2012-08-27 2014-03-12 三星电子株式会社 具有冗余单元的半导体存储器件和系统及其方法
CN103902403A (zh) * 2012-12-27 2014-07-02 Lsi公司 经由冗余阵列的非易失性存储器编程故障恢复
US20140233312A1 (en) * 2002-11-29 2014-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data
CN104517654A (zh) * 2013-10-07 2015-04-15 爱思开海力士有限公司 半导体存储器件和包括其的半导体系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302497A (ja) 1997-04-28 1998-11-13 Fujitsu Ltd 不良アドレスの代替方法、半導体記憶装置、及び、半導体装置
TW374951B (en) 1997-04-30 1999-11-21 Toshiba Corp Semiconductor memory
JP3161384B2 (ja) * 1997-09-16 2001-04-25 日本電気株式会社 半導体記憶装置とそのアクセス方法
US6992937B2 (en) 2003-07-28 2006-01-31 Silicon Storage Technology, Inc. Column redundancy for digital multilevel nonvolatile memory
JP4062247B2 (ja) * 2003-12-11 2008-03-19 ソニー株式会社 半導体記憶装置
KR100745403B1 (ko) 2005-08-25 2007-08-02 삼성전자주식회사 반도체 메모리 장치 및 그 셀프 테스트 방법
US8977912B2 (en) 2007-05-07 2015-03-10 Macronix International Co., Ltd. Method and apparatus for repairing memory
US20100250826A1 (en) * 2009-03-24 2010-09-30 Micron Technology, Inc. Memory systems with a plurality of structures and methods for operating the same
US8238149B2 (en) * 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US11119857B2 (en) * 2012-09-18 2021-09-14 Mosys, Inc. Substitute redundant memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385568C (zh) * 2002-07-03 2008-04-30 旺宏电子股份有限公司 存储元件及自动修复缺陷存储单元的方法及存取的方法
US20140233312A1 (en) * 2002-11-29 2014-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data
CN101377959A (zh) * 2007-08-30 2009-03-04 晶豪科技股份有限公司 冗余位线修复的选择方法及其装置
CN102165533A (zh) * 2008-09-30 2011-08-24 株式会社半导体能源研究所 半导体存储器件
CN103632729A (zh) * 2012-08-27 2014-03-12 三星电子株式会社 具有冗余单元的半导体存储器件和系统及其方法
CN103902403A (zh) * 2012-12-27 2014-07-02 Lsi公司 经由冗余阵列的非易失性存储器编程故障恢复
CN104517654A (zh) * 2013-10-07 2015-04-15 爱思开海力士有限公司 半导体存储器件和包括其的半导体系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021134628A1 (zh) * 2019-12-31 2021-07-08 华为技术有限公司 一种存储器的失效修复方法及装置
WO2022041962A1 (zh) * 2020-08-27 2022-03-03 长鑫存储技术有限公司 数据传输电路和存储器
US11687402B2 (en) 2020-08-27 2023-06-27 Changxin Memory Technologies, Inc. Data transmission circuit and memory
WO2024093045A1 (zh) * 2022-11-02 2024-05-10 长鑫存储技术有限公司 存储器
CN116072195A (zh) * 2023-04-06 2023-05-05 长鑫存储技术有限公司 存储器
CN116072195B (zh) * 2023-04-06 2023-08-18 长鑫存储技术有限公司 存储器
WO2024207588A1 (zh) * 2023-04-06 2024-10-10 长鑫存储技术有限公司 存储器

Also Published As

Publication number Publication date
CN106710635B (zh) 2019-12-24
US9449720B1 (en) 2016-09-20
TWI582782B (zh) 2017-05-11
TW201719670A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
CN106710635A (zh) 存储器装置及相应的写入方法
US11630724B2 (en) Memory controller including ECC circuit, memory system having the same, and method of operating memory system and memory controller
US7894254B2 (en) Refresh circuitry for phase change memory
US9336879B2 (en) Multiple phase change materials in an integrated circuit for system on a chip application
CN106205671B (zh) 存储器系统及其管理方法
US7830726B2 (en) Data storage using read-mask-write operation
US7701750B2 (en) Phase change device having two or more substantial amorphous regions in high resistance state
KR101358548B1 (ko) 불휘발성 반도체 기억 장치 및 그 구동 방법
TW201232543A (en) Verification algorithm for metal-oxide resistive memory
US7944729B2 (en) Simultaneously writing multiple addressable blocks of user data to a resistive sense memory cell array
US20210066584A1 (en) Non-stoichiometric resistive switching memory device and fabrication methods
TW201507225A (zh) 用於雙端記憶體內金屬電極之降低擴散
CN107305783A (zh) 针对双极性操作的存储器装置及方法
US8421048B2 (en) Non-volatile memory with active ionic interface region
TWI623934B (zh) 具有阻抗漂移的非揮發性記憶體晶胞與參考晶胞之更新
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
CN101872645B (zh) 选通管复用结构的电阻存储器、阵列及其读操作方法
US11537471B2 (en) Memory controller, memory system including the same, and method of operating the memory controller
US20100108975A1 (en) Non-volatile memory cell formation
US9007808B1 (en) Safeguarding data through an SMT process
CN114762045A (zh) 用于存取存储器单元的方法及系统
TWI626654B (zh) 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法
CN115206378A (zh) 降低相变存储器阵列中的短位的影响的系统及方法
TW202137218A (zh) 用於存取記憶體單元之方法及系統
CN107425115A (zh) 利用铝作为蚀刻停止层

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant