CN106710513B - 一种栅极扫描电路以及显示面板 - Google Patents

一种栅极扫描电路以及显示面板 Download PDF

Info

Publication number
CN106710513B
CN106710513B CN201710170206.2A CN201710170206A CN106710513B CN 106710513 B CN106710513 B CN 106710513B CN 201710170206 A CN201710170206 A CN 201710170206A CN 106710513 B CN106710513 B CN 106710513B
Authority
CN
China
Prior art keywords
electrode
common node
transistor
shift register
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710170206.2A
Other languages
English (en)
Other versions
CN106710513A (zh
Inventor
简守甫
夏志强
敦栋梁
曹兆铿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201710170206.2A priority Critical patent/CN106710513B/zh
Publication of CN106710513A publication Critical patent/CN106710513A/zh
Application granted granted Critical
Publication of CN106710513B publication Critical patent/CN106710513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明公开了一种栅极扫描电路以及显示面板，栅极扫描电路包括：在第一方向上依次排布的N个移位寄存器，N为大于4的正整数；移位寄存器具有第一扫描顺序控制端、第二扫描顺序控制端、第一输入端、第二输入端以及输出端；N个移位寄存器在第一方向上依次为第1级移位寄存器‑第N级移位寄存器；对于第n级移位寄存器，其第一扫描顺序控制端与第n‑c级移位寄存器的输出端连接，其第二扫描顺序控制端与第n+d级移位寄存器的输出端连接，其第一输入端与第n‑a级移位寄存器的输出端连接，其第二输入端与第n+b级移位寄存器的输出端连接。本发明技术方案解决了栅极扫描电路直流偏置问题，提高了稳定性以及可靠性。

Description

一种栅极扫描电路以及显示面板
技术领域
本发明涉及显示装置技术领域，更具体的说，涉及一种栅极扫描电路以及显示面板。
背景技术
随着科学技术的不断发展，越来越多的显示装置被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
显示装置实现显示功能的主要部件是显示面板。显示面板需要通过栅极扫描电路按照预设的扫描顺序逐一扫描栅极线，以便于驱动显示面板的像素进行图像显示。栅极扫描电路由多个级联的移位寄存器构成，移位寄存器与栅极线一一对应连接。
在逐一扫描栅极线时，栅极扫描电路的扫描顺序一般具有正向扫描顺序以及反向扫描顺序。正向扫描顺序即栅极扫描电路由第一条栅极线开始，由上至下的逐一扫描各条栅极线，直至扫描完最后一条栅极线。反向扫描顺序即栅极扫描电路由最后一条栅极线开始，由下至上的逐一扫描各条栅极线，直至扫描完第一条栅极线。
现有的栅极扫描电路中，无论采用正向扫描顺序还是采用反向扫描顺序，均会导致移位寄存器中控制扫描方向的一个晶体管处于直流偏置状态，在长时间的显示驱动过程中，直流偏置问题会导致该晶体管的阈值电压漂移，影响栅极扫描电路的稳定性以及可靠性。
发明内容
为了解决上述问题，本发明提供了一种栅极扫描电路以及显示面板，解决了移位寄存器中晶体管直流偏置问题，避免了晶体管的阈值电压漂移，提高了栅极扫描电路的稳定性以及可靠性。
为了实现上述目的，本发明提供如下技术方案：
一种栅极扫描电路，其特征在于，包括：
在第一方向上依次排布的N个移位寄存器，N为大于4的正整数；
所述移位寄存器具有第一扫描顺序控制端、第二扫描顺序控制端、第一输入端、第二输入端以及输出端；
N个所述移位寄存器在所述第一方向上依次为第1级移位寄存器-第N级移位寄存器；
当扫描第n级移位寄存器时，对于第n级移位寄存器，其第一扫描顺序控制端与第n-c级移位寄存器的输出端连接，以获取第一控制信号，其第二扫描顺序控制端与第n+d级移位寄存器的输出端连接，以获取第二控制信号，其第一输入端与第n-a级移位寄存器的输出端连接，以获取第一输入信号，其第二输入端与第n+b级移位寄存器的输出端连接，以获取第二输入信号；
其中，n为正整数；a、b、c、d均为常数，且均为小于N的正整数，c-a≥1，d-b≥1。
可选的，在栅极扫描电路上述中，所述移位寄存器包括：扫描顺序控制模块、上拉模块以及下拉模块；
所述扫描顺序控制模块通过第一公共节点与所述上拉模块以及所述下拉模块连接；
所述扫描顺序控制模块根据所述第一扫描顺序控制端输入的第一控制信号、所述第二扫描顺序控制端输入的第二控制信号、所述第一输入端输入的第一输入信号以及所述第二输入端输入的第二输入信号，生成节点控制信号；
当所述上拉模块响应所述节点控制信号时，所述上拉模块用于使得所述输出端输出高电位；
当所述下拉模块响应所述节点控制信号时，所述下拉模块用于使得所述输出端输出低电位。
可选的，在栅极扫描电路上述中，所述扫描顺序控制模块包括：第一晶体管以及第二晶体管；
所述第一晶体管的栅极连接所述第一扫描顺序控制端，其第一电极连接所述第一输入端，其第二电极连接所述第一公共节点；
所述第二晶体管的栅极连接所述第二扫描顺序控制端，其第一电极连接所述第二输入端，其第二电极连接所述第一公共节点。
可选的，在栅极扫描电路上述中，所述上拉模块包括：
储能电容，所述储能电容的第一极板与所述第一公共节点连接，其第二极板与所述输出端连接；
第三晶体管，所述第三晶体管的栅极连接第二公共节点，其第一电极连接第三公共节点，其第二电极连接所述第一公共节点；
第四晶体管，所述第四晶体管的栅极连接第四公共节点，其第一电极连接第五公共节点，其第二电极连接所述第一公共节点；
第五晶体管，所述第五晶体管的栅极连接所述第一公共节点，其第一电极用于输入时钟信号，其第二电极连接所述输出端；
其中，所述第三公共节点以及所述第五公共节点用于输入所述低电位。
可选的，在栅极扫描电路上述中，所述下拉模块包括：结构对称的第一支路以及第二支路。
可选的，在栅极扫描电路上述中，所述第一支路包括：
第六晶体管，所述第六晶体管的栅极以及第一电极用于输入第一电压信号，其第二电极与所述第二公共节点连接；
第七晶体管，所述第七晶体管的栅极用于输入第二电压信号，其第一电极与所述第三公共节点连接，其第二电极与所述第二公共节点连接；
第八晶体管，所述第八晶体管的栅极与所述第一公共节点连接，其第一电极与所述第二公共节点连接，其第二电极与所述第三公共节点连接；
第九晶体管，所述第九晶体管的栅极与所述第二公共节点连接，其第一电极与所述输出端连接，其第二电极与所述第三公共节点连接。
可选的，在栅极扫描电路上述中，所述第二支路包括：
第十晶体管，所述第十晶体管的栅极以及第一电极用于输入第二电压信号，其第二电极与所述第四公共节点连接；
第十一晶体管，所述第十一晶体管的栅极用于输入第一电压信号，其第一电极与所述第五公共节点连接，其第二电极与所述第四公共节点连接；
第十二晶体管，所述第十二晶体管的栅极与所述第一公共节点连接，其第一电极与所述第四公共节点连接，其第二电极与所述第五公共节点连接；
第十三晶体管，所述第十三晶体管的栅极与所述第四公共节点连接，其第一电极与所述输出端连接，其第二电极与所述第五公共节点连接。
可选的，在栅极扫描电路上述中，所述第一支路以及所述第二支路均用于输入第一电压信号以及第二电压信号；
所述第一电压信号以及所述第二电压信号用于控制所述第一支路以及所述第二支路，使得所述第一支路以及所述第二支路交替的响应所述节点控制信号。
可选的，在栅极扫描电路上述中，当所述第一电压信号为高电位，所述第二电压信号为低电位时，所述第一支路用于响应所述节点控制信号，使得所述输出端输出低电位；
当所述第一电压信号为低电位，所述第二电压信号为高电位时，所述第二支路用于响应所述节点控制信号，使得所述输出端输出低电位。
可选的，在栅极扫描电路上述中，a＝1，b＝1，c＝2，d＝2；
或，a＝2，b＝2，c＝4，d＝4；
或，a＝2，b＝2，c＝3，d＝3；
或，a＝2，b＝1，c＝3，d＝3。
本发明还提供了一种显示面板，所述显示面板包括：
N条平行设置的栅极线；
与所述栅极线连接的栅极扫描电路；
其中，所述栅极扫描电路为上述栅极扫描电路；所述栅极扫描电路中移位寄存器的输出端与所述栅极线一一对应连接。
通过上述描述可知，本发明技术方案提供的栅极扫描电路以及显示面板中，对于当前扫描的第n级移位寄存器，以第n-c级移位寄存器的输出信号为第一控制信号，以第n+d级移位寄存器的输出信号为第二控制信号，以第一输入端与第n-a级移位寄存器的输出信号为第一输入信号，其第二输入端与第n+b级移位寄存器的输出信号为第二输入信号，无论采用正向扫描还是采用反向扫描，可以使得在扫描任意一级移位寄存器时，移位寄存器中控制扫描方向的晶体管在处于关闭状态时，控制扫描方向的晶体管在处于关闭状态的大部分时间段内，其控制端、第一电极以及第二电极均为低电位，进而避免了控制扫描方向的晶体管出现直流偏置的问题，避免了控制扫描方向的晶体管的阈值电压漂移，提高了栅极扫描电路的稳定性以及可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种栅极扫描电路的结构示意图；
图2为本发明实施例提供的一种移位寄存器的电路图；
图3为本发明实施例提供的一种正向扫描时序图；
图4为本发明实施例提供的一种反向扫描时序图；
图5a与图5b为本发明实施例提供的另一种栅极扫描电路的结构示意图；
图6为本发明实施例提供的另一种正向扫描时序图；
图7为图6的局部放大图；
图8为本发明实施例提供的另一种反向扫描时序图；
图9为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种栅极扫描电路的结构示意图，该栅极扫描电路包括：在第一方向Y上依次排布的N个移位寄存器11，N为大于4的正整数。
每一个所述移位寄存器11具有第一扫描顺序控制端SET、第二扫描顺序控制端RESET、第一输入端FW、第二输入端BW以及输出端Gout。N个所述移位寄存器11在所述第一方向Y上依次为第1级移位寄存器ASG(1)-第N级移位寄存器ASG(N)。
当扫描第n级移位寄存器ASG(n)时，对于第n级移位寄存器，其第一扫描顺序控制端与第n-c级移位寄存器ASG(n-c)的输出端连接，以获取第一控制信号，其第二扫描顺序控制端与第n+d级移位寄存器ASG(n+d)的输出端连接，以获取第二控制信号，其第一输入端与第n-a级移位寄存器ASG(n-a)的输出端连接，以获取第一输入信号，其第二输入端与第n+b级移位寄存器ASG(n+b)的输出端连接，以获取第二输入信号。
其中，n为正整数；a、b、c、d均为常数，且均为小于N的正整数，c-a≥1，d-b≥1。每个所述移位寄存器11还具有一个时钟信号端CK，用于连接时钟信号线12。时钟信号线12的条数根据栅极扫描电路的时序以及移位寄存器11的接连关系设置，使得c+d≤A，A为时钟信号线12的条数。
图1所示实施方式中，示出了4条时钟信号线12，依次为第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3以及第四时钟信号线CK4。
本发明实施例中，每个移位寄存器11以一个前级移位寄存器的输出信号作为第一控制信号，以另一个前级移位寄存器的输出信号作为第一输入信号，以一个后级移位寄存器的输出信号作为第二控制信号，以另一个后级移位寄存器的输出信号作为第二输入信号。第一控制信号、第二控制信号、第一输入信号以及第二输入信号均是其他移位寄存器的输出信号，而移位寄存器的输出信号仅在一个时钟信号脉冲内为高电位，在其他时间段内均为低电位，进而可以使得控制扫描方向的晶体管在处于关闭状态的大部分时间段内，其控制端、第一电极以及第二电极均同时为低电位，进而避免了控制扫描方向的晶体管出现直流偏置的问题，避免了控制扫描方向的晶体管的阈值电压漂移，提高了栅极扫描电路的稳定性以及可靠性。
图1中，示出了在第一方向Y上依次排布的五个移位寄存器11，这五个移位寄存器11依次为第n-2级移位寄存器ASG(n-2)、第n-1级移位寄存器ASG(n-1)、第n级移位寄存器ASG(n)、第n+1级移位寄存器ASG(n+1)以及第n+2级移位寄存器ASG(n+2)，这五个移位寄存器11的输出信号依次为G(n-2)、G(n-2)、G(n)、G(n+1)以及G(n+2)。此时，a＝1，b＝1，c＝2，d＝2。第n-2级移位寄存器ASG(n-2)的时钟端CK与第三时钟信号线CK3连接。第n-1级移位寄存器ASG(n-1)的时钟端CK与第四时钟信号线CK4连接。第n级移位寄存器ASG(n)的时钟端CK与第一时钟信号线CK1连接。第n+1级移位寄存器ASG(n+1)的时钟端CK与第二时钟信号线CK2连接。第n+2级移位寄存器ASG(n+2)的时钟端CK与第三时钟信号线CK3连接。
该栅极扫描电路还包括：第一信号线，所述第一信号线用于为不存在前级移位寄存器作为第一控制信号的移位寄存器提供第一控制信号；第二信号线，所述第二信号线用于为不存在前级移位寄存器作为第一输入信号的移位寄存器提供第一输入信号；第三信号线，所述第三信号线用于为不存在后级移位寄存器作为第二控制信号的移位寄存器提供第二控制信号；第四信号线，所述第四信号线用于为不存在后级移位寄存器作为第二输入信号的移位寄存器提供第二输入信号。图1中未示出所述第一信号线、所述第二信号线、所述第三信号线以及所述四信号线。如当a＝1，b＝1，c＝2，d＝2时，对于第1级移位寄存器ASG(1)，没有前级移位寄存器为第1级移位寄存器ASG(1)输入第一控制信号以及第一输入信号，则需要两条信号线分别为第1级移位寄存器ASG(1)输入第一控制信号以及第一输入信号。对于第N级移位寄存器ASG(N)，没有后级移位寄存器为第1级移位寄存器ASG(1)提供第二控制信号以及第二输入信号，则需要两条信号线分别为第N级移位寄存器ASG(N)提供第二控制信号以及第二输入信号。
本发明实施例提供的栅极扫描电路中，所述移位寄存器11的结构可以如图2所示，图2为本发明实施例提供的一种移位寄存器的电路图，该移位寄存器包括：扫描顺序控制模块21、上拉模块22以及下拉模块23。
所述扫描顺序控制模块21通过第一公共节点P1与所述上拉模块22以及所述下拉模块23连接。所述扫描顺序控制模块21根据所述第一扫描顺序控制端SET输入的第一控制信号、所述第二扫描顺序控制端RESET输入的第二控制信号、所述第一输入端FW输入的第一输入信号以及所述第二输入端BW输入的第二输入信号，生成节点控制信号。当所述上拉模块22响应所述节点控制信号时，所述上拉模块22用于使得所述输出端GOUT输出高电位。当所述下拉模块23响应所述节点控制信号时，所述下拉模块23用于使得所述输出端GOUT输出低电位。
如图2所示，所述扫描顺序控制模块21包括：第一晶体管M1以及第二晶体管M2；所述第一晶体管M1的栅极连接所述第一扫描顺序控制端SET，其第一电极连接所述第一输入端FW，其第二电极连接所述第一公共节点P1；所述第二晶体管M2的栅极连接所述第二扫描顺序控制端RESET，其第一电极连接所述第二输入端BW，其第二电极连接所述第一公共节点P1。
如图2所示，所述上拉模块22包括：储能电容C、第三晶体管M3、第四晶体管M4以及第五晶体管M5。
所述储能电容C的第一极板与所述第一公共节点P1连接，其第二极板与所述输出端GOUT连接。所述第三晶体管M3的栅极连接第二公共节点P2，其第一电极连接第三公共节点P3，其第二电极连接所述第一公共节点P1。所述第四晶体管M4的栅极连接第四公共节点P4，其第一电极连接第五公共节点P5，其第二电极连接所述第一公共节点P1。所述第五晶体管M5的栅极连接所述第一公共节点P1，其第一电极用于输入时钟信号，其第二电极连接所述输出端GOUT。所述第五晶体管M5的第一电极与时钟信号端CK连接，以便于输入时钟信号。
其中，所述第三公共节点P3以及所述第五公共节点P5用于输入所述低电位。可以使得所述第三公共节点P3以及所述第五公共节点P5均与输入恒定低电位VGL的输入端连接，以输入所述低电位。
本发明实施例中，高电位为大于零的预设电压，低电位为小于零的预设电压，可以根据需求设计，在此不对高电位以及低电位的具体电压进行限定。
如图2所示，所述下拉模块23包括：结构对称的第一支路231以及第二支路232。
所述第一支路231包括：第六晶体管M6、第七晶体管M7、第八晶体管M8以及第九晶体管M9。所述第六晶体管M6的栅极以及第一电极用于输入第一电压信号V1，其第二电极与所述第二公共节点P2连接。所述第七晶体管M7的栅极用于输入第二电压信号V2，其第一电极与所述第三公共节点P3连接，其第二电极与所述第二公共节点P2连接。所述第八晶体管M8的栅极与所述第一公共节点P1连接，其第一电极与所述第二公共节点P2连接，其第二电极与所述第三公共节点P3连接。所述第九晶体管M9的栅极与所述第二公共节点P2连接，其第一电极与所述输出端GOUT连接，其第二电极与所述第三公共节点P3连接。
所述第二支路232包括：第十晶体管M10、第十一晶体管M11、第十二晶体管M12以及第十三晶体管M13。所述第十晶体管M10的栅极以及第一电极用于输入第二电压信号V2，其第二电极与所述第四公共节点P4连接。所述第十一晶体管M11的栅极用于输入第一电压信号V1，其第一电极与所述第五公共节点P5连接，其第二电极与所述第四公共节点P4连接。所述第十二晶体管M12的栅极与所述第一公共节点P1连接，其第一电极与所述第四公共节点P4连接，其第二电极与所述第五公共节点P5连接。所述第十三晶体管M13的栅极与所述第四公共节点P4连接，其第一电极与所述输出端GOUT连接，其第二电极与所述第五公共节点P5连接。
所述第一支路231以及所述第二支路232均用于输入第一电压信号V1以及第二电压信号V2。所述第一电压信号V1以及所述第二电压信号V2用于控制所述第一支路231以及所述第二支路232，使得所述第一路231以及所述第二支路232交替的响应所述节点控制信号。也就是说，当任意移位寄存器11处于扫描状态时，第一节点P1输出所述节点控制信号，如果需要输出端GOUT在持续的多个时钟脉冲时序段内持续输出低电位时，下拉模块23中第一支路231与第二支路232交替工作，这样相对于采用一个支路持续控制输出端GOUT输出低电位的实施方式，能够避免下路模块23中晶体管的阈值电压漂移，提高了电路的可靠性以及稳定性。
本发明实施例中，移位寄存器11中所有晶体管均为NMOS，NMOS在高电位时导通，在低电位时关断。需要是的是，本发明实施例所述栅极扫描电路中，移位寄存器11的结构不局限于图2所示实施方式，其他基于扫描顺序控制模块的移位寄存器都适用于本发明实施例所述栅极扫描电路。
在图2所示实施方式中，当所述第一电压信号V1为高电位，所述第二电压信号V2为低电位时，所述第一支路231用于响应所述节点控制信号，使得所述输出端GOUT输出低电位。当所述第一电压信号V1为低电位，所述第二电压信号V2为高电位时，所述第二支路232用于响应所述节点控制信号，使得所述输出端GOUT输出低电位。
当a＝1，b＝1，c＝2，d＝2时，对于上述电路结构的移位寄存器，如果采用正向扫描方式，在第一方向Y上，由第1级移位寄存器ASG(1)开始逐一扫描各个移位寄存器11，直至扫描完第N级移位寄存器ASG(N)结束，此时的扫描时序图如图3所示，图3为本发明实施例提供的一种正向扫描时序图。图3中，横向虚线表示零电位，同一波形信号中，横向虚线上方为高电位，下方为低电位。
在时间段T(即在第一扫描顺序控制端SET的高电位开始至第二扫描顺序控制端RESET的高电位结束时间段)外时，第一晶体管M1以及第二晶体管M2的控制端、第一电极以及第二电极均为低电位。可见，对于第一晶体管M1以及第二晶体管M2，在它们截止的状态的绝大部分时间(时间段T以外的时间)，控制端、第一电极以及第二电极都是长时间同时处于低电位的状态，没有直流偏置，进而避免了阈值电压漂移问题。
如果采用反向扫描，在第一方向Y上，由第N级移位寄存器ASG(N)开始逐一扫描各个移位寄存器11，直至扫描完第1级移位寄存器ASG(1)结束，此时的扫描时序图如图4所示，图4为本发明实施例提供的一种反向扫描时序图。
同样，在时间段t(即在第二扫描顺序控制端RESET的高电位开始至第一扫描顺序控制端SET的高电位结束时间段)外时，第一晶体管M1以及第二晶体管M2的控制端、第一电极以及第二电极均为低电位。可见，对于第一晶体管M1以及第二晶体管M2，在它们截止的状态的绝大部分时间(时间段t以外的时间)，控制端、第一电极以及第二电极都是长时间同时处于低电位的状态，没有直流偏置，进而避免了阈值电压漂移问题。
而现有技术中，一般设置第一输入信号FW以及第二输入信号BW中的一个为恒定高电位，另一个为恒定低电位，会使得第一晶体管M1以及第二晶体管M2中始终有一个在关闭(即控制端为低电位)时，第一电极为高电位，使得晶体管在处于关闭状态时，长时间内控制端、第一电极以及第二电极不同时为低电位，会造成阈值电压漂移，影响电路的稳定性以及可靠性。
在图1-图4所示实施方式中，以a＝1，b＝1，c＝2，d＝2为例进行说明，在其他实施方式中，还可以设置a＝2，b＝2，c＝3，d＝3，此时栅极扫描电路中各级移位寄存器11的级联关系如图5a以及图5b所示。图5a与图5b为本发明实施例提供的另一种栅极扫描电路的结构示意图，示出了第n-4级移位寄存器ASG(n-4)至第n+5级移位寄存器ASG(n+5)的级联关系，为了便于清楚显示级联关系，将第n-4级移位寄存器ASG(n-4)至第n+5级移位寄存器ASG(n+5)通过图5a与图5b两幅说明书附图示出。
在图5a以及图5b所示栅极级联电路中，具有8条时钟信号线12，依次为第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3、第四时钟信号线CK4、第五时钟信号线CK5、第六时钟信号线CK6、第七时钟信号线CK7以及第八时钟信号线CK8。同样，该栅极扫描电路还包括：第一信号线，所述第一信号线用于为不存在前级移位寄存器作为第一控制信号的移位寄存器提供第一控制信号；第二信号线，所述第二信号线用于为不存在前级移位寄存器作为第一输入信号的移位寄存器提供第一输入信号；第三信号线，所述第三信号线用于为不存在后级移位寄存器作为第二控制信号的移位寄存器提供第二控制信号；第四信号线，所述第四信号线用于为不存在后级移位寄存器作为第二输入信号的移位寄存器提供第二输入信号。图1中未示出所述第一信号线、所述第二信号线、所述第三信号线以及所述四信号线。
图5a和图5b所示栅极扫描电路中，如果采用正向扫描方式，此时的扫描时序图如图6和图7所示，图6为本发明实施例提供的另一种正向扫描时序图，图7为图6的局部放大图。基于图1所示栅极扫描电路的正向扫描分析，同理可知，图5a和图5b所示栅极扫描电路进行正向扫描时，对于第一晶体管M1以及第二晶体管M2，在它们截止的状态的绝大部分时间(时间段T以外的时间)，控制端、第一电极以及第二电极都是长时间同时处于低电位的状态，没有直流偏置，进而避免了阈值电压漂移问题。
图5a和图5b所示栅极扫描电路中，如果采用反向扫描方式，此时的扫描时序图如图8所示，图8为本发明实施例提供的另一种反向扫描时序图。基于图1所示栅极扫描电路的正向扫描分析，同理可知，图5a和图5b所示栅极扫描电路进行反向扫描时，对于第一晶体管M1以及第二晶体管M2，在它们截止的状态的绝大部分时间(时间段T以外的时间)，控制端、第一电极以及第二电极都是长时间同时处于低电位的状态，没有直流偏置，进而避免了阈值电压漂移问题。
在其他实施方式中，还可以设置a＝2，b＝2，c＝4，d＝4；或，a＝2，b＝1，c＝3，d＝3。此时，时钟信号线的连接方式以及对应的时序图可以根据需求设定，在此不再一一举例说明。
基于上述实施例，本发明另一实施例还提供了一种显示面板，该显示面板如图9所示，图9为本发明实施例提供的一种显示面板的结构示意图，该显示面板包括：N条平行设置的栅极线51；与所述栅极线51连接的栅极扫描电路52。
其中，所述栅极扫描电路52为上述实施例所述的栅极扫描电路。栅极线51的延伸方向与第一方向Y平行。所述栅极扫描电路52中移位寄存器的输出端与所述栅极线51一一对应连接。所述栅极扫描电路52中每一个移位寄存器对应连接一条栅极线51。设定在第一方向Y上具有N条栅极线51，依次为第1条栅极线-第N条栅极线。可以设置第i级移位寄存器与第i条栅极线连接。
本发明实施例中，显示面板采用上述实施例中的栅极扫描电路，可以避免直流偏置问题，具有更好的稳定性以及可靠性。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种栅极扫描电路，其特征在于，包括：
在第一方向上依次排布的N个移位寄存器，N为大于4的正整数；
所述移位寄存器具有第一扫描顺序控制端、第二扫描顺序控制端、第一输入端、第二输入端以及输出端；
N个所述移位寄存器在所述第一方向上依次为第1级移位寄存器-第N级移位寄存器；
当扫描第n级移位寄存器时，对于第n级移位寄存器，其第一扫描顺序控制端与第n-c级移位寄存器的输出端连接，以获取第一控制信号，其第二扫描顺序控制端与第n+d级移位寄存器的输出端连接，以获取第二控制信号，其第一输入端与第n-a级移位寄存器的输出端连接，以获取第一输入信号，其第二输入端与第n+b级移位寄存器的输出端连接，以获取第二输入信号；
其中，n为正整数；a、b、c、d均为常数，且均为小于N的正整数，c-a≥1，d-b≥1；每个移位寄存器以一个前级移位寄存器的输出信号作为第一控制信号，以另一个前级移位寄存器的输出信号作为第一输入信号，以一个后级移位寄存器的输出信号作为第二控制信号，以另一个后级移位寄存器的输出信号作为第二输入信号，第一控制信号、第二控制信号、第一输入信号以及第二输入信号均是其他移位寄存器的输出信号，移位寄存器的输出信号仅在一个时钟信号脉冲内为高电位，在其他时间段内均为低电位。
2.根据权利要求1所述的栅极扫描电路，其特征在于，所述移位寄存器包括：扫描顺序控制模块、上拉模块以及下拉模块；
所述扫描顺序控制模块通过第一公共节点与所述上拉模块以及所述下拉模块连接；
所述扫描顺序控制模块根据所述第一扫描顺序控制端输入的第一控制信号、所述第二扫描顺序控制端输入的第二控制信号、所述第一输入端输入的第一输入信号以及所述第二输入端输入的第二输入信号，生成节点控制信号；
当所述上拉模块响应所述节点控制信号时，所述上拉模块用于使得所述输出端输出高电位；
当所述下拉模块响应所述节点控制信号时，所述下拉模块用于使得所述输出端输出低电位。
3.根据权利要求2所述的栅极扫描电路，其特征在于，所述扫描顺序控制模块包括：第一晶体管以及第二晶体管；
所述第一晶体管的栅极连接所述第一扫描顺序控制端，其第一电极连接所述第一输入端，其第二电极连接所述第一公共节点；
所述第二晶体管的栅极连接所述第二扫描顺序控制端，其第一电极连接所述第二输入端，其第二电极连接所述第一公共节点。
4.根据权利要求2所述的栅极扫描电路，其特征在于，所述上拉模块包括：
储能电容，所述储能电容的第一极板与所述第一公共节点连接，其第二极板与所述输出端连接；
第三晶体管，所述第三晶体管的栅极连接第二公共节点，其第一电极连接第三公共节点，其第二电极连接所述第一公共节点；
第四晶体管，所述第四晶体管的栅极连接第四公共节点，其第一电极连接第五公共节点，其第二电极连接所述第一公共节点；
第五晶体管，所述第五晶体管的栅极连接所述第一公共节点，其第一电极用于输入时钟信号，其第二电极连接所述输出端；
其中，所述第三公共节点以及所述第五公共节点用于输入所述低电位。
5.根据权利要求4所述的栅极扫描电路，其特征在于，所述下拉模块包括：结构对称的第一支路以及第二支路。
6.根据权利要求5所述的栅极扫描电路，其特征在于，所述第一支路包括：
第六晶体管，所述第六晶体管的栅极以及第一电极用于输入第一电压信号，其第二电极与所述第二公共节点连接；
第七晶体管，所述第七晶体管的栅极用于输入第二电压信号，其第一电极与所述第三公共节点连接，其第二电极与所述第二公共节点连接；
第八晶体管，所述第八晶体管的栅极与所述第一公共节点连接，其第一电极与所述第二公共节点连接，其第二电极与所述第三公共节点连接；
第九晶体管，所述第九晶体管的栅极与所述第二公共节点连接，其第一电极与所述输出端连接，其第二电极与所述第三公共节点连接。
7.根据权利要求5所述的栅极扫描电路，其特征在于，所述第二支路包括：
第十晶体管，所述第十晶体管的栅极以及第一电极用于输入第二电压信号，其第二电极与所述第四公共节点连接；
第十一晶体管，所述第十一晶体管的栅极用于输入第一电压信号，其第一电极与所述第五公共节点连接，其第二电极与所述第四公共节点连接；
第十二晶体管，所述第十二晶体管的栅极与所述第一公共节点连接，其第一电极与所述第四公共节点连接，其第二电极与所述第五公共节点连接；
第十三晶体管，所述第十三晶体管的栅极与所述第四公共节点连接，其第一电极与所述输出端连接，其第二电极与所述第五公共节点连接。
8.根据权利要求5所述的栅极扫描电路，其特征在于，所述第一支路以及所述第二支路均用于输入第一电压信号以及第二电压信号；
所述第一电压信号以及所述第二电压信号用于控制所述第一支路以及所述第二支路，使得所述第一支路以及所述第二支路交替的响应所述节点控制信号。
9.根据权利要求8所述的栅极扫描电路，其特征在于，当所述第一电压信号为高电位，所述第二电压信号为低电位时，所述第一支路用于响应所述节点控制信号，使得所述输出端输出低电位；
当所述第一电压信号为低电位，所述第二电压信号为高电位时，所述第二支路用于响应所述节点控制信号，使得所述输出端输出低电位。
10.根据权利要求1所述的栅极扫描电路，其特征在于，a＝1，b＝1，c＝2，d＝2；
或，a＝2，b＝2，c＝4，d＝4；
或，a＝2，b＝2，c＝3，d＝3；
或，a＝2，b＝1，c＝3，d＝3。
11.一种显示面板，其特征在于，包括：
N条平行设置的栅极线；
与所述栅极线连接的栅极扫描电路；
其中，所述栅极扫描电路为如权利要求1-10任一项所述的栅极扫描电路；所述栅极扫描电路中移位寄存器的输出端与所述栅极线一一对应连接。
CN201710170206.2A 2017-03-21 2017-03-21 一种栅极扫描电路以及显示面板 Active CN106710513B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710170206.2A CN106710513B (zh) 2017-03-21 2017-03-21 一种栅极扫描电路以及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710170206.2A CN106710513B (zh) 2017-03-21 2017-03-21 一种栅极扫描电路以及显示面板

Publications (2)

Publication Number Publication Date
CN106710513A CN106710513A (zh) 2017-05-24
CN106710513B true CN106710513B (zh) 2020-03-17

Family

ID=58886852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710170206.2A Active CN106710513B (zh) 2017-03-21 2017-03-21 一种栅极扫描电路以及显示面板

Country Status (1)

Country Link
CN (1) CN106710513B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597431A (zh) * 2018-02-12 2018-09-28 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN109285505B (zh) * 2018-11-02 2020-06-23 北京大学深圳研究生院 一种移位寄存器单元、栅极驱动电路和显示装置
CN110428789B (zh) * 2019-08-09 2021-11-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134430A (zh) * 2014-07-04 2014-11-05 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN104332181A (zh) * 2014-11-03 2015-02-04 合肥鑫晟光电科技有限公司 一种移位寄存器及栅极驱动装置
CN106409213A (zh) * 2016-12-16 2017-02-15 上海中航光电子有限公司 一种移位寄存单元、栅极驱动电路及显示装置
CN106409207A (zh) * 2016-10-27 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5073547B2 (ja) * 2008-03-27 2012-11-14 ラピスセミコンダクタ株式会社 表示駆動回路と表示駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134430A (zh) * 2014-07-04 2014-11-05 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN104332181A (zh) * 2014-11-03 2015-02-04 合肥鑫晟光电科技有限公司 一种移位寄存器及栅极驱动装置
CN106409207A (zh) * 2016-10-27 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106409213A (zh) * 2016-12-16 2017-02-15 上海中航光电子有限公司 一种移位寄存单元、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
CN106710513A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
CN103258494B (zh) 一种移位寄存器、栅极驱动装置和液晶显示装置
CN106898287B (zh) 移位寄存器及其驱动方法、栅极驱动电路
CN101359511B (zh) 移位寄存器和采用该移位寄存器的液晶显示装置
WO2016123968A1 (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN108573668B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN111179797B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
US7239179B2 (en) Level conversion circuit, power supply voltage generation circuit, shift circuit, shift register circuit, and display apparatus
CN109448656B (zh) 移位暂存器和栅极驱动电路
CN109243351B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
TWI473069B (zh) 閘極驅動裝置
CN101339810B (zh) 移位寄存器和采用该移位寄存器的液晶显示装置
CN111179811A (zh) 一种移位寄存器单元、栅极驱动电路以及显示面板
CN110322847B (zh) 栅极驱动电路、显示装置及驱动方法
CN108806583B (zh) 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN106710513B (zh) 一种栅极扫描电路以及显示面板
CN112599071B (zh) 显示面板和显示装置
CN108417183B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110782940A (zh) 移位寄存单元、栅极驱动电路、阵列基板及显示装置
CN103021321A (zh) 移位寄存器与液晶显示装置
CN110189681B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN114170943B (zh) 移位寄存电路、显示面板和显示装置
CN109859701B (zh) 移位暂存器和栅极驱动电路
CN107871483B (zh) 一种goa电路嵌入式触控显示面板
CN107978265B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN113299223A (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant