CN106684122B - 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

导电层、薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN106684122B
CN106684122B CN201710040583.4A CN201710040583A CN106684122B CN 106684122 B CN106684122 B CN 106684122B CN 201710040583 A CN201710040583 A CN 201710040583A CN 106684122 B CN106684122 B CN 106684122B
Authority
CN
China
Prior art keywords
layer
metal
organophosphorus
complex
metal complex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710040583.4A
Other languages
English (en)
Other versions
CN106684122A (zh
Inventor
李海旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710040583.4A priority Critical patent/CN106684122B/zh
Publication of CN106684122A publication Critical patent/CN106684122A/zh
Priority to US15/828,768 priority patent/US10741661B2/en
Application granted granted Critical
Publication of CN106684122B publication Critical patent/CN106684122B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Abstract

本发明公开了一种导电层、薄膜晶体管及其制作方法、阵列基板和显示装置，属于显示器领域。所述导电层包括：一金属层，以及覆盖在所述金属层上的有机磷‑金属络合物。通过在金属表面制成有机磷‑金属络合物，一方面，有机磷‑金属络合物具有导电性并能够阻止金属表面与氧气接触，在作为TFT中的电极的材料时，能够在不影响电极性能的前提下避免金属氧化；另一方面，有机磷‑金属络合物可增加金属与光刻胶的结合力，避免光刻胶剥离，从而防止刻蚀液对不需要刻蚀位置的金属造成腐蚀。从而能够提高电极的稳定性及电子传输性能。

Description

导电层、薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及显示器领域，特别涉及一种导电层、薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
薄膜晶体管(英文Thin Film Transistor，简称TFT)是液晶显示器(英文LiquidCrystal Display，简称LCD)的重要组成部件。TFT基本结构依次为衬底、栅极、栅极绝缘层、有源层、源漏(英文Source/Drain，简称S/D)极以及绝缘保护层。
TFT中电极(栅极或SD极)材料通常会选择电阻尽量小、导电性强的材料，例如铜(Cu)或铝(Al)，以便减少功耗、降低压降及提高响应速度。以Cu为例，在采用Cu制作电极时，需要先沉积一层Cu，然后在Cu上形成光刻胶图案，然后采用刻蚀液对未被光刻胶图案遮挡的部分进行腐蚀，得到电极。但是，一方面，由于Cu导电性强，制作电极时通常有细线化要求，制成的电极的宽度较细，刻蚀时，对应的光刻胶图案也较细，且Cu与光刻胶的结合力不够强，造成光刻胶容易发生剥离，另一方面，刻蚀Cu所采用的刻蚀液粘稠度较稀，容易进入光刻胶和Cu之间，这两个方面原因可能会造成刻蚀液对不需要刻蚀掉的位置的Cu造成腐蚀。另外，Cu较为活泼，易与氧气及水分接触发生氧化，影响电极与其他膜层的接触电阻。
因此，在采用Cu或Al制作电极时，如何防止刻蚀液对不需要刻蚀位置的Cu或Al造成腐蚀，同时避免Cu或Al氧化等问题尤为重要。
发明内容
为了解决在采用Cu或Al制作电极时，如何防止刻蚀液对不需要刻蚀位置的Cu或Al造成腐蚀，同时避免Cu或Al氧化的问题，本发明实施例提供了一种导电层、薄膜晶体管及其制作方法、阵列基板和显示装置。所述技术方案如下：
第一方面，本发明实施例提供了一种导电层，所述导电层包括：一金属层，以及覆盖在所述金属层上的有机磷-金属络合物。
在本发明实施例的一种实现方式中，所述金属层为铜层，所述有机磷-金属络合物为有机磷-铜络合物；或者，所述金属层为铝层，所述有机磷-金属络合物为有机磷-铝络合物。
在本发明实施例的另一种实现方式中，所述金属层的厚度为3000-5000埃。
在本发明实施例的另一种实现方式中，所述有机磷-金属络合物的厚度为500-2000埃。
第二方面，本发明实施例还提供了一种导电层制备方法，所述方法包括：
提供一金属层；
在所述金属层上制作一层有机磷-金属络合物。
在本发明实施例的一种实现方式中，所述金属层为铜层，所述有机磷-金属络合物为有机磷-铜络合物；或者，所述金属层为铝层，所述有机磷-金属络合物为有机磷-铝络合物。
在本发明实施例的另一种实现方式中，在所述金属层上制作一层有机磷-金属络合物，包括：
采用湿刻设备将含磷药液喷涂在所述金属层表面，形成一层有机磷-金属络合物；或者，
在所述金属层上制作一层有机磷-金属络合物，包括：
将金属粉末与足量含磷药液反应，并对反应后的生成物进行烘干；将烘干后的生成物作为靶材，采用溅射工艺在所述金属层上制作一层有机磷-金属络合物。
在本发明实施例的另一种实现方式中，所述含磷的药液包括：有机磷化合物溶液、磷酸及其衍生物溶液、亚磷酸酯溶液和磷杂环化合物溶液。
第三方面，本发明实施例还提供了一种薄膜晶体管，所述薄膜晶体管包括：
衬底，依次设置在所述衬底上的栅极、栅极绝缘层、有源层和源漏极；
所述栅极和所述源漏极中的至少一个采用第一方面任一项所述的导电层制成。
第四方面，本发明实施例还提供了一种薄膜晶体管制作方法，包括：
提供一衬底；
在所述衬底上制作依次制作栅极、栅极绝缘层、有源层和源漏极；
所述栅极和所述源漏极中的至少一个采用如下方式制成：
制作一金属层；
在所述金属层上制作一层有机磷-金属络合物；
对所述金属层及其上的有机磷-金属络合物进行图形化处理，得到所述栅极或所述源漏极。
在本发明实施例的另一种实现方式中，所述金属层为铜层，所述有机磷-金属络合物为有机磷-铜络合物；或者，所述金属层为铝层，所述有机磷-金属络合物为有机磷-铝络合物。
在本发明实施例的另一种实现方式中，所述方法还包括：
对所述栅极进行中温回火处理，中温回火处理的温度小于金属的再结晶温度；或者，
对所述源漏极进行中温回火处理，中温回火处理的温度小于金属的再结晶温度。
第五方面，本发明实施例还提供了一种阵列基板，所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括衬底，依次设置在所述衬底上的栅极、栅极绝缘层、有源层和源漏极，所述阵列基板还包括与所述栅极同层设置的栅线和以及与所述源漏极同层设置的数据线，所述栅极、所述源漏极、所述栅线和所述数据线中的至少一个采用第一方面任一项所述的导电层制成。
第六方面，本发明实施例还提供了一种显示装置，所述显示装置包括如第五方面任一项所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是：
通过在金属表面制成有机磷-金属络合物，一方面，有机磷-金属络合物具有导电性并能够阻止金属表面与氧气接触，在作为TFT中的电极的材料时，能够在不影响电极性能的前提下避免金属氧化；另一方面，有机磷-金属络合物可增加金属与光刻胶的结合力，避免光刻胶剥离，从而防止刻蚀液对不需要刻蚀位置的金属造成腐蚀。从而能够提高电极的稳定性及电子传输性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种导电层的结构示意图；
图2是本发明实施例提供的一种导电层制作方法的流程图；
图3是本发明实施例提供的一种薄膜晶体管的结构示意图；
图4是本发明实施例提供的一种薄膜晶体管制作方法的流程图；
图5为本发明实施例提供的薄膜晶体管的制作过程中的结构示意图；
图6为本发明实施例提供的薄膜晶体管的制作过程中的结构示意图；
图7为本发明实施例提供的薄膜晶体管的制作过程中的结构示意图；
图8为本发明实施例提供的薄膜晶体管的制作过程中的结构示意图；
图9为本发明实施例提供的薄膜晶体管的制作过程中的结构示意图；
图10为本发明实施例提供的薄膜晶体管的制作过程中的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供了一种导电层的结构示意图，参见图1，导电层包括：一金属层100，以及覆盖在金属层100上的有机磷-金属络合物101。
本发明实施例通过在金属表面制成有机磷-金属络合物，一方面，有机磷-金属络合物具有导电性并能够阻止金属表面与氧气接触，在作为TFT中的电极的材料时，能够在不影响电极性能的前提下避免金属氧化；另一方面，有机磷-金属络合物可增加金属与光刻胶的结合力，避免光刻胶剥离，从而防止刻蚀液对不需要刻蚀位置的金属造成腐蚀。从而能够提高电极的稳定性及电子传输性能。
由于制作TFT的电极或电极线时，只有导电性强的金属材料具有细线化需求，才会出现其上的光刻胶易剥离以及易被腐蚀等问题，所以上述导电层中的金属层100优选为采用Cu(铜)或者Al(铝)制成，当然本发明实施例也不限制其他用于制作电极的金属，如Mo(钼)、Cr(铬)、Ti(钛)等。具体地，金属层100为铜层，有机磷-金属络合物101为有机磷-铜络合物；或者，金属层100为铝层，有机磷-金属络合物101为有机磷-铝络合物。
在本发明实施例中，金属层的厚度为3000-5000埃。将金属层的厚度设计为3000-5000埃，以铜为例，铜层厚度在3000-5000埃时，电阻为0.1-0.05Ω/□(方块电阻)，能够满足TFT的电极制作需要。
在本发明实施例中，有机磷-金属络合物的厚度为500-2000埃。将有机磷-金属络合物的厚度设计为500-2000埃，以铜为例，有机磷-金属络合物的厚度在500-2000埃时，电阻为0.7-0.3Ω/□，此时整个导电层的阻值在0.2-0.1Ω/□。有机磷-金属络合物的厚度设计为500-2000埃，既不会造成整个电极厚度过大，影响最终面板厚度，又不会因为厚度过小而达不到保护金属的需求。
图2是本发明实施例提供的一种导电层制备方法的流程图，参见图2，该方法包括：
步骤201：提供一金属层。
在本发明实施例中，提供一金属层可以包括：通过溅射工艺制作一金属层。
步骤202：在金属层上制作一层有机磷-金属络合物。
本发明实施例通过在金属表面制成有机磷-金属络合物，一方面，有机磷-金属络合物具有导电性并能够阻止金属表面与氧气接触，在作为TFT中的电极的材料时，能够在不影响电极性能的前提下避免金属氧化；另一方面，有机磷-金属络合物可增加金属与光刻胶的结合力，避免光刻胶剥离，从而防止刻蚀液对不需要刻蚀位置的金属造成腐蚀。从而能够提高电极的稳定性及电子传输性能。
由于制作TFT的电极或电极线时，只有导电性强的金属材料具有细线化需求，才会出现其上的光刻胶易剥离以及易被腐蚀等问题，所以上述导电层中的金属层优选为采用铜或者铝制成，当然本发明实施例也不限制其他用于制作电极的金属，如钼、铬、钛等。具体地，金属层为铜层，有机磷-金属络合物为有机磷-铜络合物；或者，金属层为铝层，有机磷-金属络合物为有机磷-铝络合物。
在一种可能的实现方式中，前述步骤202可以包括：
采用湿刻设备将含磷药液喷涂在金属层表面，形成一层有机磷-金属络合物。在该实现方式中，采用进行TFT中电极制作所需用到的湿刻设备进行有机磷-金属络合物制作，简单方便，且无需采用新的设备。
在该实现方式中，喷涂的温度可以为35-50度。采用该温度保证有机磷-金属络合物的正常制作。
在该实现方式中，喷涂的时间可以为30-90秒。采用该时间保证有机磷-金属络合物的正常制作。
在另一种可能的实现方式中，前述步骤202可以包括：
将金属粉末与足量含磷药液反应，并对反应后的生成物进行烘干；将烘干后的生成物作为靶材，采用溅射工艺在金属层上制作一层有机磷-金属络合物。在该实现方式中，采用溅射工艺进行有机磷-金属络合物制作，简单方便，且无需采用新的设备(金属层沉积也采用溅射工艺完成，可采用相同设备)。
在该实现方式中，将金属粉末与足量含磷药液反应时，金属粉末与含磷药液的质量分数比可以为1：20。
在该实现方式中，对反应后的生成物进行烘干，包括：在200-250度的温度下，将反应后的生成物烘干。
在该实现方式中，采用溅射工艺在金属层上制作一层有机磷-金属络合物时，溅射温度通常不高于50度。
在前述两种实现方式中，含磷的药液可以包括：有机磷化合物溶液(例如由α-萘酚和三氯化磷为原料制得的有机磷化合物溶液)、磷酸及其衍生物溶液、亚磷酸酯溶液和磷杂环化合物溶液。采用上述溶液，均能与金属反应形成有机磷-金属络合物。
在本发明实施例中，金属层的厚度可以为3000-5000埃，从而能够满足TFT的电极制作需要。有机磷-金属络合物的厚度可以为500-2000埃，既不会造成整个电极厚度过大，影响最终面板厚度，又不会因为厚度过小而达不到保护金属的需求。
图3是本发明实施例提供的一种薄膜晶体管的结构示意图，参见图3，薄膜晶体管包括：衬底301，依次设置在衬底301上的栅极302、栅极绝缘层303、有源层304和源漏极305。其中，栅极302和源漏极305中的至少一个采用图1所示的导电层制成。
本发明实施例采用金属层和有机磷-金属络合物组成的导电层制作栅极和源漏极中的至少一个，一方面，有机磷-金属络合物具有导电性并能够阻止金属表面与氧气接触，在作为TFT中的电极的材料时，能够在不影响电极性能的前提下避免金属氧化；另一方面，有机磷-金属络合物可增加金属与光刻胶的结合力，避免光刻胶剥离，从而防止刻蚀液对不需要刻蚀位置的金属造成腐蚀。从而能够提高电极的稳定性及电子传输性能。
在本发明实施例中，衬底301可以为透明衬底，例如玻璃衬底、硅衬底和塑料衬底等。栅极绝缘层303可以为氮化硅或氮氧化硅层。
在本发明实施例中，有源层304可以使用非晶硅、微晶硅或者多晶硅制成。例如，有源层304可以包括设置在栅极绝缘层303上的非晶硅层341和设置在非晶硅层341上的N型掺杂非晶硅层342。通过在非晶硅层上设置N型掺杂非晶硅层，可以避免非晶硅层与源漏极直接接触，降低非晶硅层与源漏极之间的晶格失配。
进一步地，该薄膜晶体管还可以包括设置在源漏极305上的钝化层306，通过设置钝化层306，可以对TFT起保护作用。其中，钝化层可以为氮化硅或氮氧化硅层。
图4是本发明实施例提供的一种薄膜晶体管制作方法的流程图，参见图4，该方法包括：
步骤401：提供一衬底。
步骤402：在衬底上制作依次制作栅极、栅极绝缘层、有源层和源漏极。
下面通过图5-图10对上述薄膜晶体管的制作过程进行说明：
如图5所示，先提供一块衬底301，并进行洗净处理；然后在衬底301上采用图形化工艺制成栅极302。衬底301可以为透明衬底，例如玻璃衬底、硅衬底和塑料衬底等。
在栅极302制作完成后，在制作有栅极302的衬底301上制作一层栅极绝缘层303，例如，在制作有栅极302的衬底301上沉积一层栅极绝缘层303。栅极绝缘层303可以为氮化硅或氮氧化硅层。
如图6所示，在形成栅极绝缘层303后，依次生长非晶硅和N型掺杂非晶硅(可采用沉积方式实现，具体可以采用等离子体增强化学气相沉积法(英文Plasma EnhancedChemical Vapor Deposition，简称PECVD))，然后通过图形化工艺形成如图6所示的非晶硅层341和N型掺杂非晶硅层342(可采用光刻工艺实现，光刻工艺中的刻蚀技术可以是电感耦合等离子体(英文Inductive Coupled Plasma，简称ICP)刻蚀实现)。
如图7所示，在形成非晶硅层341和N型掺杂非晶硅层342后，制作一导电层356，具体可以采用前文所述的导电层，如图7所示，导电层356包括金属层350和有机磷-金属络合物360，然后通过图形化工艺形成如图8所示的源漏极305。
如图9所示，在形成源漏极305后，通过图形化工艺除去N型掺杂非晶硅层342中位于源漏极305之间的部分(可采用光刻工艺实现)。
进一步地，如图10所示，该方法还可以包括：在源漏极305上制作一层钝化层306。
在上述制作过程中，栅极和源漏极中的至少一个采用前文所述的由金属层和有机磷-金属络合物构成的导电层制成，具体制作过程如下：制作一金属层；在金属层上制作一层有机磷-金属络合物；对金属层及其上的有机磷-金属络合物进行图形化处理，得到栅极或源漏极。
本发明实施例采用金属层和有机磷-金属络合物组成的导电层制作栅极和源漏极中的至少一个，一方面，有机磷-金属络合物具有导电性并能够阻止金属表面与氧气接触，在作为TFT中的电极的材料时，能够在不影响电极性能的前提下避免金属氧化；另一方面，有机磷-金属络合物可增加金属与光刻胶的结合力，避免光刻胶剥离，从而防止刻蚀液对不需要刻蚀位置的金属造成腐蚀。从而能够提高电极的稳定性及电子传输性能。
由于制作TFT的电极或电极线时，只有导电性强的金属材料具有细线化需求，才会出现其上的光刻胶易剥离以及易被腐蚀等问题，所以上述导电层中的金属层优选为采用铜或者铝制成，当然本发明实施例也不限制其他用于制作电极的金属，如钼、铬、钛等。具体地，金属层为铜层，有机磷-金属络合物为有机磷-铜络合物；或者，金属层为铝层，有机磷-金属络合物为有机磷-铝络合物。
在本发明实施例中，制作一金属层可以包括：通过溅射工艺制作一金属层。
在本发明实施例中，对金属层及其上的有机磷-金属络合物进行图形化处理，可以包括：采用湿刻工艺对金属层及其上的有机磷-金属络合物进行处理。采用湿刻工艺进行图形化处理，可以与有机磷-金属络合物生成采用相同的湿刻设备实现。
进一步地，在金属层上制作一层有机磷-金属络合物，可以采用下述两种实现方式实现：
第一种实现方式：采用湿刻设备将含磷药液喷涂在金属层表面，形成一层有机磷-金属络合物。在本发明实施例中，在进行栅极或者源漏极刻蚀时，同样采用湿刻的方式实现，因此采用进行TFT中电极制作所需用到的湿刻设备进行有机磷-金属络合物制作，简单方便，且无需采用新的设备。
第二种实现方式：将金属粉末与足量含磷药液反应，并对反应后的生成物进行烘干；将烘干后的生成物作为靶材，采用溅射工艺在金属层上制作一层有机磷-金属络合物。采用溅射工艺进行有机磷-金属络合物制作，简单方便，且无需采用新的设备(金属层沉积也采用溅射工艺完成，可采用相同设备)。
上述两种实现方式的详细过程与步骤202相同，这里不在赘述。
进一步地，该方法还可以包括：
对栅极进行中温回火处理，中温回火处理的温度小于金属层所采用的金属的再结晶温度；或者，对源漏极进行中温回火处理，中温回火处理的温度小于金属的再结晶温度。对源漏极进行中温回火，由于中温回火处理的温度小于金属的再结晶温度，保证金属晶粒能够逐渐长大，从而能够增加金属的金属晶粒度，消除内部应力和缺陷及增加韧性，进而提高源漏极的稳定性及电子传输性能。
其中，中温回火处理的温度可以为200-250度(℃)。该温度能够保证中温回火处理后的金属晶粒度。
中温回火处理的温度通常设置成比再结晶温度低50-100度。因此，确定中温回火处理的温度前先要确定再结晶温度，下面以铜为例，铜的再结晶温度＝m*T；M为系数值，范围在0.25-0.35(铜的纯度越高系数越小)；T为铜的融化温度，其值为1083度。由上可知，铜的再结晶温度范围在270-370度，通常制作TFT使用的铜为高纯铜(0.9999以上)，再结晶温度为300度以下，根据中温回火温度低于再结晶温度50-100度原则，设置中温回火温度为200-250度，优选为220度。
其中，中温回火处理的时间可以为20-45分钟。该时长能够保证中温回火处理后的金属晶粒度。进一步地，中温回火处理的时间优选为20min。
中温回火处理的时间可以采用下述公式确定：中温回火处理的时间＝aD+b；D为工件有效尺寸(栅极或源漏极厚度，mm)；a为加热系数，通常为1-2.5(min/mm)；b为附加时间，一般为10-20min。
也就是说，在进行中温回火处理时，先升温至200-250度(需要0.5-1小时)，然后保持20-45分钟，然后随炉冷却至室温。
本发明实施例还提供了一种阵列基板，阵列基板包括薄膜晶体管，薄膜晶体管包括衬底，依次设置在衬底上的栅极、栅极绝缘层、有源层和源漏极，阵列基板还包括与栅极同层设置的栅线和以及与源漏极同层设置的数据线，栅极、源漏极、栅线和数据线中的至少一个可以采用如图1所示的导电层制成。
本发明实施例采用金属层和有机磷-金属络合物组成的导电层制作栅极和源漏极中的至少一个，一方面，有机磷-金属络合物具有导电性并能够阻止金属表面与氧气接触，在作为TFT中的电极的材料时，能够在不影响电极性能的前提下避免金属氧化；另一方面，有机磷-金属络合物可增加金属与光刻胶的结合力，避免光刻胶剥离，从而防止刻蚀液对不需要刻蚀位置的金属造成腐蚀。从而能够提高电极的稳定性及电子传输性能。
本发明实施例还提供了一种显示装置，该显示装置包括前文所述的阵列基板。
在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例通过在金属表面制成有机磷-金属络合物，一方面，有机磷-金属络合物具有导电性并能够阻止金属表面与氧气接触，在作为TFT中的电极的材料时，能够在不影响电极性能的前提下避免金属氧化；另一方面，有机磷-金属络合物可增加金属与光刻胶的结合力，避免光刻胶剥离，从而防止刻蚀液对不需要刻蚀位置的金属造成腐蚀。从而能够提高电极的稳定性及电子传输性能。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种导电层，其特征在于，所述导电层包括：一金属层，以及覆盖在所述金属层上的有机磷-金属络合物；
所述金属层为铜层，所述有机磷-金属络合物为有机磷-铜络合物；或者，所述金属层为铝层，所述有机磷-金属络合物为有机磷-铝络合物；
所述有机磷-金属络合物由金属粉末与含磷药液反应，并对反应后的生成物进行烘干，将烘干后的所述生成物作为靶材，采用溅射工艺在所述金属层上制作得到，所述金属粉末与所述含磷药液的质量分数比为1：20。
2.根据权利要求1所述的导电层，其特征在于，所述金属层的厚度为3000-5000埃。
3.根据权利要求1或2所述的导电层，其特征在于，所述有机磷-金属络合物的厚度为500-2000埃。
4.一种导电层制备方法，其特征在于，所述方法包括：
提供一金属层；
在所述金属层上制作一层有机磷-金属络合物；所述金属层为铜层，所述有机磷-金属络合物为有机磷-铜络合物；或者，所述金属层为铝层，所述有机磷-金属络合物为有机磷-铝络合物；所述有机磷-金属络合物由金属粉末与含磷药液反应，并对反应后的生成物进行烘干，将烘干后的所述生成物作为靶材，采用溅射工艺在所述金属层上制作得到，所述金属粉末与所述含磷药液的质量分数比为1：20。
5.根据权利要求4所述的方法，其特征在于，所述含磷的药液包括：有机磷化合物溶液、磷酸及其衍生物溶液、亚磷酸酯溶液和磷杂环化合物溶液。
6.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
衬底，依次设置在所述衬底上的栅极、栅极绝缘层、有源层和源漏极；
所述栅极和所述源漏极中的至少一个采用如权利要求1至3任一项所述的导电层制成。
7.一种薄膜晶体管制作方法，其特征在于，所述方法还包括：
提供一衬底；
在所述衬底上制作依次制作栅极、栅极绝缘层、有源层和源漏极；
所述栅极和所述源漏极中的至少一个采用如下方式制成：
制作一金属层；
在所述金属层上制作一层有机磷-金属络合物；所述金属层为铜层，所述有机磷-金属络合物为有机磷-铜络合物；或者，所述金属层为铝层，所述有机磷-金属络合物为有机磷-铝络合物；所述有机磷-金属络合物由金属粉末与含磷药液反应，并对反应后的生成物进行烘干，将烘干后的所述生成物作为靶材，采用溅射工艺在所述金属层上制作得到，所述金属粉末与所述含磷药液的质量分数比为1：20；
对所述金属层及其上的有机磷-金属络合物进行图形化处理，得到所述栅极或所述源漏极。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
对所述栅极进行中温回火处理，中温回火处理的温度小于金属的再结晶温度；或者，
对所述源漏极进行中温回火处理，中温回火处理的温度小于金属的再结晶温度。
9.一种阵列基板，其特征在于，所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括衬底，依次设置在所述衬底上的栅极、栅极绝缘层、有源层和源漏极，所述阵列基板还包括与所述栅极同层设置的栅线和以及与所述源漏极同层设置的数据线，所述栅极、所述源漏极、所述栅线和所述数据线中的至少一个采用如权利要求1至3任一项所述的导电层制成。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的阵列基板。
CN201710040583.4A 2017-01-20 2017-01-20 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置 Expired - Fee Related CN106684122B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710040583.4A CN106684122B (zh) 2017-01-20 2017-01-20 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置
US15/828,768 US10741661B2 (en) 2017-01-20 2017-12-01 Conductive layer, thin film transistor and manufacturing methods therefor, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710040583.4A CN106684122B (zh) 2017-01-20 2017-01-20 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN106684122A CN106684122A (zh) 2017-05-17
CN106684122B true CN106684122B (zh) 2020-04-24

Family

ID=58859388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710040583.4A Expired - Fee Related CN106684122B (zh) 2017-01-20 2017-01-20 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US10741661B2 (zh)
CN (1) CN106684122B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316815B (zh) * 2017-06-30 2019-12-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108231598A (zh) * 2017-12-29 2018-06-29 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法
CN112447762A (zh) * 2019-09-05 2021-03-05 咸阳彩虹光电科技有限公司 一种显示面板及显示器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491286B2 (en) * 2000-04-21 2009-02-17 International Business Machines Corporation Patterning solution deposited thin films with self-assembled monolayers
US6777565B2 (en) * 2000-06-29 2004-08-17 Board Of Trustees, The University Of Illinois Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives
TWI279008B (en) * 2005-12-26 2007-04-11 Ind Tech Res Inst Thin film transistor, device electrode thereof and method of forming the same
WO2008072654A1 (ja) * 2006-12-12 2008-06-19 Senju Metal Industry Co., Ltd. 鉛フリーはんだ用フラックスとはんだ付け方法
CN101645456A (zh) * 2008-08-06 2010-02-10 奇美电子股份有限公司 电子装置、薄膜晶体管、显示装置及导体接触工艺
US8558117B2 (en) * 2010-02-13 2013-10-15 Aculon, Inc. Electroconductive inks made with metallic nanoparticles
CN104766803B (zh) * 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
CN105140296A (zh) 2015-08-24 2015-12-09 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示面板

Also Published As

Publication number Publication date
US20180212032A1 (en) 2018-07-26
US10741661B2 (en) 2020-08-11
CN106684122A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN101814455B (zh) 制造阵列基板的方法
JP5564464B2 (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN1913146B (zh) 薄膜导体及其制造方法
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
US10186617B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
KR101533098B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN101138082A (zh) 柔性有源矩阵显示器背板及其制造方法
US8223312B2 (en) Method of manufacturing a display device using a barrier layer to form an ohmic contact layer
US20160254298A1 (en) Array Substrate, Manufacturing Method Thereof, and Display Device
EP2709159B1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN106684122B (zh) 导电层、薄膜晶体管及其制作方法、阵列基板和显示装置
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
US20180374954A1 (en) Thin film transistor and method for fabricating the same, display substrate, display apparatus
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
CN210272363U (zh) 阵列基板及显示面板
CN102456620B (zh) 阵列基板及其制造方法
CN108766972B (zh) 薄膜晶体管及其制作方法、显示基板
CN110620080A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN112103246A (zh) 一种tft阵列基板结构及制作方法
KR20080035150A (ko) 박막 트랜지스터 기판의 제조 방법
CN110690232A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN212991099U (zh) 一种tft阵列基板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200424