CN106653834A - 一种半导体功率器件的制造方法 - Google Patents
一种半导体功率器件的制造方法 Download PDFInfo
- Publication number
- CN106653834A CN106653834A CN201510607079.9A CN201510607079A CN106653834A CN 106653834 A CN106653834 A CN 106653834A CN 201510607079 A CN201510607079 A CN 201510607079A CN 106653834 A CN106653834 A CN 106653834A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- power device
- carried out
- semiconductor power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000001259 photo etching Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 43
- 238000009413 insulation Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件制造技术领域，特别是涉及一种半导体功率器件的制造方法。本发明是在形成控制栅之前，先进行倾斜的离子注入和高温退火工艺，再刻蚀形成控制栅凹槽的方法形成源区，可以革除传统的半导体功率器件的制造过程中的源区的光刻工艺。本发明的一种半导体功率器件的制造方法的工艺过程简单可靠、易于控制，不仅能够大大降低半导体功率器件的制造成本，还能够降低半导体功率器件的制造难度。
Description
技术领域
本发明属于半导体功率器件制造技术领域,特别是涉及一种半导体功率器件的制造方法。
背景技术
随着微电子技术的不断深入发展，功率MOS晶体管以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今半导体功率器件发展的主流。常用的功率MOS晶体管主要有平面扩散型功率器件和沟槽型功率器件等类型。所述沟槽型功率器件因采用了垂直沟道结构，其面积比平面扩散型功率器件要小很多，因此其电流密度有很大的提高，成为当今功率器件发展的主流。
现有沟槽型半导体功率器件的制造方法，通常是在形成控制栅后，通过一步光刻工艺来定义源区的位置，然后通过离子注入的方法形成源区，这就需要增加一块源区光刻的掩膜版和一步光刻工艺，增加了半导体功率器件的制造成本；而且随着半导体功率器件尺寸的不断缩小，对于源区光刻套准精度的要求逐渐提高，工艺控制难度不断增加。
发明内容
本发明的目的是为克服现有技术的不足而提出一种半导体功率器件的制造方法，本发明能够革除半导体功率器件的源区的光刻工艺，降低半导体功率器件的制造成本及制造工艺的难度。
根据本发明提出的一种半导体功率器件的制造方法的第一个方案，包括如下具体步骤：
步骤一：在半导体衬底之上形成第一硬掩膜层，之后进行第一道光刻,然后刻蚀所述第一硬掩膜层形成第一硬掩膜层开口；
其特征在于，还包括：
步骤二：采用倾斜的离子注入方法进行离子注入并进行高温退火工艺,在所述半导体衬底内形成第一种掺杂类型的掺杂区，该掺杂区位于所述第一硬掩膜层开口的下部并向其两侧延伸至所述第一硬掩膜层之下；
步骤三：以所述第一硬掩膜层为掩膜刻蚀所述半导体衬底，在所述半导体衬底内形成控制栅凹槽，该控制栅凹槽将所述掺杂区分割开，所述分割开后的掺杂区形成源区。
步骤四：在所述控制栅凹槽的表面形成第一绝缘薄膜，之后淀积第一导电薄膜并回刻，在所述控制栅凹槽内形成控制栅，然后刻蚀掉所述第一硬掩膜层；
步骤五：在半导体衬底内进行第二种掺杂类型的离子注入，形成半导体衬底内的沟道区；
步骤六：淀积第二绝缘薄膜，之后进行第二道光刻，然后刻蚀所述第二绝缘薄膜以形成接触孔；
步骤七：进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
步骤八：进行第三道光刻，然后刻蚀所述金属层以形成电极。
本发明所述一种半导体功率器件的制造方法的第一个方案的进一步优选方案是：
本发明步骤一中所述第一硬掩膜层开口形成后，继续刻蚀所述半导体衬底以形成浅沟槽，该浅沟槽的深度为10-100纳米；之后再进行倾斜的离子注入，这能够增加离子注入的深度和宽度，从而能够增加源区的注入面积，提高半导体功率器件的性能。
本发明所述第一绝缘薄膜的材质为氧化硅。
本发明所述第二绝缘薄膜的材质为氧化硅、硅玻璃、硼磷硅玻璃或磷硅玻璃。
本发明所述控制栅为多晶硅栅或金属栅。
本发明所述第一种掺杂类型为n型掺杂，所述第二种掺杂类型为p型掺杂；或者所述第一种掺杂类型为p型掺杂，所述第二种掺杂类型为n型掺杂。
根据本发明提出的一种半导体功率器件的制造方法的第二个方案，其特征在于，包括如下具体步骤：
步骤一：在半导体衬底内进行第二种掺杂的离子注入，形成半导体衬底内的沟道区；
步骤二：在半导体衬底之上形成第一硬掩膜层，之后进行第一道光刻,然后刻蚀所述第一硬掩膜层形成第一硬掩膜层开口；
步骤三：采用倾斜的离子注入方法进行离子注入并进行高温退火工艺,在所述半导体衬底内形成第一种掺杂类型的掺杂区，该掺杂区位于所述第一硬掩膜层开口的下部并向其两侧延伸至所述第一硬掩膜层之下；
步骤四：以所述第一硬掩膜层为掩膜刻蚀所述半导体衬底，在所述半导体衬底内形成控制栅凹槽，该控制栅凹槽将所述掺杂区分割开，所述分割开后的掺杂区形成源区；
步骤五：在所述控制栅凹槽的表面形成第一绝缘薄膜，之后淀积第一导电薄膜并回刻，在所述控制栅凹槽内形成控制栅，然后刻蚀掉所述第一硬掩膜层；
步骤六：淀积第二绝缘薄膜，之后进行第二道光刻，然后刻蚀所述第二绝缘薄膜以形成接触孔；
步骤七：进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
步骤八：进行第三道光刻，然后刻蚀所述金属层以形成电极。
本发明与现有技术相比其显著优点在于：本发明提出的一种半导体功率器件的制造方法是在形成控制栅之前，先进行倾斜的离子注入和高温退火工艺，再刻蚀形成控制栅凹槽的方法形成源区，可以革除传统的半导体功率器件的制造过程中的源区的光刻工艺。本发明提出的一种半导体功率器件的制造方法的工艺过程简单可靠、易于控制，不仅能够大大降低半导体功率器件的制造成本，还能够降低半导体功率器件的制造难度。
本发明提出的一种半导体功率器件的制造方法既适用于现有传统结构的功率场效应晶体管的制造，还适用于分栅结构的半导体功率器件的制造。
附图说明
图1至图7为本发明提出的一种半导体功率器件的制造方法的第一个方案的实施例的工艺流程示意图；
图8为本发明提出的一种半导体功率器件的制造方法的第二个方案的实施例的工艺流程示意图。
具体实施方式
下面将结合附图和实施例对本发明的具体实施方式作进一步的详细说明。
为方便说明，在附图中放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管所示附图并不完全准确地反映出器件的实际尺寸，但是它们还是完整地反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。以下所述本发明的实施例不应被认为仅限于附图中所示区域的特定形状，而是包括所得到的形状，如制造引起的偏差等。
结合图1至图7，本发明提出的一种半导体功率器件的制造方法的第一个方案的工艺过程具体包括：
如图1所示，首先在半导体衬底之上形成第一硬掩膜层301，之后进行第一道光刻,然后刻蚀第一硬掩膜层301以形成第一硬掩膜层开口401。
半导体衬底通常包括底部的漏区201和位于漏区201之上的具有第一种掺杂类型的衬底外延层202；漏区201可以具有第一种掺杂类型，也可以具有第二种掺杂类型，当漏区201具有第一种掺杂类型时，本发明的半导体功率器件的制造方法适用于现有传统结构的功率场效应晶体管的制造；当漏区201具有第二种掺杂类型时，本发明的半导体功率器件的制造方法适用于绝缘栅场效应晶体管(IGBT)的制造。
本发明所述第一种掺杂类型与第二种掺杂类型为相反的掺杂类型，即当第一种掺杂类型为n型掺杂时，第二种掺杂类型为p型掺杂；或者，当第一种掺杂类型为p型掺杂时，第二种掺杂类型为n型掺杂。
优选的，在刻蚀形成第一硬掩膜层开口401后，可以继续刻蚀衬底外延层202，以在衬底外延层202内形成浅沟槽402，其结构如图2所示。通常对第一硬掩膜层进行过刻蚀时也会形成浅沟槽402，该浅沟槽402的深度为10-100纳米，以增加后续形成的掺杂区的注入深度和宽度，提高半导体功率器件的性能。
接下来，以图2所示的结构继续描述本发明提出的一种半导体功率器件的制造方法。
如图3所示，采用倾斜的离子注入方法进行离子注入并进行高温退火工艺,在衬底外延层202内形成第一种掺杂类型的掺杂区203，该掺杂区203位于所述第一硬掩膜层开口401的下部并向其两侧延伸至第一硬掩膜层301之下。
接下来，如图4所示，以第一硬掩膜层301为掩膜刻蚀衬底外延层202，在衬底外延层202内形成控制栅凹槽403，该控制栅凹槽403将第一种掺杂类型的掺杂区203分割开，所述分割开后第一种掺杂类型的掺杂区形成源区204。
接下来，如图5所示，在控制栅凹槽403的表面形成第一绝缘薄膜205，之后淀积第一导电薄膜并回刻，在控制栅凹槽403内形成控制栅206。
第一绝缘薄膜205的材质优选为氧化硅，控制栅206优选为多晶硅栅或金属栅。
接下来，如图6所示，刻蚀掉第一硬掩膜层301，然后在衬底外延层202内进行第二种掺杂类型的离子注入，形成衬底外延层202内的沟道区207。
接下来，如图7所示，覆盖所形成的结构淀积第二绝缘薄膜208，该第二绝缘薄膜208的材质优选为氧化硅、硅玻璃、硼磷硅玻璃或磷硅玻璃。
接下来，进行第二道光刻，然后刻蚀第二绝缘薄膜以形成接触孔，接着进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触，最后进行第三道光刻，然后刻蚀所述金属层以形成电极。
本发明提出的一种半导体功率器件的制造方法的第二个方案是先在半导体衬底的衬底外延层202内进行离子注入，形成半导体衬底内的沟道区207，然后再在衬底外延层202之上形成硬掩膜层301并刻蚀形成第一硬掩膜层开口401，其结构如图8所示。
接下来，采用倾斜的离子注入方法进行离子注入并进行高温退火工艺,在衬底外延层内形成第一种掺杂类型的掺杂区该掺杂区；接下来，以第一硬掩膜层为掩膜刻蚀衬底外延层，在衬底外延层内形成控制栅凹槽，该控制栅凹槽将第一种掺杂类型的掺杂区分割开，所述分割开后第一种掺杂类型的掺杂区形成源区；接下来，在控制栅凹槽的表面形成第一绝缘薄膜，之后淀积第一导电薄膜并回刻，在控制栅凹槽内形成控制栅；接下来，刻蚀掉第一硬掩膜层，然后覆盖所形成的结构淀积第二绝缘薄膜；接下来，进行第二道光刻，然后刻蚀第二绝缘薄膜以形成接触孔，接着进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触，最后进行第三道光刻，然后刻蚀所述金属层以形成电极。
本发明提出的一种半导体功率器件的制造方法的第一个方案与第二个方案的区别仅是半导体衬底内的沟道区在不同的工艺步骤中形成，以适应现有半导体功率器件加工制式的需要。
本发明的具体实施方式中凡未涉到的说明属于本领域的公知技术，可参考公知技术加以实施。
以上具体实施方式中所涉及的实施例是对本发明提出的一种半导体功率器件的制造方法技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
Claims (8)
1.一种半导体功率器件的制造方法，包括如下具体步骤：
步骤一：在半导体衬底之上形成第一硬掩膜层，之后进行第一道光刻,然后刻蚀所述第一硬掩膜层形成第一硬掩膜层开口；
其特征在于，还包括：
步骤二：采用倾斜的离子注入方法进行离子注入并进行高温退火工艺,在所述半导体衬底内形成第一种掺杂类型的掺杂区，该掺杂区位于所述第一硬掩膜层开口的下部并向其两侧延伸至所述第一硬掩膜层之下；
步骤三：以所述第一硬掩膜层为掩膜刻蚀后的半导体衬底，在所述半导体衬底内形成控制栅凹槽，该控制栅凹槽将所述掺杂区分割开，所述分割开后的掺杂区形成源区。
2.根据权利要求1所述的一种半导体功率器件的制造方法，其特征在于，在所述步骤三的基础上，还包括：
步骤四：在所述控制栅凹槽的表面形成第一绝缘薄膜，之后淀积第一导电薄膜并回刻，在所述控制栅凹槽内形成控制栅，然后刻蚀掉所述第一硬掩膜层；
步骤五：在半导体衬底内进行第二种掺杂类型的离子注入，形成半导体衬底内的沟道区；
步骤六：淀积第二绝缘薄膜，之后进行第二道光刻，然后刻蚀所述第二绝缘薄膜以形成接触孔；
步骤七：进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
步骤八：进行第三道光刻，然后刻蚀所述金属层以形成电极。
3.根据权利要求1所述的一种半导体功率器件的制造方法，其特征在于步骤一中所述第一硬掩膜层开口形成后，继续刻蚀所述半导体衬底以形成浅沟槽，该浅沟槽的深度为10-100纳米。
4.根据权利要求1所述的一种半导体功率器件的制造方法，其特征在于所述第一绝缘薄膜的材质为氧化硅。
5.根据权利要求2所述的一种半导体功率器件的制造方法，其特征在于所述第二绝缘薄膜的材质为氧化硅、硅玻璃、硼磷硅玻璃或磷硅玻璃。
6.根据权利要求2所述的一种半导体功率器件的制造方法，其特征在于所述控制栅为多晶硅栅或金属栅。
7.根据权利要求1-6所述的一种半导体功率器件的制造方法，其特征在于所述第一种掺杂类型为n型掺杂，所述第二种掺杂类型为p型掺杂；或者所述第一种掺杂类型为p型掺杂，所述第二种掺杂类型为n型掺杂。
8.一种半导体功率器件的制造方法，其特征在于，包括如下具体步骤：
步骤一：在半导体衬底内进行第二种掺杂类型的离子注入，形成半导体衬底内的沟道区；
步骤二：在半导体衬底之上形成第一硬掩膜层，之后进行第一道光刻,然后刻蚀所述第一硬掩膜层形成第一硬掩膜层开口；
步骤三：采用倾斜的离子注入方法进行离子注入并进行高温退火工艺,在所述半导体衬底内形成第一种掺杂类型的掺杂区，该掺杂区位于所述第一硬掩膜层开口的下部并向其两侧延伸至所述第一硬掩膜层之下；
步骤四：以所述第一硬掩膜层为掩膜刻蚀所述半导体衬底，在所述半导体衬底内形成控制栅凹槽，该控制栅凹槽将所述掺杂区分割开，所述分割开后的掺杂区形成源区；
步骤五：在所述控制栅凹槽的表面形成第一绝缘薄膜，之后淀积第一导电薄膜并回刻，在所述控制栅凹槽内形成控制栅，然后刻蚀掉所述第一硬掩膜层；
步骤六：淀积第二绝缘薄膜，之后进行第二道光刻，然后刻蚀所述第二绝缘薄膜以形成接触孔；
步骤七：进行第二种掺杂类型的离子注入并淀积金属层形成欧姆接触；
步骤八：进行第三道光刻，然后刻蚀所述金属层以形成电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510607079.9A CN106653834A (zh) | 2015-09-22 | 2015-09-22 | 一种半导体功率器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510607079.9A CN106653834A (zh) | 2015-09-22 | 2015-09-22 | 一种半导体功率器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106653834A true CN106653834A (zh) | 2017-05-10 |
Family
ID=58815107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510607079.9A Pending CN106653834A (zh) | 2015-09-22 | 2015-09-22 | 一种半导体功率器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653834A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118150A (en) * | 1996-04-01 | 2000-09-12 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device and method of manufacturing the same |
| US20020038887A1 (en) * | 2000-10-02 | 2002-04-04 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| US20030003637A1 (en) * | 2001-06-29 | 2003-01-02 | Kabushiki Kaisha Toshiba | Semiconductor device and its manufacturing method |
| CN104465791A (zh) * | 2013-09-22 | 2015-03-25 | 深圳市力振半导体有限公司 | 一种快恢复二极管的结构和背面的制备方法 |
| CN104737296A (zh) * | 2012-10-18 | 2015-06-24 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN104916544A (zh) * | 2015-04-17 | 2015-09-16 | 苏州东微半导体有限公司 | 一种沟槽式分栅功率器件的制造方法 |
-
2015
- 2015-09-22 CN CN201510607079.9A patent/CN106653834A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118150A (en) * | 1996-04-01 | 2000-09-12 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device and method of manufacturing the same |
| US20020038887A1 (en) * | 2000-10-02 | 2002-04-04 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| US20030003637A1 (en) * | 2001-06-29 | 2003-01-02 | Kabushiki Kaisha Toshiba | Semiconductor device and its manufacturing method |
| CN104737296A (zh) * | 2012-10-18 | 2015-06-24 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN104465791A (zh) * | 2013-09-22 | 2015-03-25 | 深圳市力振半导体有限公司 | 一种快恢复二极管的结构和背面的制备方法 |
| CN104916544A (zh) * | 2015-04-17 | 2015-09-16 | 苏州东微半导体有限公司 | 一种沟槽式分栅功率器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543432B2 (en) | High voltage LDMOS device with an increased voltage at source (high side) and a fabricating method thereof | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN105895516B (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
| CN104916544B (zh) | 一种沟槽式分栅功率器件的制造方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN106876453A (zh) | 沟槽栅igbt及制作方法 | |
| CN104377242A (zh) | Ldmos器件及其制造方法 | |
| CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
| CN103489916A (zh) | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 | |
| CN101764150B (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| JP2017525139A (ja) | スプリットゲート型パワーデバイスの製造方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN102956689A (zh) | 功率晶体管组件及其制作方法 | |
| CN101673685A (zh) | 一种掩膜数量减少的沟槽mosfet器件制造工艺 | |
| CN106653834A (zh) | 一种半导体功率器件的制造方法 | |
| CN102339851B (zh) | 具有沟槽底部多晶硅结构的功率半导体及其制造方法 | |
| CN104282689A (zh) | 嵌入frd的igbt器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170510 |