CN106601208A - 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 - Google Patents

Abstract

本公开涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域。该移位寄存器单元包括：第一输入模块，用于在第一输入信号的控制下将第一电压信号传输至上拉节点；输出模块，用于在上拉节点的电压信号的控制下将时钟信号传输至第一输出端，以及将第二电压信号传输至第二输出端；存储单元，第一端连接上拉节点、第二端连接第一输出端；第一下拉模块，用于在第一控制信号的控制下拉低第一输出端的电压以及第二输出端的电压；第二下拉模块，用于在第二控制信号的控制下拉低第一输出端的电压以及第二输出端的电压；第一控制信号和第二控制信号互为同频反相信号。本公开可减缓器件老化、延长使用寿命。

Description

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。

背景技术

液晶显示器(Liquid Crystal Display，简称LCD)具有体积小、功耗低、无辐射、制造成本低等优势而在平板显示器市场占据了主导地位。随着车载显示技术的发展，车载显示装置逐渐成为显示领域的重要组成部分。作为高端显示应用，车载显示对于显示画面的稳定性具有极高的要求。

传统LCD的驱动方式是利用驱动芯片来驱动显示面板上的像素以显示影像，而驱动芯片意味着复杂的制作流程和高昂的制造成本，为了减少元件数量并降低制造成本，近年来将驱动电路的结构直接制作于显示面板上日趋流行，例如将栅极驱动电路整合于显示面板(Gate on Array，简称GOA)的技术。但是，GOA技术面临着长期使用导致器件老化、使用寿命不长的问题，这成为车载显示应用的一个瓶颈。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种移位寄存器单元，包括：

第一输入模块，连接第一输入信号端、第一电压信号端、以及上拉节点，用于在第一输入信号的控制下将第一电压信号传输至所述上拉节点；

输出模块，连接所述上拉节点、时钟信号端、第二电压信号端、第一输出端、以及第二输出端，用于在所述上拉节点的电压信号的控制下将时钟信号传输至所述第一输出端，以及将第二电压信号传输至所述第二输出端；

存储单元，第一端连接所述上拉节点、第二端连接所述第一输出端；

第一下拉模块，连接第一控制信号端、第三电压信号端、所述第一输出端、以及所述第二输出端，用于在第一控制信号的控制下将第三电压信号传输至所述第一输出端以及所述第二输出端；

第二下拉模块，连接第二控制信号端、所述第三电压信号端、所述第一输出端、以及所述第二输出端，用于在第二控制信号的控制下将所述第三电压信号传输至所述第一输出端以及所述第二输出端；

其中，所述第一控制信号和所述第二控制信号互为同频反相信号。

本公开的一种示例性实施例中，所述第一控制信号和所述第二控制信号均随帧变化，且所述第一控制信号和所述第二控制信号的周期均为两帧显示画面的时长。

本公开的一种示例性实施例中，所述第二电压信号为直流电压信号。

本公开的一种示例性实施例中，还包括：

第二输入模块，连接第二输入信号端、第四电压信号端、以及所述上拉节点，用于在第二输入信号的控制下将第四电压信号传输至所述上拉节点；

其中，所述第一电压信号和所述第四电压信号中一个为高电平信号，另一个为低电平信号。

本公开的一种示例性实施例中，所述第一输入模块包括：

第一开关元件，控制端连接所述第一输入信号端，第一端连接所述第一电压信号端，第二端连接所述上拉节点。

本公开的一种示例性实施例中，所述第二输入模块包括：

第二开关元件，控制端连接所述第二输入信号端，第一端连接所述第四电压信号端，第二端连接所述上拉节点。

本公开的一种示例性实施例中，所述输出模块包括：

第三开关元件，控制端连接所述上拉节点，第一端连接所述时钟信号端，第二端连接所述第一输出端；

第四开关元件，控制端连接所述上拉节点，第一端连接所述第二电压信号端，第二端连接所述第二输出端；

第五开关元件，控制端连接所述上拉节点，第一端连接所述第三电压信号端，第二端连接第一下拉节点；

第六开关元件，控制端连接所述上拉节点，第一端连接所述第三电压信号端，第二端连接第二下拉节点。

本公开的一种示例性实施例中，所述第一下拉模块包括：

第七开关元件，控制端和第一端均连接所述第一控制信号端，第二端连接所述第一下拉节点；

第八开关元件，控制端连接所述第一下拉节点，第一端连接所述第三电压信号端，第二端连接所述第二下拉节点；

第九开关元件，控制端连接所述第一下拉节点，第一端连接所述第三电压信号端，第二端连接所述上拉节点；

第十开关元件，控制端连接所述第一下拉节点，第一端连接所述第三电压信号端，第二端连接所述第一输出端；

第十一开关元件，控制端连接所述第一下拉节点，第一端连接所述第三电压信号端，第二端连接所述第二输出端。

本公开的一种示例性实施例中，所述第二下拉模块包括：

第十二开关元件，控制端和第一端均连接所述第二控制信号端，第二端连接所述第二下拉节点；

第十三开关元件，控制端连接所述第二下拉节点，第一端连接所述第三电压信号端，第二端连接所述第一下拉节点；

第十四开关元件，控制端连接所述第二下拉节点，第一端连接所述第三电压信号端，第二端连接所述上拉节点；

第十五开关元件，控制端连接所述第二下拉节点，第一端连接所述第三电压信号端，第二端连接所述第一输出端；

第十六开关元件，控制端连接所述第二下拉节点，第一端连接所述第三电压信号端，第二端连接所述第二输出端。

本公开的一种示例性实施例中，各个开关元件均为N型薄膜晶体管或者均为P型薄膜晶体管。

本公开的一种示例性实施例中，所述移位寄存器的扫描方式包括正向扫描或者反向扫描；

正向扫描时，所述第一电压信号为高电平信号，所述第四电压信号为低电平信号；

反向扫描时，所述第一电压信号为低电平信号，所述第四电压信号为高电平信号。

根据本公开的一个方面，提供一种栅极驱动电路，包括多个级联的上述的移位寄存器单元；

其中，第M级移位寄存器单元的第一输出端的输出信号作为第M+1级移位寄存器单元的第一输入信号；在所述移位寄存器单元还包括第二输入模块时，第M级移位寄存器单元的第一输出端的输出信号还作为第M-1级移位寄存器单元的第二输入信号。

根据本公开的一个方面，提供一种显示装置，包括上述的栅极驱动电路。

根据本公开的一个方面，提供一种移位寄存器单元的驱动方法，用于驱动上述的移位寄存器单元；所述驱动方法包括：

在第一输入信号的控制下，第一输入模块将第一电压信号传输至上拉节点以开启输出模块，所述输出模块将时钟信号传输至第一输出端，以及将第二电压信号传输至第二输出端；

在存储单元和所述时钟信号的作用下，所述输出模块将所述时钟信号传输至所述第一输出端，以及将所述第二电压信号传输至所述第二输出端；

在第二输入信号的控制下，第二输入模块将第四电压信号传输至所述上拉节点以关闭所述输出模块；在第一控制信号或者第二控制信号的控制下，第一下拉模块或者第二下拉模块拉低所述第一输出端的输出信号以及所述第二输出端的输出信号。

本公开示例性实施方式所提供的移位寄存器单元及其驱动方法，利用两个下拉模块在不同方波信号的控制下分时工作，可以有效的避免因长时间工作而导致的器件老化，从而提高移位寄存器单元的可靠性；这样一来，当该移位寄存器单元应用于显示装置的栅极驱动电路时，便可延长该显示装置的使用寿命。本公开适用于对信赖性具有高要求的各种显示装置，尤其适用于车载显示装置。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示意性示出本公开示例性实施例中移位寄存器单元的模块示意图；

图2示意性示出本公开示例性实施例中移位寄存器单元的电路结构图；

图3示意性示出本公开示例性实施例中移位寄存器单元的各个信号的波形图；

图4示意性示出本公开示例性实施例中栅极驱动电路的结构示意图。

附图标记：

Input1 第一输入信号端

Input2 第二输入信号端

CLK 时钟信号端

VDD1 第一控制信号端

VDD2 第二控制信号端

VDF 第一电压信号端

VDD 第二电压信号端

VSS 第三电压信号端

VDB 第四电压信号端

PU 上拉节点

PD1 第一下拉节点

PD2 第二下拉节点

Vz 第一输出端

Gn 第二输出端

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

本示例实施方式提供了一种移位寄存器单元，如图1所示，该移位寄存器单元可以包括：

第一输入模块101，连接第一输入信号端Input1、第一电压信号端VDF、以及上拉节点PU，用于在第一输入信号的控制下将第一电压信号传输至上拉节点PU；

输出模块20，连接上拉节点PU、时钟信号端CLK、第二电压信号端VDD、第一输出端Vz、以及第二输出端Gn，用于在上拉节点PU的电压信号的控制下将时钟信号传输至第一输出端Vz，以及将第二电压信号传输至第二输出端Gn；

存储单元30，第一端连接上拉节点PU、第二端连接第一输出端Vz；

第一下拉模块401，连接第一控制信号端VDD1、第三电压信号端VSS、第一输出端Vz、以及第二输出端Gn，用于在第一控制信号的控制下将第三电压信号传输至第一输出端Vz和第二输出端Gn，以拉低第一输出端Vz的电压以及第二输出端Gn的电压；

第二下拉模块402，连接第二控制信号端VDD2、第三电压信号端VSS、第一输出端Vz、以及第二输出端Gn，用于在第二控制信号的控制下将第三电压信号传输至第一输出端Vz和第二输出端Gn，以拉低第一输出端的电压Vz以及第二输出端Gn的电压；

其中，第一控制信号和第二控制信号互为同频反相的信号；即，第一控制信号为高电平信号时，第二控制信号为低电平信号，第一控制信号为低电平信号时，第二控制信号为高电平信号。

需要说明的是：第一输出端Vz的输出信号为级间传输信号，可用作相邻级移位寄存器单元的输入信号；第二输出端Gn的输出信号为本级扫描信号，可用作本级栅线的扫描信号。

本公开示例性实施方式所提供的移位寄存器单元，利用两个下拉模块在不同方波信号的控制下分时工作，可以有效的避免因长时间工作而导致的器件老化，从而提高移位寄存器单元的可靠性；这样一来，当该移位寄存器单元应用于显示装置的栅极驱动电路时，便可延长该显示装置的使用寿命。本公开适用于对信赖性要求较高的各种显示装置，尤其适用于车载显示装置。

在本示例实施方式中，第一控制信号和第二控制信号均可以随帧变化，且第一控制信号和第二控制信号的周期均为两帧显示画面的时长。即，在第N帧周期内，第一控制信号为高电平信号，第二控制信号为低电平信号；在第N+1帧周期内，第一控制信号为低电平信号，第二控制信号为高电平信号；以此类推。其中，所述帧周期是指一帧显示画面所需的时长。

这样一来，第一控制信号可以控制第一下拉模块401在第N帧周期内工作，第二控制信号可以控制第二下拉模块402在第N+1帧周期内工作，从而实现两个下拉模块在相邻帧周期内的分时工作，以达到减缓器件老化的效果。

在本示例实施方式中，第二电压信号为直流电压信号，其具体可以为直流高电平信号，相较于交流电压信号，该直流电压信号不会产生寄生电容，因此可以提供低功耗的稳定输出，并降低输出信号的噪声。

本示例实施方式所提供的移位寄存器单元还可以包括：第二输入模块102，连接第二输入信号端Input2、第四电压信号端VDB、以及上拉节点PU，用于在第二输入信号的控制下将第四电压信号传输至上拉节点PU。

其中，第一电压信号和第四电压信号中一个为高电平信号，另一个为低电平信号；即第一电压信号为高电平信号，第四电压信号为低电平信号；或者，第一电压信号为低电平信号，第四电压信号为高电平信号。

基于上述描述可知，第一输入模块101和第二输入模块102的作用均是将输入信号传输至上拉节点PU，其区别仅在于输入信号的差异。在此基础上，通过控制第一电压信号的电平和第四电压信号的电平、以及起始信号脉冲，即可达到控制扫描顺序的效果，此时第一输入模块101和第二输入模块102可以相应的作为触发模块和复位模块。

下面结合图1和图2对所述移位寄存器单元的结构进行具体的描述。

第一输入模块101包括第一开关元件M1，用于响应第一输入信号而导通，以将第一电压信号传输至上拉节点PU。

第二输入模块102包括第二开关元件M2，用于响应第二输入信号而导通，以将第四电压信号传输至上拉节点PU。

输出模块20包括第三开关元件M3、第四开关元件M4、第五开关元件M5和第六开关元件M6；第三开关元件M3用于响应上拉节点PU的电压信号而导通，以将时钟信号传输至第一输出端Vz；第四开关元件M4用于响应上拉节点PU的电压信号而导通，以将第二电压信号传输至第二输出端Gn；第五开关元件M5用于响应上拉节点PU的电压信号而导通，以将第三电压信号传输至第一下拉节点PD1；第六开关元件M6用于响应上拉节点PU的电压信号而导通，以将第三电压信号传输至第二下拉节点PD2。

存储单元30为存储电容C，其第一端连接上拉节点PU、第二端连接第一输出端Vz。

第一下拉模块401包括第七开关元件M7、第八开关元件M8、第九开关元件M9、第十开关元件M10和第十一开关元件M11：第七开关元件M7用于响应第一控制信号而导通，以将第一控制信号传输至第一下拉节点PD1；第八开关元件M8用于响应第一下拉节点PD1的电压信号而导通，以将第三电压信号传输至第二下拉节点PD2；第九开关元件M9用于响应第一下拉节点PD1的电压信号而导通，以将第三电压信号传输至上拉节点PU；第十开关元件M10用于响应第一下拉节点PD1的电压信号而导通，以将第三电压信号传输至第一输出端Vz；第十一开关元件M11用于响应第一下拉节点PD1的电压信号而导通，以将第三电压信号传输至第二输出端Gn。

第二下拉模块402包括第十二开关元件M12、第十三开关元件M13、第十四开关元件M14、第十五开关元件M15和第十六开关元件M16；第十二开关元件M12用于响应第二控制信号而导通，以将第二控制信号传输至第二下拉节点PD2；第十三开关元件M13用于响应第二下拉节点PD2的电压信号而导通，以将第三电压信号传输至第一下拉节点PD1；第十四开关元件M14用于响应第二下拉节点PD2的电压信号而导通，以将第三电压信号传输至上拉节点PU；第十五开关元件M15用于响应第二下拉节点PD2的电压信号而导通，以将第三电压信号传输至第一输出端Vz；第十六开关元件M16用于响应第二下拉节点PD2的电压信号而导通，以将第三电压信号传输至第二输出端Gn。

其中，第一控制信号和第二控制信号互为同频反相信号，第一电压信号和第四电压信号中一个为高电平信号，另一个为低电平信号，第二电压信号为直流高电平信号，第三电压信号为直流低电平信号。

在本示例实施方式中，各个开关元件可以均通过低电平导通例如均为P型薄膜晶体管，或者也可以均通过高电平导通例如均为N型薄膜晶体管。这里统一晶体管的类型将有助于简化工艺制程、降低制造成本。

下面以所有开关元件均为N型开关管、高电平导通为例，结合图2所示的移位寄存器单元和图3所示的控制信号波形图，对所述一个移位寄存器单元在一帧周期内的工作过程进行具体的描述。其中，第一电压信号为高电平，第四电压信号为低电平，第二电压信号为直流高电平，第三电压信号为直流低电平。

第一时段t1：第一输入信号和第二输入信号均为低电平，第一控制信号为高电平，第二控制信号为低电平，第七开关元件M7导通以将第一控制信号传输至第一下拉节点PD1，则第一下拉节点PD1为高电平；在第一下拉节点PD1的作用下，第八开关元件M8导通以将第三电压信号传输至第二下拉节点PD2，第九开关元件M9导通以将第三电压信号传输至上拉节点PU，第十开关元件M10导通以将第三电压信号传输至第一输出端Vz，第十一开关元件M11导通以将第三电压信号传输至第二输出端Gn，此时第一输出端Vz的输出信号和第二输出端Gn的输出信号均为低电平。

第二时段t2：时钟信号为低电平，第一输入信号为高电平，第二输入信号为低电平，第一开关元件M1导通以将第一电压信号传输至上拉节点PU对其充电，此时上拉节点PU的电平升高；在上拉节点PU的作用下，第五开关元件M5导通以拉低第一下拉节点PD1的电压，第六开关元件M6导通以拉低第二下拉节点PD2的电压，第三开关元件M3导通以将时钟信号传输至第一输出端Vz，此时第一输出端Vz的输出信号为低电平，第四开关元件M4部分导通(即处于可变电阻区)以将第二电压信号传输至第二输出端Gn，此时第二输出端Gn的输出信号逐渐升高。

第三时段t3：时钟信号为高电平，第一输入信号和第二输入信号均为低电平，由于上拉节点PU在上一时刻通过高电平充电并存储至存储电容C，因此在上拉节点PU的作用下，第三开关元件M3导通以将高电平的时钟信号CLK传输至第一输出端Vz，并通过存储电容C的自举效应使上拉节点PU的电平继续升高，继而第四开关元件M4导通以将第二电压信号传输至第二输出端Gn，此时第一输出端Vz的输出信号和第二输出端Gn的输出信号均为高电平；同时第五开关元件M5和第六开关元件M6继续导通，第一下拉节点PD1和第二下拉节点PD2维持低电平。

第四时段t4：时钟信号为低电平，第一输入信号为低电平，第二输入信号为高电平，第二开关元件M2导通以将第四电压信号传输至上拉节点PU，此时上拉节点PU的电平被拉低；第一控制信号为高电平，第七开关元件M7导通以将第一控制信号传输至第一下拉节点PD1，则第一下拉节点PD1的电压信号为高电平；在第一下拉节点PD1的作用下，第八开关元件M8导通以将第三电压信号传输至第二下拉节点PD2，第九开关元件M9导通以将第三电压信号传输至上拉节点PU，第十开关元件M10导通以将第三电压信号传输至第一输出端Vz，第十一开关元件M11导通以将第三电压信号传输至第二输出端Gn，此时第一输出端Vz的输出信号和第二输出端Gn的输出信号为低电平。

第五时段t5：时钟信号为高电平，第一输入信号和第二输入信号均为低电平，第一控制信号为高电平，第七开关元件M7导通以将第一控制信号传输至第一下拉节点PD1，则第一下拉节点PD1的电压信号为高电平；在第一下拉节点PD1的作用下第九至第十一开关元件M9～M11保持导通，从而稳定上拉节点PU的电压以及第一输出端Vz和第二输出端Gn的电压。

基于上述的工作时序，该移位寄存器单元完成了移位寄存功能，并提供了稳定的输出电压。

根据以上描述可知，在上述的一帧周期内，由第一下拉节点PD1连接的开关元件起下拉控制作用，即第一下拉模块处于工作状态，而第二下拉模块处于非工作状态。在此基础上，当一帧扫描结束后，可将第一控制信号的电压和第二控制信号的电压幅值互换，即第一控制信号为低电平、第二控制信号为高电平，此时第二下拉节点PD2连接的开关元件起下拉控制作用，即第二下拉模块开始工作，而第一下拉模块停止工作。需要说明的是，第二下拉模块和第一下拉模块的作用机制相似，这里不再赘述。

这样一来，利用两个下拉模块分时工作，工作周期约为50％，则每个下拉模块中开关元件的工作时间可以缩短一倍。当采样薄膜晶体管作为开关元件时，薄膜晶体管的直流偏置时间也降为原来的一半，因此可极大程度的提高晶体管的使用寿命。

在上述实施例中，各个开关元件统一采用N型晶体管。当然，本领域技术人员容易得出根据本示例实施方式的移位寄存器单元全部采用P型晶体管的技术方案；例如，在第一开关元件M1至第十六开关元件M16均为P型薄膜晶体管时，所有开关元件低电平信号导通，在相应阶段需使控制端接入低电平信号，因此上述第一电压信号为低电平电压信号，上述第四电压信号为高电平电压信号。本发明所要保护的移位寄存器单元不限于本实施例提供的实现方式，其还可以包括根据该移位寄存器单元所做的简单变化，这里不再赘述。

在此基础上，采用单一沟道类型的晶体管(即全部采用P型薄膜晶体管)还具有以下优点：例如对噪声抑制力强；例如由于是低电平导通，而充电管理中低电平相对容易实现；例如N型薄膜晶体管易受到地面反跳(Ground Bounce)的影响，而P型薄膜晶体管仅会受到驱动电压线压降(IR Drop)的影响，且IR Drop的影响更易消除；例如，P型薄膜晶体管制程简单，相对价格较低；例如，P型薄膜晶体管的稳定性更好等等。因此，采用P型薄膜晶体管不但可以降低制备工艺的复杂程度和生产成本，而且有助于提升产品质量。

在本示例实施方式中，移位寄存器的扫描方式可以包括正向扫描或者反向扫描；其中，正向扫描是指每帧画面的扫描顺序为首行至末行，反向扫描是指每帧画面的扫描顺序为末行至首行。

当扫描方式为正向扫描时，起始信号首先触发第一级移位寄存器单元，此时第一输入模块作为触发模块，第二输入模块作为复位模块；当扫描方式为反向扫描时，起始信号首先触发最后一级移位寄存器单元，此时第一输入模块作为复位模块，第二输入模块作为触发模块。需要说明的是：正向扫描时的第一电压信号和第四电压信号在反向扫描时互换即可。由此可知，本示例实施方式中的移位寄存器单元可应用于不同的扫描模式，在实际应用中只需根据扫描模式改变起始信号脉冲(即输入信号首先触发的移位寄存器单元)以及第一电压信号和第四电压信号即可。

本示例实施方式还提供一种栅极驱动电路，如图4所示，包括多个级联的上述移位寄存器单元。

具体而言，该栅极驱动电路可以包括第一移位寄存器单元SR1、第二移位寄存器单元SR2、第三移位寄存器单元SR3等N个移位寄存器单元(其余更多的移位寄存器单元未示出)；在本示例实施方式中，第M级移位寄存器单元的第一输出端Vz的输出信号作为第M+1级移位寄存器单元的第一输入信号；第M级移位寄存器单元的第一输出端Vz的输出信号还作为第M-1级移位寄存器单元的第二输入信号；其中，1<M<N。

本示例实施方式还提供一种显示装置，包括上述的栅极驱动电路。该显示装置可延长器件的使用寿命，实现低功耗的稳定输出，适用于对信赖性要求较高的显示装置例如车载显示装置。

其中，该显示装置可以为LCD、OLED(Organic Light Emitting Diode，有机发光二极管)显示装置、PLED(Polymer Light-Emitting Diode，高分子发光二极管)显示装置、PDP(Plasma Display Panel，等离子显示装置)等，这里对于显示装置的适用不做具体的限制。

需要说明的是：所述显示装置中各模块单元的具体细节已经在对应的移位寄存器电路中进行了详细的描述，因此这里不再赘述。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (14)

1.一种移位寄存器单元，其特征在于，包括：

第一输入模块，连接第一输入信号端、第一电压信号端、以及上拉节点，用于在第一输入信号的控制下将第一电压信号传输至所述上拉节点；

输出模块，连接所述上拉节点、时钟信号端、第二电压信号端、第一输出端、以及第二输出端，用于在所述上拉节点的电压信号的控制下将时钟信号传输至所述第一输出端，以及将第二电压信号传输至所述第二输出端；

存储单元，第一端连接所述上拉节点、第二端连接所述第一输出端；

第一下拉模块，连接第一控制信号端、第三电压信号端、所述第一输出端、以及所述第二输出端，用于在第一控制信号的控制下将第三电压信号传输至所述第一输出端以及所述第二输出端；

第二下拉模块，连接第二控制信号端、所述第三电压信号端、所述第一输出端、以及所述第二输出端，用于在第二控制信号的控制下将所述第三电压信号传输至所述第一输出端以及所述第二输出端；

其中，所述第一控制信号和所述第二控制信号互为同频反相信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一控制信号和所述第二控制信号均随帧变化，且所述第一控制信号和所述第二控制信号的周期均为两帧显示画面的时长。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二电压信号为直流电压信号。

4.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：

第二输入模块，连接第二输入信号端、第四电压信号端、以及所述上拉节点，用于在第二输入信号的控制下将第四电压信号传输至所述上拉节点；

其中，所述第一电压信号和所述第四电压信号中一个为高电平信号，另一个为低电平信号。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入模块包括：

第一开关元件，控制端连接所述第一输入信号端，第一端连接所述第一电压信号端，第二端连接所述上拉节点。

6.根据权利要求4所述的移位寄存器单元，其特征在于，所述第二输入模块包括：

第二开关元件，控制端连接所述第二输入信号端，第一端连接所述第四电压信号端，第二端连接所述上拉节点。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括：

第三开关元件，控制端连接所述上拉节点，第一端连接所述时钟信号端，第二端连接所述第一输出端；

第四开关元件，控制端连接所述上拉节点，第一端连接所述第二电压信号端，第二端连接所述第二输出端；

第五开关元件，控制端连接所述上拉节点，第一端连接所述第三电压信号端，第二端连接第一下拉节点；

第六开关元件，控制端连接所述上拉节点，第一端连接所述第三电压信号端，第二端连接第二下拉节点。

8.根据权利要求7所述的移位寄存器单元，其特征在于，所述第一下拉模块包括：

第七开关元件，控制端和第一端均连接所述第一控制信号端，第二端连接所述第一下拉节点；

第八开关元件，控制端连接所述第一下拉节点，第一端连接所述第三电压信号端，第二端连接所述第二下拉节点；

第九开关元件，控制端连接所述第一下拉节点，第一端连接所述第三电压信号端，第二端连接所述上拉节点；

第十开关元件，控制端连接所述第一下拉节点，第一端连接所述第三电压信号端，第二端连接所述第一输出端；

第十一开关元件，控制端连接所述第一下拉节点，第一端连接所述第三电压信号端，第二端连接所述第二输出端。

9.根据权利要求7所述的移位寄存器单元，其特征在于，所述第二下拉模块包括：

第十二开关元件，控制端和第一端均连接所述第二控制信号端，第二端连接所述第二下拉节点；

第十三开关元件，控制端连接所述第二下拉节点，第一端连接所述第三电压信号端，第二端连接所述第一下拉节点；

第十四开关元件，控制端连接所述第二下拉节点，第一端连接所述第三电压信号端，第二端连接所述上拉节点；

第十五开关元件，控制端连接所述第二下拉节点，第一端连接所述第三电压信号端，第二端连接所述第一输出端；

第十六开关元件，控制端连接所述第二下拉节点，第一端连接所述第三电压信号端，第二端连接所述第二输出端。

10.根据权利要求5-9任一项所述的移位寄存器单元，其特征在于，各个开关元件均为N型薄膜晶体管或者均为P型薄膜晶体管。

11.根据权利要求4-9任一项所述的移位寄存器单元，其特征在于，所述移位寄存器的扫描方式包括正向扫描或者反向扫描；

正向扫描时，所述第一电压信号为高电平信号，所述第四电压信号为低电平信号；

反向扫描时，所述第一电压信号为低电平信号，所述第四电压信号为高电平信号。

12.一种栅极驱动电路，其特征在于，包括多个级联的如权利要求1-11任一项所述的移位寄存器单元；

其中，第M级移位寄存器单元的第一输出端的输出信号作为第M+1级移位寄存器单元的第一输入信号；在所述移位寄存器单元还包括第二输入模块时，第M级移位寄存器单元的第一输出端的输出信号还作为第M-1级移位寄存器单元的第二输入信号。

13.一种显示装置，其特征在于，包括如权利要求12所述的栅极驱动电路。

14.一种移位寄存器单元的驱动方法，用于驱动权利要求1-11任一项所述的移位寄存器单元；其特征在于，所述驱动方法包括：

在第一输入信号的控制下，第一输入模块将第一电压信号传输至上拉节点以开启输出模块，所述输出模块将时钟信号传输至第一输出端，以及将第二电压信号传输至第二输出端；

在存储单元和所述时钟信号的作用下，所述输出模块将所述时钟信号传输至所述第一输出端，以及将所述第二电压信号传输至所述第二输出端；

在第二输入信号的控制下，第二输入模块将第四电压信号传输至所述上拉节点以关闭所述输出模块；在第一控制信号或者第二控制信号的控制下，第一下拉模块或者第二下拉模块拉低所述第一输出端的输出信号以及所述第二输出端的输出信号。