CN106549053A - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN106549053A CN106549053A CN201510593437.5A CN201510593437A CN106549053A CN 106549053 A CN106549053 A CN 106549053A CN 201510593437 A CN201510593437 A CN 201510593437A CN 106549053 A CN106549053 A CN 106549053A
- Authority
- CN
- China
- Prior art keywords
- substrate
- fin structure
- groove
- central part
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 5
- 230000003628 erosive effect Effects 0.000 claims description 3
- 239000007800 oxidant agent Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 34
- 238000005516 engineering process Methods 0.000 description 13
- 230000005669 field effect Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- -1 helium (He) Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical class Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- 229910015846 BaxSr1-xTiO3 Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910020696 PbZrxTi1−xO3 Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- QEQWDEBBDASYQQ-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[O--].[Sr++].[Ta+5].[Bi+3] Chemical compound [O--].[O--].[O--].[O--].[O--].[Sr++].[Ta+5].[Bi+3] QEQWDEBBDASYQQ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910000167 hafnon Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种半导体结构及其制作方法，该半导体结构包含一基底，基底中有一凹槽，至少一鳍状结构位于该绝缘层中，该鳍状结构包含有两边缘部以及一中央部位于该两边缘部之间，其中该边缘部位于该基底的该表面上，并直接接触该基底，该中央部位于该凹槽的正上方，以及一绝缘层填入该凹槽中以及位于该基底的一表面上，且该绝缘层至少接触该鳍状结构的部分侧壁。
Description
技术领域
本发明涉及一种半导体元件及其形成方法，尤其是涉及一种包含部分悬空的鳍状结构的半导体元件及其形成方法。
背景技术
近年来，随着场效晶体管(field effect transistors，FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin field effect transistor，Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(drain inducedbarrier lowering，DIBL)效应，并可以抑制短通道效应(short channel effect，SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。
然而，在现行的鳍状场效晶体管元件制作工艺中，鳍状结构的设计仍存在许多瓶颈，进而影响整个元件的漏电流及整体电性表现。因此如何改良现有鳍状场效晶体管制作工艺即为现今一重要课题。
发明内容
本发明提供一种半导体结构，包含一基底，基底中有一凹槽，一绝缘层填入该凹槽中以及位于该基底的一表面上，以及至少一鳍状结构位于该绝缘层中，该鳍状结构包含有两边缘部以及一中央部位于该两边缘部之间，其中该边缘部位于该基底的该表面上，并直接接触该基底，该中央部位于该凹槽的正上方。
本发明另提供一种半导体结构的制作方法，包含以下步骤：首先，提供一基底，形成一鳍状结构于该基底上，该鳍状结构包含有两边缘部以及一中央部位于该两边缘部之间，接着形成一凹槽于该基底中，其中该边缘部位于该基底的一表面上，并直接接触该基底，该中央部位于该凹槽的正上方，以及形成一绝缘层填入该凹槽中以及位于该基底的该表面上，其中该鳍状结构位于该绝缘层中。
本发明的特征在于，提出一种新颖的半导体结构以及其制作方法，具有至少一部分悬空的鳍状结构，且当填入绝缘层于鳍状结构正下方的凹槽后，绝缘层不仅存在于各鳍状结构的中央部两侧空间，且同时充满于各鳍状结构的中央部的正下方。如此一来，由于各鳍状结构的中央部不直接接触基底，因此可以提高半导体结构中绝缘层(浅沟隔离)的隔绝性能，降低漏电流发生的可能，并进一步提高制作工艺良率。
附图说明
图1至图5为本发明第一实施例中形成半导体结构的方法的步骤示意图；
图5A为图5中半导体结构沿着剖面线A-A’所得的剖视图；
图6至图8为本发明第一实施例中形成半导体结构的方法的步骤示意图；
图9为本发明另一实施例中包含有多个鳍状结构的半导体结构的剖面示意图。
主要元件符号说明
100 基底
100a 表面
101 鳍状结构
110 图案化掩模
112 氧化层
114 边缘部
116 中央部
116a 底面
116b 侧壁
116c 顶面
120 图案化光致抗蚀剂
122 凹槽
124 凹槽
126 凹槽
129 衬垫层
130 绝缘层
130a 顶面
140 栅极结构
142 栅极介电层
144 栅极导电层
146 帽盖层
P1 氧化步骤
P2 蚀刻步骤
P3 蚀刻步骤
P4 蚀刻步骤
P5 蚀刻步骤
D1 距离
D2 宽度
D3 宽度
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
请参照图1至图8，所绘示者为本发明第一实施例中形成半导体结构的方法的步骤示意图。首先，如图1所示，提供一基底100。基底100例如是一硅基底或一硅锗基底等半导体基底。基底100的一表面100a上形成有至少一鳍状结构101，在硅制作工艺(bulk silicon)的实施态样中，鳍状结构101的形成方式优选是利用一侧壁图案转移(sidewall image transfer，SIT)技术，包含通过一光刻暨蚀刻制作工艺在基底100上形成多个图案化牺牲层(未绘示)，依序进行沉积及蚀刻制作工艺，以于各该图案化牺牲层的侧壁形成一间隙壁(未绘示)，后续，去除该图案化牺牲层，并通过该间隙壁的覆盖再进行一蚀刻制作工艺，使得该间隙壁的图案被转移至单层或多层结构的一图案化掩模110，例如包含由一氧化硅(silicon oxide)层、一氮化硅(silicon nitride)层以及一氧化硅层所组成的复合结构，或是一单层的氮化硅层。之后，再经过一蚀刻制作工艺，将图案化掩模110的图案转移至下方的基底100中，定义出各鳍状结构101，因此鳍状结构101的顶面高于基底100的表面100a。此外，在另一实施态样中，也可再伴随一鳍状结构切割制作工艺(fin cut)形成所需的鳍状结构101，例如是彼此平行条状的鳍状结构101。为了附图简洁，以下附图中仅绘示一条鳍状结构101，但可理解的是，本发明优选应包含有多条彼此平行排列的鳍状结构101。
在另一实施态样中，鳍状结构101的形成方式也可选择先形成一图案化硬掩模层(未绘示)于基底100上，再利用一外延制作工艺于暴露于该图案化掩模层外的基底100上长出例如包含硅或硅锗等的半导体层(未绘示)，以作为相对应的鳍状结构。
接着，如图2所示，先对鳍状结构101进行一氧化步骤P1，至少于鳍状结构101未被图案化掩模110覆盖的侧壁，以及基底100上形成一氧化层112，然后形成一图案化光致抗蚀剂层120，部分覆盖鳍状结构101，优选而言，本发明的图案化光致抗蚀剂层120覆盖于鳍状结构101的两端，而鳍状结构101的中间部分则未被图案化光致抗蚀剂层120覆盖。此时定义鳍状结构101被图案化光致抗蚀剂层120覆盖的部分为边缘部114，而未被图案化光致抗蚀剂层120覆盖的部分为中央部116。
如图3所示，进行一蚀刻步骤P2，在鳍状结构101的中央部116两侧的基底100中各形成一凹槽122，其中蚀刻步骤P2优选为一各向异性(垂直方向)蚀刻步骤，使用包含氟、氯、溴化氢等气体，对基底100以及基底100上的氧化层112进行蚀刻。由于蚀刻步骤P2中，图案化光致抗蚀剂层120被用作掩模，因此两图案化光致抗蚀剂层120之间的距离D1应该与凹槽122的宽度D2相等。
接着如图4所示，再次进行一蚀刻步骤P3，蚀刻步骤P3优选为一各向同性蚀刻步骤，使用包含氟、氯等气体。蚀刻步骤P3至少再次蚀刻凹槽122的侧壁，将位于鳍状结构101正下方的部分移除，进而使得位于原先位于鳍状结构101两侧的凹槽122相互连通，而形成凹槽124。其中鳍状结构101的中央部116位于凹槽124的正上方，更详细说明，在此步骤中，鳍状结构101的边缘部114直接接触基底100，位于表面100a上，并且通过基底100所支撑，而中央部116并不直接接触基底100，正下方并没有被基底100支撑，并“悬空”于凹槽124的正上方。此外，由于蚀刻步骤P3优选是一各向同性蚀刻步骤，因此经过蚀刻步骤P3之后，凹槽124的侧壁可能会被蚀刻而向外退缩(pull back)，因此凹槽124的宽度D3优选大于两图案化光致抗蚀剂层120之间的距离D1。
接下来，如图5所示，可以选择性进行一蚀刻步骤P4，优选而言，蚀刻步骤P4类似于上述蚀刻步骤P2为一各向异性(垂直方向)蚀刻步骤，使用包含氟、氯、溴化氢等气体，再次蚀刻凹槽124的底部，增加凹槽124的深度。经过蚀刻步骤P4之后，形成凹槽126，且凹槽126可能具有一多角形的剖面形状，以本实施例而言凹槽126的剖面例如为五角形(可参考图5A，其为图5中半导体元件沿着剖面线A-A’所得的剖视图)，但不限于此。值得注意的是，进行蚀刻步骤P4的目的是为了增加凹槽124的深度，而提升后续形成的浅沟隔离(shallow trench isolation,STI)的绝缘效果。但是本发明不限于此，也就是说，仅需要满足鳍状结构101的中央部116底下的基底100被完全蚀穿(也就是说，鳍状结构101的中央部116下方不直接接触基底100)，即使不进行蚀刻步骤P4，也属于本发明的涵盖范围内。
如图6所示，移除图案化光致抗蚀剂层120后，再选择性额外进行一蚀刻步骤P5，将位于鳍状结构101顶面的图案化掩模110以及侧面的氧化层112移除，并至少将鳍状结构101中央部116的一顶面116c以及一侧壁116b曝露出来。蚀刻步骤P5例如为一干蚀刻步骤，优选为一各向异性蚀刻步骤，例如以含氟(F)或是含氯(Cl)等气体，并选用氦气(He)等惰性气体为载气，对图案化掩模110以及氧化层112进行蚀刻，但不限于此，蚀刻步骤P5也可能包含湿蚀刻等其他方式，也属于本发明的涵盖范围内。
如图7所示，全面性于凹槽126中以及基底100的表面100a上形成一绝缘层(图未示)，然后进行一回蚀刻步骤，移除部分的绝缘层，以形成绝缘层130，并曝露部分的鳍状结构101，而另外一部分部分鳍状结构101则位于绝缘层130中。更详细而言，本实施例中绝缘层130直接接触中央部116的一底面116a、以及两部分侧壁116b，却不接触中央部116的顶面116c，因此，绝缘层130的一顶面130a较鳍状结构101的顶面(也就是顶面116c)低，但是比基底100的表面100a高。此外，在形成绝缘层130之前，可先选择性形成一衬垫层129，材质例如为氧化硅等，覆盖于凹槽126内的底部以及侧壁，并且同时接触基底100的表面100a以及鳍状结构101的部分侧壁(包含边缘部114以及中央部116的部分侧壁)。
接下来，如图8所示，形成多个栅极结构140，位于绝缘层130上并且横跨于各鳍状结构101上。其中各栅极结构140可包含一栅极介电层142、一栅极导电层144以及一帽盖层146。其中栅极介电层142的材料可以包括氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)，或包含介电常数大于4的介电材料，例如是选自氧化铪(hafnium oxide，HfO2)、硅酸铪氧化合物(hafniumsilicon oxide，HfSiO4)、硅酸铪氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化铝(aluminum oxide，Al2O3)、氧化镧(lanthanum oxide，La2O3)、氧化钽(tantalum oxide，Ta2O5)、氧化钇(yttrium oxide，Y2O3)、氧化锆(zirconiumoxide，ZrO2)、钛酸锶(strontium titanate oxide，SrTiO3)、硅酸锆氧化合物(zirconium silicon oxide，ZrSiO4)、锆酸铪(hafnium zirconium oxide，HfZrO4)、锶铋钽氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(leadzirconate titanate,PbZrxTi1-xO3,PZT)、钛酸钡锶(barium strontium titanate,BaxSr1-xTiO3,BST)、或其组合所组成的群组。栅极导电层144的材料可以包括未掺杂的多晶硅、重掺杂的多晶硅、金属硅化物、或是单层或多层金属层，金属层例如功函数金属层，阻挡层和低电阻金属层等。帽盖层146可包括单层结构或多层的介电材料，例如氧化硅(SiO)、氮化硅(SiN)、碳化硅(SiC)、碳氮化硅(SiCN)，氮氧化硅(SiON)或者其组合。此外，栅极结构140侧壁可含有间隙壁，但为了附图简洁，间隙壁未被绘于图8中。
值得注意的是，由于栅极结构140覆盖在绝缘层130以及曝露的鳍状结构101上，也就是说，栅极结构140覆盖于鳍状结构101中央部116所曝露的顶面116c及部分侧壁116b上，并不直接接触中央部116的底面116a。在栅极结构140完成后，后续本实施例可与其他相关半导体制作工艺整合，例如形成层间介电层(interlayer dielectric,ILD)、进行硅化金属步骤、形成外延层、形成接触结构等，上述制作工艺属于本领域常见技术，而在此不另外赘述。
下文将针对本发明的半导体结构及其制作方法的不同实施样态进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件以相同的标号进行标示，以利于各实施例间互相对照。
图9绘示本发明另一实施例的半导体结构的剖视图。在本实施例中包含有多条彼此平行排列的鳍状结构101，而各鳍状结构101的中央部116下方有一凹槽126，凹槽126的延伸方向与各鳍状结构101的排列方向相互垂直，并且各鳍状结构101的中央部116底下空间通过凹槽126而相互连通。换句话说，本实施例中，各鳍状结构101的中央部116都悬浮于凹槽126上，而各鳍状结构101的边缘部(图未示)则通过凹槽126两侧的基底100支撑(类似上述第一优选实施例的图6)。本发明的特征在于，提出一种新颖的半导体结构以及其制作方法，具有至少一部分悬空的鳍状结构，且当填入绝缘层130于鳍状结构101正下方的凹槽126后，绝缘层130不仅存在于各鳍状结构101的中央部116两侧空间，且同时充满于各鳍状结构101的中央部116的正下方。如此一来，由于各鳍状结构101的中央部116不直接接触基底，因此可以提高半导体结构中绝缘层(浅沟隔离)的隔绝性能，降低漏电流发生的可能，并进一步提高制作工艺良率。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (20)
1.一种半导体结构，包含:
基底，基底中有一凹槽；
绝缘层，填入该凹槽中以及位于该基底的一表面上；以及
至少一鳍状结构，位于该绝缘层中，该鳍状结构包含有两边缘部以及一中央部位于该两边缘部之间，其中该边缘部位于该基底的该表面上，并直接接触该基底，该中央部位于该凹槽的正上方。
2.如权利要求1所述的半导体结构，其中该鳍状结构的一顶面较该基底的该表面高。
3.如权利要求1所述的半导体结构，其中该中央部不直接接触该基底。
4.如权利要求1所述的半导体结构，其中该鳍状结构的一顶面较该绝缘层的一顶面高。
5.如权利要求1所述的半导体结构，其中还包含栅极结构，位于该绝缘层上并且横跨部分该鳍状结构。
6.如权利要求5所述的半导体结构，其中该栅极结构覆盖该鳍状结构的该中央部的一顶面以及部分的两侧壁。
7.如权利要求5所述的半导体结构，其中该栅极结构不覆盖该鳍状结构的该中央部的一底面。
8.如权利要求5所述的半导体结构，其中还包括栅极介电层，位于该栅极结构以及该鳍状结构之间。
9.如权利要求1所述的半导体结构，其中该凹槽具有一多角形剖面。
10.一种半导体结构的制作方法，包含:
提供一基底；
形成一鳍状结构于该基底上，该鳍状结构包含有两边缘部以及一中央部位于该两边缘部之间；
形成一凹槽于该基底中，其中该边缘部位于该基底的一表面上，并直接接触该基底，该中央部位于该凹槽的正上方；以及
形成一绝缘层填入该凹槽中以及位于该基底的该表面上，其中该鳍状结构位于该绝缘层中。
11.如权利要求10所述的制作方法，其中该鳍状结构的一顶面较该基底的该表面高。
12.如权利要求10所述的制作方法，其中该中央部不直接接触该基底。
13.如权利要求10所述的制作方法，其中该鳍状结构的一顶面较该绝缘层的一顶面高。
14.如权利要求10所述的制作方法，其中还包含形成一栅极结构于该绝缘层上并且横跨部分该鳍状结构。
15.如权利要求14所述的制作方法，其中该栅极结构覆盖该鳍状结构的该中央部的一顶面以及部分的两侧壁。
16.如权利要求14所述的制作方法，其中该栅极结构不覆盖该鳍状结构的该中央部的一底面。
17.如权利要求10所述的制作方法，其中形成该凹槽的步骤包含依序进行一第一各向异性蚀刻步骤，一第二各向同性蚀刻步骤以及一第三各向异性蚀刻步骤。
18.如权利要求17所述的制作方法，其中该凹槽具有一多角形剖面。
19.如权利要求10所述的制作方法，其中在该凹槽形成之前，还包括形成两光致抗蚀剂层，分别覆盖该鳍状结构的该边缘部，并以该光致抗蚀剂层作为掩模进行一蚀刻步骤，以于该基底中形成该凹槽。
20.如权利要求19所述的制作方法，其中该凹槽的宽度大于该两光致抗蚀剂层之间的距离。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510593437.5A CN106549053B (zh) | 2015-09-17 | 2015-09-17 | 半导体结构及其制作方法 |
| US14/884,787 US9614034B1 (en) | 2015-09-17 | 2015-10-16 | Semiconductor structure and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510593437.5A CN106549053B (zh) | 2015-09-17 | 2015-09-17 | 半导体结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106549053A true CN106549053A (zh) | 2017-03-29 |
| CN106549053B CN106549053B (zh) | 2021-07-27 |
Family
ID=58283270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510593437.5A Active CN106549053B (zh) | 2015-09-17 | 2015-09-17 | 半导体结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9614034B1 (zh) |
| CN (1) | CN106549053B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11948796B2 (en) * | 2019-06-12 | 2024-04-02 | Applied Materials, Inc. | Selective methods for fabricating devices and structures |
| US11245027B2 (en) * | 2020-03-10 | 2022-02-08 | International Business Machines Corporation | Bottom source/drain etch with fin-cut-last-VTFET |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130052778A1 (en) * | 2011-08-24 | 2013-02-28 | Chin-I Liao | Semiconductor process |
| US20130200470A1 (en) * | 2012-02-07 | 2013-08-08 | An-Chi Liu | Semiconductor structure and method of fabricating the same |
| CN103915501A (zh) * | 2013-01-09 | 2014-07-09 | 国际商业机器公司 | 由悬空硅进行电介质隔离的finfet及其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118390A (ja) * | 1997-06-18 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100481209B1 (ko) * | 2002-10-01 | 2005-04-08 | 삼성전자주식회사 | 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법 |
| KR100594282B1 (ko) * | 2004-06-28 | 2006-06-30 | 삼성전자주식회사 | ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법 |
| US7517764B2 (en) | 2006-06-29 | 2009-04-14 | International Business Machines Corporation | Bulk FinFET device |
| KR100827529B1 (ko) * | 2007-04-17 | 2008-05-06 | 주식회사 하이닉스반도체 | 다중채널을 갖는 반도체 소자 및 그의 제조 방법 |
| US8653584B2 (en) * | 2010-03-19 | 2014-02-18 | Nanya Technology Corp. | Dual vertical channel transistor and fabrication method thereof |
| US8361869B2 (en) | 2010-12-08 | 2013-01-29 | Institute of Microelectronics, Chinese Academy of Sciences | Method for manufacturing suspended fin and gate-all-around field effect transistor |
| US8703556B2 (en) * | 2012-08-30 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a FinFET device |
| US8946029B2 (en) * | 2012-11-12 | 2015-02-03 | GlobalFoundries, Inc. | Methods of manufacturing integrated circuits having FinFET structures with epitaxially formed source/drain regions |
| US8822290B2 (en) * | 2013-01-25 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods for forming the same |
| US9831345B2 (en) * | 2013-03-11 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with rounded source/drain profile |
| US9306066B2 (en) * | 2014-02-28 | 2016-04-05 | Qualcomm Incorporated | Method and apparatus of stressed FIN NMOS FinFET |
| KR102158961B1 (ko) * | 2014-05-13 | 2020-09-24 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
-
2015
- 2015-09-17 CN CN201510593437.5A patent/CN106549053B/zh active Active
- 2015-10-16 US US14/884,787 patent/US9614034B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130052778A1 (en) * | 2011-08-24 | 2013-02-28 | Chin-I Liao | Semiconductor process |
| US20130200470A1 (en) * | 2012-02-07 | 2013-08-08 | An-Chi Liu | Semiconductor structure and method of fabricating the same |
| CN103915501A (zh) * | 2013-01-09 | 2014-07-09 | 国际商业机器公司 | 由悬空硅进行电介质隔离的finfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9614034B1 (en) | 2017-04-04 |
| US20170084688A1 (en) | 2017-03-23 |
| CN106549053B (zh) | 2021-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113659004B (zh) | 半导体元件及其制作方法 | |
| US8993384B2 (en) | Semiconductor device and fabrication method thereof | |
| US8283217B2 (en) | Prevention of oxygen absorption into high-K gate dielectric of silicon-on-insulator based finFET devices | |
| US20140199817A1 (en) | Method for manufacturing multi-gate transistor device | |
| TW201730940A (zh) | 半導體元件及其形成方法 | |
| US11038039B2 (en) | Method of forming a semiconductor device | |
| CN106252391A (zh) | 半导体结构及其制作方法 | |
| TW202029354A (zh) | 半導體元件及其製作方法 | |
| US9685541B2 (en) | Method for forming semiconductor structure | |
| CN106531793A (zh) | 具有外延层的半导体结构 | |
| CN106549053A (zh) | 半导体结构及其制作方法 | |
| US20220262687A1 (en) | Semiconductor device and method for fabricating the same | |
| US20220328642A1 (en) | Semiconductor structure and forming method thereof | |
| US20220223728A1 (en) | Semiconductor device and method for fabricating the same | |
| US20130146954A1 (en) | Method Of Memory Array And Structure Form | |
| CN104347709A (zh) | 半导体装置 | |
| TWI570783B (zh) | 半導體製程 | |
| CN104241360B (zh) | 半导体装置及其制作方法 | |
| CN107978599B (zh) | 半导体结构及其形成方法、测量电容的方法 | |
| TW201448120A (zh) | 半導體裝置及其製作方法 | |
| US20220352343A1 (en) | Method for forming semiconductor structure | |
| TWI543370B (zh) | Ｍｏｓ電晶體製程 | |
| CN103107089A (zh) | 非平面晶体管的制作方法 | |
| CN112951725B (zh) | 半导体结构及其形成方法 | |
| CN118553685A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |