CN106531691A - 存储器元件及其制造方法 - Google Patents
存储器元件及其制造方法 Download PDFInfo
- Publication number
- CN106531691A CN106531691A CN201610015683.7A CN201610015683A CN106531691A CN 106531691 A CN106531691 A CN 106531691A CN 201610015683 A CN201610015683 A CN 201610015683A CN 106531691 A CN106531691 A CN 106531691A
- Authority
- CN
- China
- Prior art keywords
- coating
- gate structure
- memory component
- active area
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000011248 coating agent Substances 0.000 claims description 56
- 238000000576 coating method Methods 0.000 claims description 56
- 239000010410 layer Substances 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 239000011435 rock Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 210000001557 animal structure Anatomy 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 abstract description 6
- 239000011800 void material Substances 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 239000011343 solid material Substances 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 18
- 238000000151 deposition Methods 0.000 description 14
- 238000006396 nitration reaction Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000003701 mechanical milling Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000003973 irrigation Methods 0.000 description 2
- 230000002262 irrigation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Abstract
本发明公开了一种存储器元件及其制造方法。存储器元件包含基板、第一主动区域、第二主动区域、闸极结构以及覆盖层。第一主动区域及第二主动区域交替设置于基板内。闸极结构设置于基板内并介于第一主动区域以及第二主动区域之间。覆盖层位于闸极结构的上方，以在覆盖层以及闸极结构之间定义一空隙。借此，本发明的存储器元件，应用空隙作为闸极结构的盖子以取代通常结构内所使用的介电材料。因此，可有效降低主动区域之间的电容耦合，并改善单元接面电气情形及闸极引发汲极漏电流现象。此外，具有气态材料的空隙所提供的应力松弛功能，较填充固态材料的通常结构为佳。因此，可以改进存储器元件的性能。
Description
技术领域
本发明涉及一种半导体技术，且特别涉及一种存储器元件及其制造方法的半导体技术。
背景技术
动态随机存取存储器(Dyanmic Random Access Memory，DRAM)是许多电子产品内的必要元件。为了增加组件密度以及提升动态随机存取存储器的整体性能，工业制造商不断地努力以缩小用于动态随机存取存储器的电晶体的尺寸。然而，当电晶体的尺寸缩小时，此种动态随机存取存储器在先进技术应用上的元件性能仍无法令人满意。
因此，如何能提供一种改进的存储器元件以及其制造方法便成为必需的。
发明内容
本发明的目的在于提供一种存储器元件及其制造方法，可有效降低主动区域之间的电容耦合。
本发明的一实施例，提供一种存储器元件，其包含基板、第一主动区域、第二主动区域、闸极结构以及覆盖层。第一主动区域以及第二主动区域交替设置于基板内。闸极结构设置于基板内并介于第一主动区域以及第二主动区域之间。覆盖层位于闸极结构的上方以在覆盖层以及闸极结构之间定义一空隙。
在一个或多个实施方式中，闸极结构是单层结构或多层结构。
在一个或多个实施方式中，闸极结构是多层结构，并包含第一部分，以及由第一部分所包围的第二部分。
在一个或多个实施方式中，空隙包含气态材料。
在一个或多个实施方式中，气态材料的介电常数约为1。
在一个或多个实施方式中，空隙是真空。
在一个或多个实施方式中，覆盖层是由氧化物所制成。
在一个或多个实施方式中，覆盖层包含第一部分，以及插入第一部分的第二部分。
在一个或多个实施方式中，覆盖层的第一部分是由氧化物所制成，且覆盖层的第二部分是由氮化物所制成。
在一个或多个实施方式中，存储器元件另包含氮化层位于覆盖层之上。
本发明的另一实施例提供一种制造存储器元件的方法，此方法包含下列步骤：在基板内交替形成第一主动区域以及第二主动区域；在基板内形成闸极结构，并介于第一主动区域以及第二主动区域之间；以及在闸极结构之上形成覆盖层，以在覆盖层以及闸极结构之间定义一空隙。
在一个或多个实施方式中，形成闸极结构包含下列步骤：形成第一部分；以及形成由第一部分所包围的第二部分。
在一个或多个实施方式中，形成覆盖层是密封闸极结构以及覆盖层间的空间，以定义空隙。
在一个或多个实施方式中，覆盖层是由氧化物所制成。
在一个或多个实施方式中，形成覆盖层以定义空隙包含下列步骤：在闸极结构之上形成牺牲结构；在牺牲结构之上形成覆盖层的第一部分，且覆盖层的第一部分具有开口；移除牺牲结构；以及在开口内形成覆盖层的第二部分，以形成覆盖层并定义空隙。
在一个或多个实施方式中，形成覆盖层的第一部分包含下列步骤：在牺牲结构之上沉积覆盖衬垫；以及蚀刻覆盖衬垫以形成具有开口的覆盖层的第一部分。
在一个或多个实施方式中，牺牲结构是由氮化物或光阻所制成。
在一个或多个实施方式中，移除牺牲结构是借由湿蚀刻或是光阻剥离进行。
在一个或多个实施方式中，覆盖层的第一部分是由氧化物所制成，且覆盖层的第二部分是由氮化物所制成。
在一个或多个实施方式中，方法另包含在覆盖层之上沉积氮化层。
与现有技术相比，本发明具有如下有益效果：本发明的存储器元件及其制造方法，应用空隙作为闸极结构的盖子以取代通常结构内所使用的介电材料。因此，可有效降低主动区域之间的电容耦合，并改善单元接面电气情形及闸极引发汲极漏电流现象。此外，具有气态材料的空隙所提供的应力松弛功能，较填充固态材料的通常结构为佳。因此，可以改进存储器元件的性能。
附图说明
本发明可经由下列的实施方式以及配合对应的图式被充分地了解。
图1A至图1D是依据本发明的各种实施例在不同阶段时制造存储器元件的剖面图。
图2A至图2F是依据本发明的各种实施例在不同阶段时制造存储器元件的剖面图。
具体实施方式
下文是举实施例配合所附图式作详细说明。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。
以下将以图式公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示。
如前面所提到的问题，存储器元件的要求变得更有挑战性。举例来说，当元件尺寸缩小时，存储器元件的不同主动区域间的电压差变得至关重要。尤其是，这些不同的主动区域是连接至不同的元件，并因此这些不同的主动区域具有不同的电位。记忆单元接面将会由具有较低电位的主动区域得到电容耦合。从主动区域的低场耦合会使得单元接面的电场增加并劣化闸极引发汲极漏电流(gate-induced-drain-leakage，GIDL)表现，其不可避免地降低存储器元件的性能。
本发明提供一种存储器元件及其制造方法。本发明的存储器元件应用空隙于闸极结构之上、以及第一主动区域与第二主动区域之间。因此，由电压差所导致的问题能被减少，并借此增进存储器元件的性能。
图1A至图1D是依据本发明的各种实施例在不同阶段时制造存储器元件100的剖面图。
如图1A所示，首先提供用于制造存储器元件100的基板110。第一主动区域122以及第二主动区域124是交替形成于基板110内，且闸极结构130形成于基板110内并介于第一主动区域122与第二主动区域124之间。隔离结构140形成于基板110内，且第一主动区域122、第二主动区域124以及闸极结构130设置于两个隔离结构140之间。
基板110可为硅基板、硅/锗(SiGe)基板、磊晶基板、或硅晶绝缘体(SOI)基板等。
第一主动区域122以及第二主动区域124可经由掺杂而形成，例如，依照实际需要，可为n掺杂或是p掺杂。第一主动区域122以及第二主动区域124可分别用作存储器元件的源极以及汲极，反之也然。第一主动区域122与第二主动区域124可在形成闸极结构130之前或是之后形成。
闸极结构130可为单层结构或多层结构。例如，闸极结构130包含第一部分132以及由第一部分132所包围的第二部分134，如图1A所示。闸极结构130的第一部分132以及第二部分134是各自独立由钨(W)、氮化钛(TiN)、氮化钽(TaN)，氮化钨(WN)、钌(Ru)、氮化钼(MoN)、氮化钽/氮化钛、氮化钨/氮化钛、砷(As)掺杂的多晶硅、钽(Ta)、铝(Al)，钛(Ti)、氮化锆(ZrN)或它们的组合所制成。在一些实施例中，第一部分132是由氮化钛所制成，而第二部分134是由钨所制成。
值得注意的是，闸极结构130设置于基板110之内。因此在上述实施例中，存储器元件100可以被称为一个凹槽存取元件(recess access device，RAD)。当一偏压被施加于闸极结构130时，通道可被形成于基板110内并且位于闸极结构130的周围。电流可以经由通道在第一主动区域122与第二主动区域124之间流动。
在一些实施例中，闸极结构130是借由形成沟渠于基板110内所形成。接着，闸极结构130的第一部分132与第二部分134可借由沉积于沟槽的底部部分所形成。因此，闸极结构130的顶表面较基板110的顶表面为低。闸极结构130的上方是沟槽内的未填充部分，且在后述的内容中称作凹槽160。
此存储器元件可应用如图1A所示的双闸极系统，其存储器元件的记忆单元包含两个闸极结构、一个第一主动区域以及两个第二主动区域。隔离结构设置于两个相邻的记忆单元之间。第一主动区域位于闸极结构之间，且第二主动区域分别位于闸极结构与隔离结构之间。
在一些实施例中，闸极介电层136形成于闸极结构130与第一主动区域122之间以及闸极结构130与第二主动区域124之间。闸极介电层136可于闸极结构130形成前，借由沉积而形成。闸极介电层136的材料可为任何适合的介电材料，例如氧化物或是氮化物。
这些隔离结构140可为浅沟槽隔离(STI)结构。这些隔离结构140可设置于基板110内并介于两个相邻的记忆单元之间以提供电气隔离。在一些实施例中，这些隔离结构140是由介电材料所制成，例如氧化硅或是其他适合的材料。
在一些实施例中，第一氧化层152以及第二氧化层154设置于基板110之上，如图1A所示。第一氧化层152与第二氧化层154用作介电层。
如图1B所示，顶氧化物170形成于凹槽160的侧壁并位于闸极结构130之上。因此，密封凹槽160而留下空隙180于闸极结构130之上。
可借由任何适合的沉积工艺形成顶氧化物170。沉积工艺的例子包含，但不限于化学气相沉积(CVD)，物理气相沉积(PVD)，原子层沉积(ALD)或其任意的组合。可在沉积之后选择性地进行化学机械研磨(CMP)工艺。
无任何固体材料填充于空隙180之中。在一些实施例中，空隙180是真空的。在其他实施例中，空隙180包含气态材料。气态材料可为氮气、氧气、空气或其任意的组合。空气可以为干燥空气，其表示空气中没有水蒸汽或是具有低相对湿度(通常约为40％)。值得注意的是，在这些空隙180内的气态材料具有低介质常数(k)。在一些实施例中，气态材料的介电常数约为1。相反地，一般的存储器元件所使用的填充闸极结构上的空间以用于隔离的介电材料，通常具有高的介电常数，例如氧化物(k约为3.9)与氮化物(k约为7至8)，可能导致电容耦合，进而造成漏电流。存储器元件100应用多个空隙180于第一导电区域122与第二导电区域124之间，且位于闸极结构130的上方，以作为盖子，空隙180具有较低的介电常数。因此，可降低电容耦合以防止漏电流，进而增进存储器元件100的性能。
值得注意的是，闸极结构130是密封以留下空隙180于其上。这是因为顶氧化物170的材料，在凹槽160的角落的沉积速率比较快，同时这些在角落上的材料，在填满凹槽160的底部前就已经桥接。也就是说，凹槽160的开口是密封以形成空隙180，其位于桥接的顶氧化物170与闸极结构130之间的空间。
如图1C所示，其是蚀刻顶氧化物170以形成蚀刻顶氧化物170a。每个蚀刻顶氧化物170a包含位于凹槽160的侧壁的衬垫172，以及位于闸极结构130之上并桥接凹槽160的侧壁的覆盖层174。
值得注意的是，可应用其他的方法以形成闸极结构上方的空隙。例如，直接形成覆盖层于闸极结构的上方而无需衬垫，以桥接凹槽的侧壁并且将空隙留在覆盖层与闸极结构之间。
如图1D所示，沉积氮化层190在覆盖层174以及第二氧化层154之上。因此形成存储器元件100。氮化层190可由任何适合的沉积工艺所形成，例如前述所提及者。可在沉积后选择性地进行一化学机械研磨工艺。在一些实施例中，氮化层190是由氮化硅(SiN)所制成。
依据本发明的各实施例所形成的存储器元件100，包含基板110、第一主动区域122、第二主动区域124、闸极结构130、隔离结构140、第一氧化层152、第二氧化层154、衬垫172、覆盖层174、空隙180以及氮化层190。第一主动区域122以及第二主动区域124交替设置于基板110内。闸极结构130设置于基板110内，并位于第一主动区域122以及第二主动区域124之间。隔离结构140设置于基板110内，并且第一主动区域122、第二主动区域124以及闸极结构130设置于二个隔离结构140之间。第一氧化层152以及第二氧化层154设置于基板110之上。衬垫172以及覆盖层174整合形成于闸极结构130的上方。空隙180由覆盖层174以及闸极结构130所定义，且是覆盖层174以及闸极结构130之间的空间。氮化层190设置于覆盖层174以及第二氧化层154之上。
本发明的存储器元件应用一种新颖的结构，其包含位于闸极结构之上并用以隔离的空隙。空隙可为真空或具有低介电常数的气态材料，且设置于存储器元件的第一主动区域以及第二主动区域之间。因此，可降低电容耦合，而增进存储器元件的性能。此外，相较于填充有固态材料的结构，空隙能提供更好的应力松弛功能。
图2A至图2F是依据本发明的各种实施例，在不同阶段时制造存储器元件200的剖面图。
如图2A所示，首先提供用于制造存储器元件200的基板210。第一主动区域222以及第二主动区域224交替形成于基板210内，且闸极结构230形成于基板210内并介于第一主动区域222与第二主动区域224之间。闸极介电层236形成于闸极结构230与第一主动区域222之间以及闸极结构230与第二主动区域224之间。隔离结构140形成于基板210内，并且第一主动区域222、第二主动区域224以及闸极结构230设置于两个隔离结构240之间。第一氧化层252以及第二氧化层254设置于基板210之上。氧化物衬垫256设置于闸极结构230与第二氧化层254之上。
第一主动区域222以及第二主动区域224可分别用作存储器元件的源极以及汲极，反之也然。第一主动区域222与第二主动区域224可依照实际需要，为n掺杂或是p掺杂。
闸极结构230可为单层结构或是多层结构。如图2A所示，闸极结构230包含第一部分232以及由第一部分232所包围的第二部分234。第一部分232和第二部分234的材料的例子可以参照图1A中所提及的第一部分132与第二部分134的材料。在一些实施例中，第一部分232是由氮化钛所制成，而第二部分234是由钨所制成。
在一些实施例中，闸极结构230可借由形成沟渠于基板210内而形成。接着，这些闸极结构230的第一部分232与第二部分234可借由沉积于沟槽的底部部分而形成。因此，闸极结构230的顶表面较基板210的顶表面为低。在一些实施例中，可在形成闸极结构230之前，借由沉积方法形成闸极介电层236。闸极介电层236可由任何适合的介电材料所制成，例如氧化物或是氮化物。
氧化物衬垫256设置于第二氧化层254以及闸极结构230之上以定义凹槽260。氧化物衬垫256可以任何适合的工艺所沉积，例如上述所提及者。在一些实施例中，氧化物衬垫256是借由沉积方法而形成，并伴随着蚀刻工艺以去除角落上因为不同的沉积速率所造成的多余氧化物，以避免角落被桥接并且定义出凹槽260。
其他特征，例如：材料、形成的方式以及基板210、第一主动区域222、第二主动区域224、闸极结构230、闸极介电层236、隔离结构240、第一氧化层252与第二氧化层254的功能，可参照图1A中相对应的部分。
如第2B图所示，沉积牺牲层270于氧化物衬垫256以及闸极结构230之上以填充凹槽260。牺牲层270可由上述的沉积工艺所沉积，并选择性进行化学机械研磨工艺于沉积之后。考虑到将在后述的步骤中移除牺牲层270，却不移除氧化物衬垫256，选择牺牲层270的材料，使其与氧化物衬垫256的材料不同。优选地，由相较于氧化物衬垫256的氧化物，对牺牲层270材料具有更高选择性的工艺来移除牺牲层270。在一些实施例中，牺牲层270是由有机化合物、氮化物或是光阻所制成。光阻为光敏材料，例如高分子树脂。
如图2C所示，蚀刻牺牲层270以留下氧化物衬垫256以及闸极结构230之上的牺牲结构270a。牺牲层270可由任何适合的工艺所蚀刻，例如干蚀刻以及湿蚀刻。
如图2D所示，沉积覆盖衬垫280于氧化物衬垫256以及牺牲结构270a之上。覆盖衬垫280可由上述任何提及的沉积工艺所沉积，并可由氧化物制成。
如图2E所示，蚀刻覆盖衬垫280以形成覆盖层的第一部分280a。每个覆盖层的第一部分280a具有开口300，并位于牺牲结构270a之上。在一些实施例中，覆盖衬垫280是由干蚀刻工艺所蚀刻。
如图2F所示，移除牺牲结构270a。并沉积氮化层282于氧化物衬垫256之上并填充这些开口300。部分填充的开口300的氮化层282为覆盖层的第二部分282a。覆盖层284的第一部分280a是由覆盖层284的第二部分282a所插入。因此，形成覆盖层284并定义空隙290。在一些实施例中，覆盖层284的第一部分280a是由氧化物所制成，而覆盖层284的第二部分282a是由氮化物所制成。
在一些实施例中，依照牺牲结构270a的材料，牺牲结构270a是由湿蚀刻或光阻剥除所移除。氮化层282可由任何适合的沉积工艺所形成，例如上述所提及的沉积工艺。可在沉积之后选择性进行化学机械研磨工艺。在一些实施中，氮化层282的材料是氮化硅(SiN)。
所形成的存储器元件200包含基板210、第一主动区域222、第二主动区域224、闸极结构230、闸极介电层236、隔离结构240、第一氧化层252、第二氧化层254、氧化物衬垫256、氮化层282、覆盖层284以及空隙290。第一主动区域222以及第二主动区域224交替设置于基板210内。闸极结构230设置于基板210内并位于第一主动区域222以及第二主动区域224之间，并且包含第一部分232以及由第一部分232所包围的第二部分234。闸极介电层236沉积于闸极结构230与第一主动区域222之间以及闸极结构230与第二主动区域224之间。隔离结构240设置于基板210内，并且第一主动区域222、第二主动区域224以及闸极结构230设置于两个隔离结构240之间。第一氧化层252以及第二氧化层254设置于基板210之上。氧化物衬垫256设置于第二氧化层254与闸极结构230之上。覆盖层284设置于闸极结构230以及氧化物衬垫256的上方以定义空隙290，并且每个覆盖层284包含第一部分280a以及插入于第一部分280a的第二部分282a。氮化层282设置于覆盖层284以及氧化物衬垫256之上。
图2A至图2F所示的实施例与图1A至图1D所示的实施例的不同处在于形成空隙180、290的方法。此差别并未影响这些实施例中其他组件的功用以及步骤。因此，存储器元件200以及其制造方法具有与图1A至图1D所示的存储器元件100相同的功用与优点。
以上所讨论的本发明的各实施例具有现有存储器元件与工艺所没有的优点，其优点总结如下。本发明的存储器元件是一新颖的结构，其应用空隙作为闸极结构的盖子以取代通常结构内所使用的介电材料。因此，可有效降低主动区域之间的电容耦合，并改善单元接面电气情形及闸极引发汲极漏电流现象。此外，具有气态材料的空隙所提供的应力松弛功能，较填充固态材料的通常结构为佳。因此，可以改进存储器元件的性能。
值得注意的是，上述制造存储器元件的方法的操作顺序仅为例示，而非旨在限制，并且可以在不脱离本发明内容的精神和范围的前提下做各种改变、替换、以及变更。
虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (20)
1.一种存储器元件，其特征在于，所述存储器元件包含：
基板；
交替设置于所述基板内的第一主动区域以及第二主动区域；
闸极结构，其设置于所述基板内并介于所述第一主动区域以及所述第二主动区域之间；以及
覆盖层，其位于所述闸极结构的上方，以在所述覆盖层以及所述闸极结构之间定义一空隙。
2.如权利要求1所述的存储器元件，其特征在于，所述闸极结构是单层结构或多层结构。
3.如权利要求2所述的存储器元件，其特征在于，所述闸极结构是所述多层结构并包含：
第一部分；以及
由所述第一部分所包围的第二部分。
4.如权利要求1所述的存储器元件，其特征在于，所述空隙包含气态材料。
5.如权利要求4所述的存储器元件，其特征在于，所述气态材料具有约为1的介电常数。
6.如权利要求1所述的存储器元件，其特征在于，所述空隙是真空。
7.如权利要求1所述的存储器元件，其特征在于，所述覆盖层是由氧化物所制成。
8.如权利要求1所述的存储器元件，其特征在于，所述覆盖层包含：
第一部分；以及
插入所述第一部分的第二部分。
9.如权利要求8所述的存储器元件，其特征在于，所述覆盖层的所述第一部分是由氧化物所制成，而所述覆盖层的所述第二部分是由氮化物所制成。
10.如权利要求1所述的存储器元件，其特征在于，所述存储器元件还包含氮化层，其在所述覆盖层之上。
11.一种制造存储器元件的方法，其特征在于，所述制造存储器元件的方法包含：
在基板内交替形成第一主动区域以及第二主动区域；
在所述基板内形成闸极结构并介于所述第一主动区域以及所述第二主动区域之间；以及
在所述闸极结构的上方形成覆盖层，以在所述覆盖层以及所述闸极结构之间定义一空隙。
12.如权利要求11所述的制造存储器元件的方法，其特征在于，形成所述闸极结构包含：
形成第一部分；以及
形成由所述第一部分所包围的第二部分。
13.如权利要求11所述的制造存储器元件的方法，其特征在于，形成所述覆盖层密封所述闸极结构与所述覆盖层间的空间，以定义所述空隙。
14.如权利要求13所述的制造存储器元件的方法，其特征在于，所述覆盖层是由氧化物所制成。
15.如权利要求11所述的制造存储器元件的方法，其特征在于，形成所述覆盖层以定义所述空隙包含：
在所述闸极结构之上形成牺牲结构；
在所述牺牲结构之上形成所述覆盖层的第一部分，并且所述覆盖层的所述第一部分具有开口；
移除所述牺牲结构；以及
在所述开口内形成所述覆盖层的第二部分，以形成所述覆盖层并且定义所述空隙。
16.如权利要求15所述的制造存储器元件的方法，其特征在于，形成所述覆盖层的所述第一部分包含：
在所述牺牲结构之上沉积覆盖衬垫；以及
蚀刻所述覆盖衬垫以形成具有所述开口的所述覆盖层的所述第一部分。
17.如权利要求15所述的制造存储器元件的方法，其特征在于，所述牺牲结构是由氮化物或光阻所制成。
18.如权利要求17所述的制造存储器元件的方法，其特征在于，移除所述牺牲结构是借由湿蚀刻或光阻剥离进行。
19.如权利要求15所述的制造存储器元件的方法，其特征在于，所述覆盖层的所述第一部分是由氧化物所制成，而所述覆盖层的所述第二部分是由氮化物所制成。
20.如权利要求11所述的制造存储器元件的方法，其特征在于，所述制造存储器元件的方法还包含在所述覆盖层之上沉积氮化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810968346.9A CN109216282B (zh) | 2015-09-09 | 2016-01-11 | 存储器元件及其制造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/848,357 | 2015-09-09 | ||
| US14/848,357 US9735161B2 (en) | 2015-09-09 | 2015-09-09 | Memory device and fabricating method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810968346.9A Division CN109216282B (zh) | 2015-09-09 | 2016-01-11 | 存储器元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106531691A true CN106531691A (zh) | 2017-03-22 |
| CN106531691B CN106531691B (zh) | 2019-07-30 |
Family
ID=58191123
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810968346.9A Active CN109216282B (zh) | 2015-09-09 | 2016-01-11 | 存储器元件及其制造方法 |
| CN201610015683.7A Active CN106531691B (zh) | 2015-09-09 | 2016-01-11 | 存储器元件及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810968346.9A Active CN109216282B (zh) | 2015-09-09 | 2016-01-11 | 存储器元件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US9735161B2 (zh) |
| CN (2) | CN109216282B (zh) |
| TW (1) | TWI571967B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9735161B2 (en) * | 2015-09-09 | 2017-08-15 | Micron Technology, Inc. | Memory device and fabricating method thereof |
| US9972628B1 (en) * | 2016-11-11 | 2018-05-15 | Micron Technology, Inc. | Conductive structures, wordlines and transistors |
| KR20210026193A (ko) | 2019-08-29 | 2021-03-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| CN114497042B (zh) | 2020-11-13 | 2024-07-19 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| US11424360B1 (en) * | 2021-02-04 | 2022-08-23 | Nanya Technology Corporation | Semiconductor device and method for manufacturing the same |
| US20230200046A1 (en) * | 2021-12-20 | 2023-06-22 | Nanya Technology Corporation | Method of manufacturing memory device having word lines with improved resistance |
| US11901267B2 (en) * | 2021-12-21 | 2024-02-13 | Nanya Technology Corporation | Memory device having word lines with improved resistance |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020179966A1 (en) * | 2001-05-29 | 2002-12-05 | Yang Won-Suk | Integrated circuit devices including self-aligned contacts with increased alignment margin and methods of fabricating same |
| KR20110136298A (ko) * | 2010-06-14 | 2011-12-21 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법 |
| CN102903622A (zh) * | 2011-07-27 | 2013-01-30 | 华邦电子股份有限公司 | 存储器的制造方法 |
| CN103579249A (zh) * | 2012-08-08 | 2014-02-12 | 爱思开海力士有限公司 | 半导体存储器件及其制造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20310A (en) * | 1858-05-18 | salvador vascon | ||
| JPH11150185A (ja) | 1997-11-14 | 1999-06-02 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| US5977579A (en) * | 1998-12-03 | 1999-11-02 | Micron Technology, Inc. | Trench dram cell with vertical device and buried word lines |
| US6531377B2 (en) | 2001-07-13 | 2003-03-11 | Infineon Technologies Ag | Method for high aspect ratio gap fill using sequential HDP-CVD |
| KR100799024B1 (ko) | 2006-06-29 | 2008-01-28 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 제조방법 |
| US7557002B2 (en) | 2006-08-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming transistor devices |
| US7989322B2 (en) | 2007-02-07 | 2011-08-02 | Micron Technology, Inc. | Methods of forming transistors |
| US7763933B2 (en) | 2007-02-15 | 2010-07-27 | Micron Technology, Inc. | Transistor constructions and processing methods |
| KR100908819B1 (ko) * | 2007-11-02 | 2009-07-21 | 주식회사 하이닉스반도체 | 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법 |
| KR101075492B1 (ko) * | 2009-03-23 | 2011-10-21 | 주식회사 하이닉스반도체 | 수직트랜지스터를 구비한 반도체장치 및 그 제조 방법 |
| KR101094371B1 (ko) * | 2009-07-03 | 2011-12-15 | 주식회사 하이닉스반도체 | 수직트랜지스터를 구비한 반도체장치 제조 방법 |
| KR20110033654A (ko) | 2009-09-25 | 2011-03-31 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 제조 방법 |
| US9246262B2 (en) | 2012-08-06 | 2016-01-26 | Fci Americas Technology Llc | Electrical connector including latch assembly with pull tab |
| KR20140032238A (ko) * | 2012-09-06 | 2014-03-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP5796029B2 (ja) | 2013-02-22 | 2015-10-21 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| KR20140109105A (ko) * | 2013-03-05 | 2014-09-15 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9735161B2 (en) * | 2015-09-09 | 2017-08-15 | Micron Technology, Inc. | Memory device and fabricating method thereof |
-
2015
- 2015-09-09 US US14/848,357 patent/US9735161B2/en active Active
-
2016
- 2016-01-06 TW TW105100302A patent/TWI571967B/zh active
- 2016-01-11 CN CN201810968346.9A patent/CN109216282B/zh active Active
- 2016-01-11 CN CN201610015683.7A patent/CN106531691B/zh active Active
-
2017
- 2017-08-08 US US15/671,471 patent/US10020310B2/en active Active
-
2018
- 2018-07-05 US US16/027,598 patent/US10424583B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020179966A1 (en) * | 2001-05-29 | 2002-12-05 | Yang Won-Suk | Integrated circuit devices including self-aligned contacts with increased alignment margin and methods of fabricating same |
| KR20110136298A (ko) * | 2010-06-14 | 2011-12-21 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법 |
| CN102903622A (zh) * | 2011-07-27 | 2013-01-30 | 华邦电子股份有限公司 | 存储器的制造方法 |
| CN103579249A (zh) * | 2012-08-08 | 2014-02-12 | 爱思开海力士有限公司 | 半导体存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI571967B (zh) | 2017-02-21 |
| US20170069632A1 (en) | 2017-03-09 |
| US10424583B2 (en) | 2019-09-24 |
| CN109216282B (zh) | 2020-08-14 |
| US9735161B2 (en) | 2017-08-15 |
| US20180331110A1 (en) | 2018-11-15 |
| US10020310B2 (en) | 2018-07-10 |
| CN106531691B (zh) | 2019-07-30 |
| US20170358583A1 (en) | 2017-12-14 |
| CN109216282A (zh) | 2019-01-15 |
| TW201810539A (zh) | 2018-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106531691A (zh) | 存储器元件及其制造方法 | |
| US8999797B2 (en) | Semiconductor device with air gaps and method for fabricating the same | |
| US10361205B2 (en) | Semiconductor devices including structures for reduced leakage current and method of fabricating the same | |
| US6452224B1 (en) | Method for manufacture of improved deep trench eDRAM capacitor and structure produced thereby | |
| WO2023040140A1 (zh) | 半导体结构及其制作方法、存储器 | |
| TWI497649B (zh) | 埋入式字元線結構及其製造方法 | |
| KR20140083737A (ko) | 에어갭을 구비한 반도체장치 및 그 제조 방법 | |
| US11862697B2 (en) | Method for manufacturing buried gate and method for manufacturing semiconductor device | |
| TWI652770B (zh) | 半導體記憶體結構及其製備方法 | |
| US10043812B1 (en) | Semiconductive structure with word line and method of fabricating the same | |
| US9391206B2 (en) | Methods of forming transistors | |
| TWI594372B (zh) | 記憶體裝置及其製造方法 | |
| CN115172267A (zh) | 半导体结构及其制备方法 | |
| US20100078697A1 (en) | Semiconductor device including capacitor and method for manufacturing the same | |
| US11877433B2 (en) | Storage node contact structure of a memory device | |
| TWI824618B (zh) | 半導體結構及其製作方法 | |
| CN113161295B (zh) | 半导体器件及其制备方法 | |
| US11594539B2 (en) | Semiconductor device with composite dielectric structure and method for forming the same | |
| US10103150B1 (en) | Semiconductor device having insulating layer higher than a top surface of the substrate, and method for reducing the difficulty of filling an insulating layer in a recess | |
| KR20220130244A (ko) | 반도체 구조 및 제조 방법 | |
| CN115692306A (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| PB01 | Publication | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170303 Address after: Idaho Applicant after: Micron Technology, Inc. Address before: Taiwan Taoyuan turtle mountain Inotera Park three road No. 667 Chinese Renaissance Applicant before: Inotera Memories, Inc. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |