CN106505043B - 半导体装置的制造方法及制造装置 - Google Patents

半导体装置的制造方法及制造装置 Download PDF

Info

Publication number
CN106505043B
CN106505043B CN201610239908.7A CN201610239908A CN106505043B CN 106505043 B CN106505043 B CN 106505043B CN 201610239908 A CN201610239908 A CN 201610239908A CN 106505043 B CN106505043 B CN 106505043B
Authority
CN
China
Prior art keywords
following layer
chip
substrate
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610239908.7A
Other languages
English (en)
Other versions
CN106505043A (zh
Inventor
松浦永悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN106505043A publication Critical patent/CN106505043A/zh
Application granted granted Critical
Publication of CN106505043B publication Critical patent/CN106505043B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

本发明的实施方式提供一种能够抑制半导体芯片弯曲的半导体装置的制造方法及制造装置。在实施方式的半导体装置的制造方法中，将作为第1半导体芯片的控制器芯片(11)载置在衬底(10)上。将贴合了接着层(12)的作为第2半导体芯片的NAND芯片(21)以使接着层(12)朝向衬底(10)侧的状态载置在衬底(10)上。在将第2半导体芯片载置在衬底(10)时，以接着层(12)中的第1部分的粘度低于第2部分的粘度的状态，将第1半导体芯片埋入接着层(12)。第1部分是接着层(12)中位于载置在第1半导体芯片上的范围的部分。第2部分是接着层(12)中位于第1部分的周围的部分。经由接着层(12)将第2半导体芯片接着在衬底(10)上。

Description

半导体装置的制造方法及制造装置
[相关申请]
本申请享有以日本专利申请2015-176690号(申请日：2015年9月8日)为基础申请的优先权。本申请是通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造方法及制造装置。
背景技术
已知有将多种半导体芯片搭载在封装内的半导体装置。作为形成具备多种半导体芯片的积层构造的方法之一，有一边将载置在衬底上的第1半导体芯片埋入接着层，一边在接着层之上积层第2半导体芯片积层的方法。在该方法中，期望能够抑制因将第1半导体芯片埋入接着层而可能产生的第2半导体芯片的弯曲。
发明内容
本发明的实施方式提供一种能够抑制半导体芯片弯曲的半导体装置的制造方法及制造装置。
根据一实施方式，提供一种半导体装置的制造方法。在半导体装置的制造方法中，将第1半导体芯片载置在衬底上。将贴合了接着层的第2半导体芯片以使接着层朝向衬底侧的状态载置在衬底上。在将第2半导体芯片载置在衬底时，以接着层中的第1部分的粘度低于第2部分的粘度的状态将第1半导体芯片埋入接着层。第1部分是接着层中位于载置在第1半导体芯片上的范围的部分。第2部分是接着层中位于第1部分的周围的部分。经由接着层将第2半导体芯片接着在衬底上。
附图说明
图1是示意性表示使用第1实施方式的制造方法而制造的半导体装置的构成的第1侧视图。
图2是图1所示的半导体装置的第2侧视图。
图3是图1所示的半导体装置的俯视图。
图4(a)～(c)是说明第1实施方式的半导体装置的制造方法的顺序的图。
图5是图4所示的导热调整部件的俯视图。
图6是对第1实施方式的制造方法中的接着层熔融时的粘度进行说明的图。
图7是说明第2实施方式的半导体装置的制造方法的顺序的图。
具体实施方式
以下，参照附图对实施方式的半导体装置的制造方法及制造装置详细地进行说明。另外，本发明并不受这些实施方式限定。
(第1实施方式)
图1是示意性表示使用第1实施方式的制造方法制造的半导体装置的构成的第1侧视图。图2是图1所示的半导体装置的第2侧视图。图3是图1所示的半导体装置的俯视图。半导体装置1具备半导体芯片的积层构造。半导体装置1例如为控制器组入型的NAND(NotAND，与非)闪存。
图1所示的第1侧视图是从图3所示的箭头A的方向观察半导体装置1时的侧视图。图2所示的第2侧视图是从图3所示的箭头B的方向观察半导体装置1时的侧视图。
半导体装置1在衬底10上混载着控制器芯片11及8个NAND芯片21～24、31～34。另外，在图1、图2及图3中，半导体装置1是以透视密封部件13的状态表示。
作为第1半导体芯片的控制器芯片11是控制NAND芯片21～24、31～34中的数据的写入及读出的控制器。控制器芯片11配置在衬底10上。控制器芯片11具备小于NAND芯片21～24、31～34的矩形的平面形状。控制器芯片11埋入在接着层12中。在图1及图2中，以虚线表示位于接着层12的内部的控制器芯片11。
作为第2半导体芯片的NAND芯片21～24、31～34是保存数据的非易失性的存储器芯片。NAND芯片21～24、31～34积层在接着层12之上。NAND芯片21～24、31～34中最下层的NAND芯片21经由接着层12接合在衬底10。NAND芯片21～24、31～34相互经由未图示的接着层而接合。
NAND芯片21～24、31～34均具备矩形的平面形状。NAND芯片21～24、31～34中从下往上至第4层为止的4个NAND芯片21～24在上表面的第1边侧的部分设置着电极27。第1边设为矩形中位于箭头B的方向上的近前侧的边。在各NAND芯片21～24，沿第1边设置着多个电极27。电极27例如为铝垫。
NAND芯片21～24是以上表面中设置着电极27的第1边侧的部分不被覆盖的方式相互错位而积层。NAND芯片21～24是以第1边侧的部分形成阶梯的方式积层。在衬底10设置着多个与电极27对应的连接端子26。
导线25将各NAND芯片21～24的电极27与衬底10的连接端子26电连接。导线25例如使用金、铜或者银。利用导线25而进行的电极27与连接端子26的连接是通过打线接合而形成。将各NAND芯片21～24以阶梯状积层后实施各NAND芯片21～24向电极27的打线接合。另外，在图2中省略了导线25、连接端子26及电极27的图示。在图3中省略了导线25的图示。
NAND芯片21～24、31～34中从下往上为第5层的NAND芯片31是将从下往上为第4层的NAND芯片24中的第1边侧的部分空出而积层在NAND芯片24上。
NAND芯片21～24、31～34中从NAND芯片31起位于上侧的4个NAND芯片31～34在上表面的第2边侧的部分设置着电极37。第2边设为矩形中与第1边对向的边、并且是位于箭头B的方向上的里侧的边。在各NAND芯片31～34，沿第2边设置着多个电极37。电极37例如为铝垫。
NAND芯片31～34是以上表面中设置着电极37的第2边侧的部分不会被覆盖的方式相互错位而积层。NAND芯片31～34是以第2边侧的部分形成阶梯的方式积层。在衬底10设置着多个与电极37对应的连接端子36。
导线35将各NAND芯片31～34的电极37与衬底10的连接端子36电连接。导线35例如使用金或者铜。利用导线35而进行的电极37与连接端子36的连接是通过打线接合而形成。将各NAND芯片31～34以阶梯状积层后实施各NAND芯片31～34向电极37的打线接合。另外，在图3中省略了导线35的图示。
在控制器芯片11的上表面设置着多个电极15。电极15例如为铝垫。多个电极15沿控制器芯片11的矩形的各边排列。在衬底10设置着多个与电极15对应的连接端子14。另外，在图1及图2中省略了连接端子14及电极15的图示。电极15及连接端子14是通过未图示的导线而电连接。导线例如使用金或者铜。
连接端子14、26、36形成在衬底10的上表面。连接端子14、26、36例如是将镍及金无电镀敷在铜上而成。在衬底10的下表面形成着未图示的外部连接端子。外部连接端子例如使用焊料球或者焊料凸块。在衬底10形成着将连接端子14、26、36与外部连接端子电连接的部件、例如配线层及导孔。
密封部件13是将设置在衬底10上的NAND芯片21～24、31～34密封的模具树脂。
半导体装置1在使NAND芯片21～24、31～34积层而成的构造体之下设置着控制器芯片11。控制器芯片11位于使NAND芯片21～24、31～34的构造体所占的范围投影至衬底10的情况下的投影范围的大致中央。
通过将控制器芯片11配置在该位置，半导体装置1能够使各NAND芯片21～24、31～34与控制器芯片11之间的配线的长度接近于均等。由此，半导体装置1能够抑制控制器芯片11与各NAND芯片21～24、31～34之间的信号传输速度的不均，从而能够使半导体装置1的动作高速化。半导体装置1能够在NAND芯片21～24、31～34与控制器芯片11之间的各配线中获得接近于均等的信号质量。此外，半导体装置1与使积层构造及控制器芯片11在衬底10上并排的情况相比，能够使平面构成小型。
图4是说明第1实施方式的半导体装置的制造方法的顺序的图。在半导体装置的制造方法中所使用的制造装置具备载置台40及导热调整部件41。衬底10隔着导热调整部件41载置在载置台40。载置台40是具备供给热的加热机构的功能的加热载置台。
导热调整部件41安装在载置台40之上。导热调整部件41对从载置台40向接着层12的导热进行调整。导热调整部件41具备作为第1部件的高导热部件42及作为第2部件的低导热部件43。衬底10载置在导热调整部件41之上。
图5是图4所示的导热调整部件的俯视图。高导热部件42设置在导热调整部件41的第1区域。第1区域位于导热调整部件41上的衬底10中供控制器芯片11载置的区域的正下方。高导热部件42是形成为略小于控制器芯片11的矩形的板部件。高导热部件42使用具备高导热率的部件、例如铜或者铝。
低导热部件43设置在导热调整部件41的第2区域。第2区域是导热调整部件41中除第1区域以外的区域、并且是整个第1区域的周围的区域。低导热部件43是将第1区域作为开口的板部件。高导热部件42嵌入至该开口。低导热部件43使用具备低于高导热部件42的导热率的部件、例如PTFE(polytetrafluoroethylene，聚四氟乙烯)等氟树脂材料。
导热调整部件41能够装卸地设置在载置台40上。制造装置藉由将导热调整部件41组合在半导体装置的制造中通常使用的载置台40，而能够调整与衬底10上的控制器芯片11的位置对应的导热。
也可以在高导热部件42及低导热部件43之间设置间隙。通过设置间隙，能够减少从高导热部件42向低导热部件43的导热。高导热部件42也可以与使用金属的载置台40制成一体。关于高导热部件42及低导热部件43的材料，只要高导热部件42的导热率高于低导热部件43的导热率即可，可以使用任何材料。
图4(a)至(c)分别表示与图2所示的平面平行的截面。在图4(a)所示的步骤中，将衬底10载置在载置于载置台40的导热调整部件41之上，将控制器芯片11载置在衬底10之上。控制器芯片11配置在衬底10中的导热调整部件41上的第1区域的正上方的区域。控制器芯片11经由未图示的接着层接着于衬底10。
移送半导体芯片的移送机构具备图4(b)所示的吸嘴保持辅具44及吸附吸嘴45。吸嘴保持辅具44保持吸附吸嘴45。吸附吸嘴45连接于未图示的真空泵。吸附吸嘴45利用真空泵所产生的吸引力吸附作为移送对象的半导体芯片的表面。吸嘴保持辅具44将吸附在吸附吸嘴45的半导体芯片提起，并移送被提起的半导体芯片。
在图4(b)所示的步骤中，吸嘴保持辅具44将贴合了接着层12的NAND芯片21移送至衬底10上。接着层12设置在NAND芯片21的整个下表面。吸附吸嘴45吸附NAND芯片21的上表面。NAND芯片21是在使贴合了接着层12的下表面朝下的状态下被移送。接着层12例如为使用热固性树脂的粘晶膜。
吸嘴保持辅具44将接着层12及NAND芯片21载置在载置着控制器芯片11的衬底10上。NAND芯片21以使接着层12朝向衬底10侧的状态载置在衬底10上。当接着层12到达至控制器芯片11及衬底10时，接着层12通过吸嘴保持辅具44的动作而进一步被压向控制器芯片11及衬底10。
接着层12因受到从载置台40在导热调整部件41及衬底10中传递的热而软化。接着层12通过加热从固体状态变化成熔融状态。控制器芯片11被埋入已成为熔融状态的接着层12。控制器芯片11的电极15、连接端子14、及电极15与连接端子14之间的导线也与控制器芯片11一起被埋入接着层12。接着层12在控制器芯片11的周围抵接在衬底10的上表面。由此，如图4(c)所示，NAND芯片21经由接着层12接着在衬底10。
图6是对第1实施方式的制造方法中的接着层熔融时的粘度进行说明的图。在图6中示出表示接着层12内的位置与接着层12的温度T的关系的曲线图、及表示接着层12内的位置与接着层12熔融时的粘度η的关系的曲线图。所谓接着层12内的位置，设为沿着包含控制器芯片11及接着层12的截面且与衬底10的上表面平行的方向上的位置。
导热调整部件41是设置着高导热部件42的第1区域与设置着低导热部件43的第2区域相比，来自载置台40的热的传导效率高(热电阻低)。如果使接着层12到达至控制器芯片11及衬底10，那么与接着层12中载置在控制器芯片11上的范围的部分的加热相比，其它部分的加热被进一步抑制。
此处，将接着层12中载置在控制器芯片11上的范围的部分设为第1部分。将接着层12中除第1部分以外的部分、并且为整个第1部分的周围的部分设为第2部分。
与第1部分的加热相比，第2部分的加热被进一步抑制，由此接着层12的温度T在第1部分增高，与第1部分相比在第2部分降低。这样一来，导热调整部件41是以第1部分的温度T高于第2部分的温度T的方式调整从载置台40向接着层12的导热。
通过以如上方式调整导热，与第2部分相比，接着层12在第1部分熔融被促进。第1部分的熔融与第2部分的熔融相比得以促进，由此接着层12的粘度η在第1部分降低，与第1部分相比在第2部分增高。在第1实施方式的制造方法中，以接着层12中第1部分的粘度η低于第2部分的粘度η的状态将控制器芯片11埋入接着层12。
将控制器芯片11埋入接着层12且经由接着层12将NAND芯片21接着在衬底10后，接着层12硬化。通过使接着层12硬化而在接着层12内将控制器芯片11接着。NAND芯片21经由接着层12接着在衬底10。接着层12通过利用下述密封部件13进行密封时的加热及加压而进一步硬化。
在NAND芯片21之上依序积层了3个NAND芯片22～24。各NAND芯片22～24是在贴合了接着层的状态下重合。将4个NAND芯片21～24积层后，通过打线接合将各NAND芯片21～24的电极27与连接端子26依序连接，由此形成导线25。通过将4个NAND芯片21～24呈阶梯状积层，能够节省每次配置各NAND芯片21～24时实施打线接合的工夫。
在NAND芯片24之上依序积层了4个NAND芯片31～34。各NAND芯片31～34是在贴合了接着层的状态下重合。将4个NAND芯片31～34积层后，通过打线接合将各NAND芯片31～34的电极37与连接端子36依序连接，由此形成导线35。通过将4个NAND芯片31～34呈阶梯状积层，能够节省每次配置各NAND芯片31～34时实施打线接合的工夫。
另外，NAND芯片22～24、31～34的积层可以继积层了最下层的NAND芯片21之后在具备导热调整部件41的载置台40上实施。NAND芯片22～24、31～34的积层也可以在将具备导热调整部件41的载置台40替换成其它载置台之后实施。
由此，将控制器芯片11及8个NAND芯片21～24、31～34安装在衬底10。该衬底10上的构成物由密封部件13密封，然后被制成单片。通过经过以上步骤，能够获得图1至图3所示的半导体装置1。
暂且将接着层12整体的粘度η设为大致固定，并将控制器芯片11埋入接着层12。接着层12受到移送机构的加压，垂直方向上的收缩无关于接着层12内的位置而大致均等。这种情况下，存在成为如下状态的情况：接着层12中抵接在控制器芯片11的部分与其周围的部分相比，隆起了相当于控制器芯片11的体积的量。存在如下情况：通过经由该状态的接着层12将NAND芯片21接着在衬底10，而NAND芯片21成为以控制器芯片11上的部分凸出的方式弯曲的状态。
因最下层的NAND芯片21弯曲，而积层在比NAND芯片21更靠上的各NAND芯片22～24、31～34也分别以弯曲的状态被接着。NAND芯片21～24、31～34容易因此种变形而产生破损或者芯片彼此的接着不良。
此外，密封部件13中的比最上层的NAND芯片34更靠上侧的部分中各NAND芯片21～24、31～34凸出的部分薄于其周围的部分。存在如下情况：通过在此状态下利用激光照射对密封部件13的表面实施刻印，而因激光所产生的热的影响波及至最上段的NAND芯片34。也可能存在因在受到激光照射的部位密封部件13被削去而使NAND芯片34露出的情况。
在第1实施方式中，如上所述，以接着层12的第1部分的粘度低于第2部分的粘度的状态，将控制器芯片11埋入接着层12。通过将控制器芯片11埋入相对于第2部分为柔软的状态的第1部分，接着层12能够降低因控制器芯片11的存在而导致的第1部分的隆起。接着层12在控制器芯片11的周围，能够利用成为比第1部分坚硬的状态的第2部分支撑NAND芯片21。
由此，能够减少例如控制器芯片11上的部分凸出那样的NAND芯片21的弯曲。NAND芯片21是在维持利用接着层12接着至衬底10之前的平坦的状态的情况下被接着至衬底10。通过减少最下层的NAND芯片21的弯曲，能够减少积层在比NAND芯片21更靠上的各NAND芯片22～24、31～34的弯曲。NAND芯片21～24、31～34能够减少因变形而导致的破损及芯片彼此的接着不良。
进而，密封部件13中比最上层的NAND芯片34更靠上侧的部分的厚度在控制器芯片11的上部与除此以外的部分成为固定。无关密封部件13上的位置而确保密封部件13的充分的厚度，由此，在对密封部件13的表面进行激光照射时，能够降低激光对最上段的NAND芯片34的影响。此外，能够抑制受到激光照射的部位的NAND芯片34的露出。半导体装置1能够抑制因制造时的不良情况而导致可靠性降低。
在半导体装置1中积层的NAND芯片的数量并不限定于为8个的情况，可以进行适当变更。半导体装置1并不限定于具备控制器芯片11与多个NAND芯片。第2半导体芯片也可以是除NAND芯片以外的任何半导体芯片。半导体装置1也可以具备平面形状的尺寸互不相同的任何半导体芯片作为第1及第2半导体芯片。半导体装置1在将大型的半导体芯片设置在埋入着小型的半导体芯片的接着层12之上的构成中，能够减少因小型的半导体芯片的存在而导致大型的半导体芯片弯曲。在设置在接着层12之上的半导体芯片为大型且薄型的情况下，能够有效地抑制半导体芯片的弯曲。
根据第1实施方式，藉由利用导热调整部件41调整从载置台40向接着层12的导热，而接着层12的第1部分的温度高于第2部分的温度。在使因加热而成为熔融状态的接着层12中的第1部分的粘度低于第2部分的粘度的状态下，将第1半导体芯片埋入接着层12。能够抑制第2半导体芯片产生例如第1半导体芯片上的部分凸出那样的弯曲。由此，发挥能够抑制半导体芯片的弯曲的效果。
(第2实施方式)
图7是说明第2实施方式的半导体装置的制造方法的顺序的图。对于与所述第1实施方式相同的部分标注相同的符号，并省略重复的说明。
在第2实施方式中，衬底10被载置在不具备加热机构的功能的载置台50上。在吸嘴保持辅具44上安装着加热器51。加热器51是供给热的加热机构。另外，载置台50也可以具备加热机构的功能。
移送机构在进行了NAND芯片21相对于吸附吸嘴45的定位的状态下，使NAND芯片21的上表面吸附在吸附吸嘴45。加热器51局部安装在移送机构将NAND芯片21提起的状态下位于第1部分的上方的部分。
在移送机构将NAND芯片21提起的期间，来自加热器51的热经过吸嘴保持辅具44、吸附吸嘴45及NAND芯片21而向接着层12传递。通过将加热器51安装在接着层12中的第1部分的上方，而在接着层12中，与第1部分的加热相比，第2部分的加热被抑制。
与第1部分的加热相比第2部分的加热被抑制，由此，接着层12的温度在第1部分增高，与第1部分相比在第2部分降低。与第2部分相比，接着层12在第1部分熔融被促进。第1部分的熔融与第2部分的熔融相比被促进，由此，接着层12的粘度在第1部分降低，与第1部分相比在第2部分增高。在第2实施方式的制造方法中，以接着层12中的第1部分的粘度低于第2部分的粘度的状态，将控制器芯片11埋入接着层12。
在第2实施方式中，与第1实施方式同样地，能够减少控制器芯片11上的部分凸出那样的NAND芯片21的弯曲。NAND芯片21～24、31～34能够减少因变形而导致的破损及芯片彼此的接着不良。半导体装置1能够抑制因制造时的不良情况而导致可靠性降低。
另外，在第2实施方式的制造方法中，也可以应用第1实施方式中的载置台40及导热调整部件41来代替载置台50。也可以通过将第1实施方式中的导热的调整组合至第2实施方式中，而使接着层12的第1部分的加热比第2部分的加热更得以促进。
根据第2实施方式，加热机构局部安装在由移送机构将第2半导体芯片提起的状态下位于第1部分的上方的部分。接着层12从第1部分的上方的加热机构被供给热，由此第1部分的温度高于第2部分的温度。在使因加热而成为熔融状态的接着层12中的第1部分的粘度低于第2部分的粘度的状态下，将第1半导体芯片埋入接着层12。能够抑制第2半导体芯片产生例如第1半导体芯片上的部分凸出那样的弯曲。由此，发挥能够抑制半导体芯片的弯曲的效果。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出的，并非意图限定发明的范围。这些新颖的实施方式能以其它各种方式加以实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明与其均等的范围内。
[符号的说明]
1 半导体装置
10 衬底
11 控制器芯片
12 接着层
21～24、31～34 NAND芯片
40 载置台
41 导热调整部件
42 高导热部件
43 低导热部件
44 吸嘴保持辅具
51 加热器

Claims (4)

1.一种半导体装置的制造方法，其特征在于：
将第1半导体芯片载置在衬底上，
将贴合了接着层的第2半导体芯片通过移送机构移送，将所述接着层中的第1部分载置在所述第1半导体芯片上，而将所述第2半导体芯片载置在所述衬底上；且
所述移送机构具有通过加热使所述接着层熔融的加热机构；
所述加热机构局部安装在所述移送机构中所述第2半导体芯片被提起时位于所述第1部分的上方的部分；
在将所述接着层被朝向所述衬底侧的所述第2半导体芯片载置在所述衬底时，
通过由所述加热机构进行的加热，使所述第1部分的温度高于所述接着层中位于所述第1部分的周围的第2部分的温度而使所述接着层熔融，藉此，使所述第1部分的粘度低于所述第2部分的粘度，将所述第1半导体芯片埋入所述接着层，
经由所述接着层将所述第2半导体芯片接着在所述衬底。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述衬底载置在具备通过加热使所述接着层熔融的功能的载置台上，
通过调整从所述载置台向所述接着层的导热，而使所述第1部分的温度高于所述第2部分的温度。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于：
所述衬底隔着设置在所述载置台上的导热调整部件而载置在所述载置台上，
所述导热调整部件具备：第1部件，位于所述衬底中供载置所述第1半导体芯片的区域之下；以及第2部件，位于所述第1部件的周围；
所述第1部件的导热率高于所述第2部件的导热率。
4.一种半导体装置的制造装置，其特征在于具备：
载置台，供载置衬底；
移送机构，将贴合了接着层的第2半导体芯片移送到载置着第1半导体芯片的所述衬底；以及
加热机构，设置在所述移送机构，且通过加热使所述接着层熔融；
所述移送机构移送使所述接着层朝向所述衬底侧的状态下的所述第2半导体芯片，且将所述接着层中的第1部分载置在所述第1半导体芯片上而将所述第2半导体芯片载置在所述衬底；
所述加热机构局部安装在所述移送机构中所述第2半导体芯片被提起时位于所述第1部分的上方的部分，且使所述第1部分的温度高于所述接着层中位于所述第1部分的周围的第2部分的温度而使所述接着层熔融。
CN201610239908.7A 2015-09-08 2016-04-18 半导体装置的制造方法及制造装置 Expired - Fee Related CN106505043B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-176690 2015-09-08
JP2015176690A JP6373811B2 (ja) 2015-09-08 2015-09-08 半導体装置の製造方法および製造装置

Publications (2)

Publication Number Publication Date
CN106505043A CN106505043A (zh) 2017-03-15
CN106505043B true CN106505043B (zh) 2019-05-03

Family

ID=58287435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610239908.7A Expired - Fee Related CN106505043B (zh) 2015-09-08 2016-04-18 半导体装置的制造方法及制造装置

Country Status (3)

Country Link
JP (1) JP6373811B2 (zh)
CN (1) CN106505043B (zh)
TW (1) TWI607516B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454462B1 (ko) * 2017-11-09 2022-10-14 주식회사 미코세라믹스 척 플레이트, 상기 척 플레이트를 갖는 척 구조물 및 척 구조물을 갖는 본딩 장치
JP2020043258A (ja) 2018-09-12 2020-03-19 キオクシア株式会社 半導体メモリおよびその製造方法
JP2020053655A (ja) 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法
JP2021150396A (ja) 2020-03-17 2021-09-27 キオクシア株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198608A (ja) * 1992-01-22 1993-08-06 Nippon Chemicon Corp 半導体素子の封止方法及びその装置
JP2000100839A (ja) * 1998-09-24 2000-04-07 Kyocera Corp 半導体素子の封止方法
CN1505150A (zh) * 2002-11-07 2004-06-16 ������������ʽ���� 半导体装置及其制造方法
CN1700467A (zh) * 2004-05-20 2005-11-23 株式会社东芝 半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198608A (ja) * 1992-01-22 1993-08-06 Nippon Chemicon Corp 半導体素子の封止方法及びその装置
JP2000100839A (ja) * 1998-09-24 2000-04-07 Kyocera Corp 半導体素子の封止方法
CN1505150A (zh) * 2002-11-07 2004-06-16 ������������ʽ���� 半导体装置及其制造方法
CN1700467A (zh) * 2004-05-20 2005-11-23 株式会社东芝 半导体器件

Also Published As

Publication number Publication date
JP6373811B2 (ja) 2018-08-15
JP2017054879A (ja) 2017-03-16
TWI607516B (zh) 2017-12-01
CN106505043A (zh) 2017-03-15
TW201711118A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
CN106505043B (zh) 半导体装置的制造方法及制造装置
US9263426B2 (en) PoP structure with electrically insulating material between packages
CN104637826B (zh) 半导体装置的制造方法
CN101267714B (zh) 电子装置和电子元件安装方法
TWI533421B (zh) 半導體封裝結構及半導體製程
US8810016B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
EP1796156A4 (en) FLIP CHIP ATTACHING METHOD AND FLIP CHIP APPLICATION
CN106847781B (zh) 功率模块封装及其制造方法
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US20160276312A1 (en) Semiconductor device and method for manufacturing the same
JP5816483B2 (ja) 半導体発光装置の製造方法
JP4594777B2 (ja) 積層型電子部品の製造方法
JP2014078646A (ja) パワーモジュールとその製造方法
US20190312020A1 (en) Method for manufacturing semiconductor device, and mounting device
JP2008192984A (ja) 半導体装置及びその製造方法
CN108538726A (zh) 半导体芯片的制造方法
KR20120090202A (ko) 반도체 패키지 제조용 스테이지 블럭
CN104465427B (zh) 封装结构及半导体工艺
TWI583030B (zh) 發光二極體晶片封裝結構及其製造方法
JP2010147033A (ja) フリップチップ実装方法とフリップチップ実装装置
JP2005150179A (ja) 半導体装置およびその製造方法
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法
KR100666990B1 (ko) Ｂｇａ 패키지 및 그 제조방법
JP2009049148A (ja) 接着剤充填用のシートおよびそれを用いた電子装置の製造方法、製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170809

Address after: Tokyo, Japan

Applicant after: Toshiba Storage Corporation

Address before: Tokyo, Japan

Applicant before: Toshiba Corp

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190503

Termination date: 20210418