CN106487381A - 一种新型锁相源模块 - Google Patents
一种新型锁相源模块 Download PDFInfo
- Publication number
- CN106487381A CN106487381A CN201610857312.3A CN201610857312A CN106487381A CN 106487381 A CN106487381 A CN 106487381A CN 201610857312 A CN201610857312 A CN 201610857312A CN 106487381 A CN106487381 A CN 106487381A
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- phase
- lock phase
- electric capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000001228 spectrum Methods 0.000 abstract description 3
- 238000005265 energy consumption Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种新型锁相源模块的设计，包括有锁相芯片、控制模块、VCO、配置下载模块、温补晶振、功放。锁相芯片采用的是锁相芯片采用的是ADI公司的ADF4106，该锁相芯片内部集成可编程分频器及鉴相器，具有很高的频率分辨率，该锁相源电路设置有单片机接口，可以实现很小频率偏移内的自动校正。本发明充分利用了锁相芯片的高分辨率，搭配单片机的程序的可开发和灵活性，实现了在较小偏移频率范围内自动校正的目标。通过采用外置独立的VCO，实现了较小的相位噪声，为下一级提供更纯净的谱源。在鉴相环节采用的是能耗更低的微带耦合方式，这样可以极大的减小功率损耗，同时增加了观察锁相状态的指示灯。
Description
技术领域
本发明涉及微波技术领域，尤其涉及一种新型锁相源模块。
背景技术
现有技术由鉴相器、环路滤波器、压控振荡源（VCO）、可编程分频器四个独立的模块连接而成。如图1所示，压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与锁相芯片所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则锁相芯片的电压输出端的电压发生变化，去控制VCO,直到相位差恢复，达到锁相的目的。这样就能使受控振荡器的频率和相位均与输入信号保持确定关系。
现有技术有如下缺点：
①锁相源输出功率较小，基本为5dBm左右。
②对于点频的频率源，由于长时间的工作、温度环境、压力环境、元件的老化等会导致频率的偏移，很小的频率内无法实现自动校正。
③现有技术大多采用的是压控振荡器、鉴相器、可编程分频器集成的锁相芯片，但是提供便捷的同时，无法保证足够低的相位噪声。
④VCO输出由于还是采用的T型功分器的结构，造成了过大的功率损耗。
不知道锁相源的工作状态。
发明内容
本发明目的就是为了弥补已有技术的缺陷，提供一种新型锁相源模块。
本发明是通过以下技术方案实现的：
一种新型锁相源模块，包括有锁相芯片、控制模块、VCO 、配置下载模块、温补晶振、π型网络、耦合器、隔离器和功放，所述的锁相芯片的输出端依次与VCO 、π型网络、隔离器、功放连接，功放的输出端为整个锁相源模块的输出端，所述的耦合器采用微带耦合的形式，耦合器的输出端与温补晶振提供参考相位共同输入到集成在锁相芯片中的鉴相器中去，从而判断相位差，以单片机为核心的控制模块与锁相芯片相连，所述的配置下载模块与控制模块相连。
所述的配置下载模块的核心芯片采用的是MAX232芯片，所述的MAX232芯片分为三个部分，第一部分是电荷泵电路，具有升压、电压极性反转能力，由1、2、3、4、5、6脚和5只电容C16、C17、C18、C19、C20构成，产生+12v和-12v两个电源，提供给RS-232串口电平的需要，其中电容C16的两端分别接地和接6脚，电容C17的两端分别连接4脚和5脚，电容C18的两端分别连接1脚和3脚，电容C19和电容C20串联，电容C20的另一端接地，电容C19的另一端连接2脚；第二部分是数据转换通道，由7、8、9、10、11、12、13、14脚构成两个数据通道，其中13脚R1IN、12脚R1OUT、11脚T1IN、14脚T1OUT为第一数据通道，8脚R2IN、9脚R2OUT、10脚T2IN、7脚T2OUT为第二数据通道；TTL/CMOS数据从11引脚T1IN、10引脚T2IN输入转换成RS-232数据从14脚T1OUT、7脚T2OUT送到电脑DB9插头；DB9插头的RS-232数据从13引脚R1IN、8引脚R2IN输入转换成TTL/CMOS数据后从12引脚R1OUT、9引脚R2OUT输出；第三部分是供电，由15脚GND、16脚VCC+5v构成。
所述的控制模块的核心采用的是单片机STC12C4052AD。
所述的VCO包括有CVCO55BE压控振荡器和环路滤波器，所述的锁相源芯片采用ADI4106芯片，内部集成可编程分频器及鉴相器， ADF4106芯片由一个低噪声数字鉴相器PDF、一个精密电荷泵、一个可编程参考分频器、可编程A6bit及B13bit分频计数器和一个双模分频器P/P+1构成的，与所述的CVCO55BE压控振荡器和环路滤波器构成一个频率合成器。
所述的π型网络由两个对地电容C21、C22和一个串联电感L7组成。
所述的功放采用的型号是MMG15241H。
锁相芯片采用的是锁相芯片采用的是ADI公司的ADF4106，该锁相芯片内部集成可编程分频器及鉴相器，具有很高的频率分辨率，该锁相源电路设置有单片机接口，可以实现很小频率偏移内的自动校正。本锁相环采用外置独立VCO搭建, 以降低相位噪声 。在2.45GHz时，VCO的相位噪声大约为-120dBc@100KHz，锁相芯片的相位噪声大约为 -92.5dBc@100KHz ，因此总的相位噪声为-92.5@100KHz，具有较低的相位噪声，为下一级提供更加纯净的谱源。锁相芯片和控制模块、VCO以及温补晶振同时连接，配置下载模块同控制模块单独连接。控制模块以单片机为核心，单片机是STC公司的STC12C4052AD，VCO 为CRYSTEK公司的CVCO55BE，配置下载模块采用的是MAX232芯片。将程序配置到单片机中，单片机以串行通信的方式配置锁相芯片 ADF4106，由端口REFINA输入温补晶振提供的高稳定信号，由RFINA端口输入VCO输出的信号，经过锁相芯片内部鉴相器的作用，输出误差电压。经低通环路滤波器后，将直流分量和高阶分量滤掉,将此电压作为VCO的调谐电压。为了进一步减少功率损耗，VCO输出的信号经过微带耦合到锁相芯片的鉴相输入端，相比传统的T型功分器，用微带耦合可以减小能量损耗，提升VCO的输出功率。并设定了一个观察锁定状态的指示灯，当锁相环锁定时，稳定输出2.45GHz的信号，会有信号灯D1亮起提示；出现问题时，不能锁定，信号灯D1不亮。
为了使该锁相源输出大于10dBm的功率，在末级添加了MMG15241H低噪声高增益的芯片，放大由VCO输出的功率。在末级功放后边跟一个π型网络，实现阻抗变换，使末级输出匹配到50Ω，为了防止回音信号造成的影响，需要在VCO的输出和放大器之间加一级隔离器。
本发明的优点是：本发明充分利用了锁相芯片的高分辨率，搭配单片机的程序的可开发和灵活性，实现了在较小偏移频率范围内自动校正的目标。通过采用外置独立的VCO，实现了较小的相位噪声，为下一级提供更纯净的谱源。在鉴相环节采用的是能耗更低的微带耦合方式，这样可以极大的减小功率损耗，同时增加了观察锁相状态的指示灯。为了解决锁相源输出功率过小的问题，增加了一级功放，可以实现大于10dBm的稳定输出。
附图说明
图1为现有技术结构图。
图2为本发明的结构示意图。
图3为配置下载模块电路原理图。
图4为控制模块原理图。
图5为锁相芯片原理图。
图6为VCO电路连接图。
图7为π型网络和耦合器原理图。
图8为隔离器和功放原理图。
图9为单片机程序流程图。
具体实施方式
如图2所示，一种新型锁相源模块，包括有锁相芯片、控制模块、VCO 、配置下载模块、温补晶振、π型网络、耦合器、隔离器和功放，所述的锁相芯片的输出端依次与VCO 、π型网络、隔离器、功放连接，功放的输出端为整个锁相源模块的输出端，所述的耦合器采用微带耦合的形式，耦合器的输出端与温补晶振提供参考相位共同输入到集成在锁相芯片中的鉴相器中去，从而判断相位差，以单片机为核心的控制模块与锁相芯片相连，在软件上可以实现频率偏差的自校正，所述的配置下载模块与控制模块相连，负责向控制模块中下载程序，程序可以随时更改，在线调试。
如图3所示，所述的配置下载模块的核心芯片采用的是MAX232芯片，这是一种双组驱动器/接收器，片内含有一个电容性电压发生器以便在单5V电源供电时提供EIA/TIA-232-E电平，当用单片机和PC机通过串口进行通信，尽管单片机有串行通信的功能，但单片机提供的信号电平和RS232的标准不一样，因此要通过MAX232芯片进行电平转换，所述的MAX232芯片分为三个部分，第一部分是电荷泵电路，具有升压、电压极性反转能力，由1、2、3、4、5、6脚和5只电容C16、C17、C18、C19、C20构成，产生+12v和-12v两个电源，提供给RS-232串口电平的需要，其中电容C16的两端分别接地和接6脚，电容C17的两端分别连接4脚和5脚，电容C18的两端分别连接1脚和3脚，电容C19和电容C20串联，电容C20的另一端接地，电容C19的另一端连接2脚；第二部分是数据转换通道，由7、8、9、10、11、12、13、14脚构成两个数据通道，其中13脚R1IN、12脚R1OUT、11脚T1IN、14脚T1OUT为第一数据通道，8脚R2IN、9脚R2OUT、10脚T2IN、7脚T2OUT为第二数据通道；TTL/CMOS数据从11引脚T1IN、10引脚T2IN输入转换成RS-232数据从14脚T1OUT、7脚T2OUT送到电脑DB9插头；DB9插头的RS-232数据从13引脚R1IN、8引脚R2IN输入转换成TTL/CMOS数据后从12引脚R1OUT、9引脚R2OUT输出；第三部分是供电，由15脚GND、16脚VCC+5v构成。
如图4所示，所述的控制模块的核心采用的是单片机STC12C4052AD，这款芯片是1个时钟/机器周期的单片机，速度比普通的8051单片机快8-12倍，有20个引脚而且小巧封装。该单片机具有超强抗干扰、抗静电的特点，能轻松通过4KV的快速脉冲干扰，在工作模式下功耗仅为2.7- 7mA,芯片自带硬件看门狗，具有高速SPI通信端口，8通道A/D转换，2路PWM输出，4KB容量的FLASH存储器，256B容量的SRAM，4个定时器，1个双工串行通信口，由于单片机内部的资源丰富，性价比高，能够满足设计的要求，而且减少了硬件电路的设计，提高了工作效率。
如图5、6所示，所述的VCO包括有CVCO55BE压控振荡器和环路滤波器，所述的锁相源芯片采用ADI4106芯片，它是一种频率上限高、性能好的集成数字锁相环频率合成器芯片，在一块很小的芯片中集成了锁相环频率合成器的多种重要部件，设计应用简单灵活，且易于减小系统体积。ADF4106主要由一个低噪声数字鉴相器（PDF）、一个精密电荷泵、一个可编程参考分频器、可编程A（6bit）及B（13bit）分频计数器和一个双模分频器（P/P+1）构成与图6中的CVCO55BE压控振荡器和环路滤波器构成一个完整的低噪声、低功耗、高稳定度的可靠性很高的频率合成器。外部高精度高稳定的参考时钟经50Ω的匹配电阻，接到ADF4106的参考时钟输入端（REFin），经内部参考分频器（除10）后得到1MHz的参考频率间隔。ADF4106内部电荷泵的输出驱动环路滤波器采用三阶无源低通滤波器，环路滤波器的输出去驱动压控振荡器。
如图7所示，所述的π型网络由两个对地电容C21、C22和一个串联电感L7组成，其数值的大小主要取决于滤除几次谐波；耦合器采用的是微带耦合的形式，其耦合长度以及耦合距离的多少决定了耦合度的大小。
如图8所示，隔离器的作用是防止反射的功率对前级的损害，功放采用的型号是MMG15241H,其最大输出可以到达24dbm。后面R15、R16、R17一方面起到了衰减器的作用，另一方面同时起到了隔离器的作用。
如图9所示，为单片机程序流程图，首先要完成单片机的上电初始化，再进行PLL初始化，接着由计数器完成数据传输，数据如果没有完成传输，返回上一层，完成传输进入下一层C锁存器控制，同样C锁存器控制数据传输不完成接着进行锁存器控制数据的传输，完成的话进入传输延时，最后数据经过N计数锁存器，直到数据传输完成，否则数据再进过N计数锁存器循环。
Claims (6)
1.一种新型锁相源模块，其特征在于：包括有锁相芯片、控制模块、VCO 、配置下载模块、温补晶振、π型网络、耦合器、隔离器和功放，所述的锁相芯片的输出端依次与VCO 、π型网络、隔离器、功放连接，功放的输出端为整个锁相源模块的输出端，所述的耦合器采用微带耦合的形式，耦合器的输出端与温补晶振提供参考相位共同输入到集成在锁相芯片中的鉴相器中去，从而判断相位差，以单片机为核心的控制模块与锁相芯片相连，所述的配置下载模块与控制模块相连。
2.根据权利要求1所述的一种新型锁相源模块，其特征在于：所述的配置下载模块的核心芯片采用的是MAX232芯片，所述的MAX232芯片分为三个部分，第一部分是电荷泵电路，具有升压、电压极性反转能力，由1、2、3、4、5、6脚和5只电容C16、C17、C18、C19、C20构成，产生+12v和-12v两个电源，提供给RS-232串口电平的需要，其中电容C16的两端分别接地和接6脚，电容C17的两端分别连接4脚和5脚，电容C18的两端分别连接1脚和3脚，电容C19和电容C20串联，电容C20的另一端接地，电容C19的另一端连接2脚；第二部分是数据转换通道，由7、8、9、10、11、12、13、14脚构成两个数据通道，其中13脚R1IN、12脚R1OUT、11脚T1IN、14脚T1OUT为第一数据通道，8脚R2IN、9脚R2OUT、10脚T2IN、7脚T2OUT为第二数据通道；TTL/CMOS数据从11引脚T1IN、10引脚T2IN输入转换成RS-232数据从14脚T1OUT、7脚T2OUT送到电脑DB9插头；DB9插头的RS-232数据从13引脚R1IN、8引脚R2IN输入转换成TTL/CMOS数据后从12引脚R1OUT、9引脚R2OUT输出；第三部分是供电，由15脚GND、16脚VCC+5v构成。
3.根据权利要求1所述的一种新型锁相源模块，其特征在于：所述的控制模块的核心采用的是单片机STC12C4052AD。
4.根据权利要求1所述的一种新型锁相源模块，其特征在于：所述的VCO包括有CVCO55BE压控振荡器和环路滤波器，所述的锁相源芯片采用ADI4106芯片，内部集成可编程分频器及鉴相器， ADF4106芯片由一个低噪声数字鉴相器PDF、一个精密电荷泵、一个可编程参考分频器、可编程A6bit及B13bit分频计数器和一个双模分频器P/P+1构成的，与所述的CVCO55BE压控振荡器和环路滤波器构成一个频率合成器。
5.根据权利要求1所述的一种新型锁相源模块，其特征在于：所述的π型网络由两个对地电容C21、C22和一个串联电感L7组成。
6.根据权利要求1所述的一种新型锁相源模块，其特征在于：所述的功放采用的型号是MMG15241H。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610857312.3A CN106487381A (zh) | 2016-09-27 | 2016-09-27 | 一种新型锁相源模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610857312.3A CN106487381A (zh) | 2016-09-27 | 2016-09-27 | 一种新型锁相源模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106487381A true CN106487381A (zh) | 2017-03-08 |
Family
ID=58268208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610857312.3A Pending CN106487381A (zh) | 2016-09-27 | 2016-09-27 | 一种新型锁相源模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106487381A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201298839Y (zh) * | 2008-11-14 | 2009-08-26 | 中国科学院武汉物理与数学研究所 | 一种铷频标的锁相倍频器 |
| CN102868397A (zh) * | 2011-07-05 | 2013-01-09 | 杭州中科微电子有限公司 | 可优化压控振荡器性能的自校正频率综合器及其优化方法 |
| CN202998066U (zh) * | 2012-12-25 | 2013-06-12 | 陕西烽火电子股份有限公司 | 低噪声快速切换频率合成器 |
| CN204190749U (zh) * | 2014-11-03 | 2015-03-04 | 成都赛英科技有限公司 | 高纯度频率源 |
| CN104485951A (zh) * | 2014-12-15 | 2015-04-01 | 佳律通信设备(上海)有限公司 | 带锁相环(pll)的频率合成源电路及控制方法 |
| CN105406862A (zh) * | 2015-12-07 | 2016-03-16 | 扬州海科电子科技有限公司 | 一种低杂散宽带10～20GHz锁相环装置 |
-
2016
- 2016-09-27 CN CN201610857312.3A patent/CN106487381A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201298839Y (zh) * | 2008-11-14 | 2009-08-26 | 中国科学院武汉物理与数学研究所 | 一种铷频标的锁相倍频器 |
| CN102868397A (zh) * | 2011-07-05 | 2013-01-09 | 杭州中科微电子有限公司 | 可优化压控振荡器性能的自校正频率综合器及其优化方法 |
| CN202998066U (zh) * | 2012-12-25 | 2013-06-12 | 陕西烽火电子股份有限公司 | 低噪声快速切换频率合成器 |
| CN204190749U (zh) * | 2014-11-03 | 2015-03-04 | 成都赛英科技有限公司 | 高纯度频率源 |
| CN104485951A (zh) * | 2014-12-15 | 2015-04-01 | 佳律通信设备(上海)有限公司 | 带锁相环(pll)的频率合成源电路及控制方法 |
| CN105406862A (zh) * | 2015-12-07 | 2016-03-16 | 扬州海科电子科技有限公司 | 一种低杂散宽带10～20GHz锁相环装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10430372B2 (en) | System on chip including clock management unit and method of operating the system on chip | |
| CN102158208B (zh) | 基于振荡环电路的全程可调数字脉宽调制器 | |
| CN102916679A (zh) | 提供精准低频时钟信号的电路及其控制方法 | |
| US20220261061A1 (en) | Semiconductor device | |
| CN102497206B (zh) | 时钟控制装置及包含时钟控制装置的片上系统 | |
| CN104620532A (zh) | 时钟生成装置以及时钟数据恢复装置 | |
| US11275708B2 (en) | System on chip including clock management unit and method of operating the system on chip | |
| CN208027124U (zh) | 一种用于igbt驱动的高精度触发系统 | |
| CN103023467B (zh) | 基于扫描方式的寄存器复位方法及装置 | |
| CN205725536U (zh) | 一种基于滑模变结构的相邻交叉耦合同步控制系统 | |
| CN106487381A (zh) | 一种新型锁相源模块 | |
| US9998105B2 (en) | Programmable switched capacitor block | |
| CN206922765U (zh) | 触控式高阶矢量调制信号发生器 | |
| CN202406098U (zh) | 低噪声四模分频器 | |
| CN109936359B (zh) | 一种低功耗双向数字电平转换电路及芯片 | |
| CN103064477A (zh) | 一种服务器主板设计方法 | |
| KR100418162B1 (ko) | 반도체 집적 회로 및 반도체 집적 회로의 기능 블록 | |
| CN105136167B (zh) | 一种光纤陀螺动态分频方法 | |
| CN101350619A (zh) | 基于直接数字合成技术的声光驱动器 | |
| CN105141295B (zh) | 内建时钟的自校准电路 | |
| CN102693200A (zh) | 一种基于cpld的spi通信端口 | |
| CN108536636B (zh) | 一种基于peci总线的主从协商时序机 | |
| CN207218668U (zh) | 锁相环频率合成器电路系统 | |
| CN206725976U (zh) | 一种宽温度范围低温漂定时系统 | |
| CN205176179U (zh) | 一种变频组件自动测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |