CN105136167B - 一种光纤陀螺动态分频方法 - Google Patents
一种光纤陀螺动态分频方法 Download PDFInfo
- Publication number
- CN105136167B CN105136167B CN201510513032.6A CN201510513032A CN105136167B CN 105136167 B CN105136167 B CN 105136167B CN 201510513032 A CN201510513032 A CN 201510513032A CN 105136167 B CN105136167 B CN 105136167B
- Authority
- CN
- China
- Prior art keywords
- dynamic
- gyro
- optical fibre
- frequency division
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C25/00—Manufacturing, calibrating, cleaning, or repairing instruments or devices referred to in the other groups of this subclass
- G01C25/005—Manufacturing, calibrating, cleaning, or repairing instruments or devices referred to in the other groups of this subclass initial alignment, calibration or starting-up of inertial devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Gyroscopes (AREA)
Abstract
本发明公开了一种光纤陀螺动态分频方法,包括(1)实时获取动态分频参数;(2)在光纤陀螺调试过程中,将所述动态分频参数输入MCU单片机中;(3)在光纤陀螺通电后,MCU单片机将所述动态分频参数通过SPI接口电路发送到Spartan6FPGA芯片;(4)Spartan6FPGA芯片通过内部逻辑实现的SPI主控制器与DCM_CLKGEN时钟分频组件通讯,将所述动态分频参数发送给SPI从控制器的DCM_CLKGEN组件,从而动态改变DCM_CLKGEN的频率输出CLKFX0;(5)Spartan6DCM_CLKGEN时钟分频组件在接收到上述FPGA内部SPI主控制器发送的动态分频参数和启动命令后,进行乘除分频并输出陀螺需要的工作频率。在本发明中,对一个型号的陀螺产品,只需生成一个下载逻辑文件,可大大减少生成逻辑的工作量。
Description
技术领域
本发明属于惯性器件光纤陀螺领域,更具体地,涉及一种光纤陀螺动态分频方法。
背景技术
光纤陀螺是利用Sagnac效应进行角速率检测的惯性器件。光纤陀螺在设计过程中,要求陀螺的工作频率和它的特征频率相一致。因为陀螺生产过程中的差异,每一个陀螺的特征频率都有差异。早期的FPGA芯片,如Virtex2、Spartan3等,其内部DCM分频参数是不能通过外部更改的,只能在逻辑生成之前将参数确定,然后生成逻辑。这种情况导致使用FPGA内部的DCM实现分频的光纤陀螺产品,需要生成特征频率不同的很多逻辑。
发明内容
针对现有技术的缺陷,本发明提供了一种光纤陀螺动态分频方法,其目的在于将陀螺分频参数通过外部MCU单片机发送到陀螺FPGA芯片,实现了分频参数通过外部动态修改的功能,旨在解决每个陀螺需要单独生成一个逻辑的问题。
本发明提供了一种光纤陀螺动态分频方法,包括下述步骤:
(1)实时获取动态分频参数;
(2)在光纤陀螺调试过程中,将所述动态分频参数输入MCU单片机中;
(3)在光纤陀螺通电后,MCU单片机将所述动态分频参数通过SPI接口电路发送到Spartan6 FPGA芯片;
(4)Spartan6 FPGA芯片通过内部逻辑实现的SPI主控制器与DCM_CLKGEN时钟分频组件通讯,将所述动态分频参数发送给SPI从控制器的DCM_CLKGEN组件,从而动态改变DCM_CLKGEN的频率输出CLKFX0;
(5)Spartan6 DCM_CLKGEN时钟分频组件在接收到上述FPGA内部SPI主控制器发送的动态分频参数和启动命令后,进行乘除分频并输出陀螺需要的工作频率。
更进一步地,在步骤(5)中根据公式进行乘除分频;CLKFX为输出频率,CLKIN为输入频率,M为乘系数;D为除系数。
更进一步地,所述动态分频参数包括M参数和D参数。
更进一步地,所述动态分频参数在陀螺调试时计算得到,具体为:
(1.1)获取光纤陀螺的本征频率|fgyro-CLKFX|<=ε和允许的误差值ε;其中,τ为陀螺渡越时间,允许的误差值ε取100Hz;
(1.2)对获取的本征频率fgyro通过更改M参数、D参数进过试探分频;具体为:根据公式获得试探分频结果,并从所述试探分频结果中选择满足公式|fgyro-CLKFX|<=ε的分频结果;
(1.3)在所述分频结果中选择与陀螺特征频率差的绝对值最小的那一组的M参数和D参数作为最终分频参数。
更进一步地,在步骤(1.2)中,试探分频时,通过两重循环实现,具体地,在第一重循环中M参数从2~256变化,第二重循环中D参数从1~256变化,再根据公式获得试探分频结果。
在本发明中,对一个型号的陀螺产品,采用本发明提供的光纤陀螺动态分频方法只需生成一个下载逻辑文件,可大大减少生成逻辑的工作量,产品在设计阶段的工作减到最小,调试阶段的工作量和以前相当,只是稍微更改了调试方式,工作效率得到提高。
附图说明
图1是本发明实施例提供的光纤陀螺动态分频系统的结构示意图;
图2是本发明实施例提供的接口时序图;
图3是DCM_CLKGEN组件SPI编程时序。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明提供的光纤陀螺动态分频方法主要是用于光纤陀螺设计、调试、生产和试验过程中光纤陀螺分频实现和频率外部动态修改。
本发明提出的光纤陀螺动态分频方法是基于由分频参数计算软件、MCU单片机、Spartan6 FPGA芯片和SPI接口组成的系统实现的,其中MCU单片机、Spartan6 FPGA芯片和SPI接口如图1所示;MCU单片机通过SPI接口与Spartan6 FPGA芯片连接;
本发明提出的光纤陀螺动态分频方法可以由以下步骤完成:
(1)由分频参数计算软件实时获得动态分频参数;所述动态分频参数包括Spartan6 DCM_CLKGEN组件动态分频所需要的M参数和D参数;其中M参数是指乘系数;D参数是指除系数。
(2)在光纤陀螺调试过程中,将所述动态分频参数输入MCU单片机中,具体地可以通过手动将M参数和D参数写入MCU单片机。
(3)在光纤陀螺通电后,MCU单片机将所述动态分频参数通过SPI接口电路发送到Spartan6 FPGA;其中SPI接口可以采用普通SPI接口。
(4)Spartan6 FPGA芯片内部通过逻辑实现一个SPI主控制器,和DCM_CLKGEN时钟分频组件通讯,将M参数和D参数通过内部编程实现的SPI主控制器送到SPI从控制器DCM_CLKGEN组件,Spartan6内部DCM_CLKGEN组件编程接口和SPI主控制器连接关系见图2,接口时序和图3。其中,从控制器DCM_CLKGEN组件接口是FPGA内部提供的,SPI主控制器需要编程实现。编程接口是指DCM_CLKGEN组件提供的5个信号,SPI主控制器按照时序图中的时序输出5个信号,就可以,将M、D参数发送到DCM_CLKGEN组件,就可以动态改变DCM_CLKGEN的频率输出CLKFX0。
(5)Spartan6 DCM_CLKGEN时钟分频组件在接收到上述FPGA内部SPI主控制器发送的M参数和D参数和启动命令后,按照公式1进行乘除分频,输出陀螺需要的工作频率。
其中CLKFX为输出频率,CLKIN为输入频率。CLKIN一般使用光纤陀螺的晶振频率。
本发明实现的光纤陀螺动态分频方法,将陀螺分频参数通过外部MCU单片机发送到陀螺FPGA芯片,实现了分频参数通过外部动态修改的功能。
本发明具有如下有益效果:采用其他方法,需要每个陀螺特征频率生成一个逻辑,设计人员需要花费很大精力去,保证每一个逻辑的正确性。即使采用自动生成逻辑的方法,大批量逻辑的验证也需要耗费相当多的人力和时间。采用本方法,对一个型号的陀螺产品,只需生成一个下载逻辑文件,可大大减少生成逻辑的工作量,产品在设计阶段的工作减到最小,调试阶段的工作量和以前相当,只是稍微更改了调试方式,工作效率得到提高。
在本发明实施例中,分频参数M和D由计算软件在陀螺调试时计算得到,软件实现步骤如下:
(1)获取光纤陀螺的本征频率fgyro和允许的误差值ε。
陀螺本征频率由陀螺设计确定,等于陀螺渡越时间τ乘以2倍的倒数,如公式2。允许的误差值ε根据陀螺精度要求确定,一般取100Hz。
(2)对获取的本征频率通过更改M、D参数进过试探分频,分频公式如式1。公式1中M取值范围2~256,D取值范围1~256。
试探时,分频计算软件通过一个两重循环实现,在第一重循环使M参数从2~256变化,第二重循环使D参数从1~256变化,通过公式1计算分频结果,将满足公式3的结果全部记录下来,得到一组分频结果满足公式3的M、D参数。
|fgyro-CLKFX|<=ε……(3)
(3)从上述得到的满足公式3的所有分频参数中,选择与陀螺特征频率差的绝对值最小的那一组的M和D参数作为最终分频参数Mselect、Dselect。
图2中,M、D编程接口有5个信号,时钟信号PROGCLK,使能信号PROGEN,编程数据PROGDATA,编程结束信号PROGDONE,输出锁定信号LOCKED。其中PROGCLK、PROGEN和PROGDATA为SPI主控制器输出的信号,PROGDONE和LOCKED是DCM_CLKGEN分频组件输出的信号。Spartan6 FPGA中SPI编程接口主控制器逻辑实现时,按照DCM_CLKGEN分频组件要求,分为D值编程、M值编程和启动分频三部分。D值编程先发两位二进制命令10,再发8位二进制D值数据,范围0~255,对应D值1~256。M值编程先发两位二进制命令11,再发8位二进制D值数据,先发低位,范围1~255,对应M值2~256。启动发送1位二进制命令0。编程时一个时钟发送1位二进制数据,D编程和M编程之间的间隔要求至少2个SPI时钟,M编程和启动之间要求至少一个SPI时钟。
DCM_CLKGEN在收到M、D参数和启动命令后,输出编程结束信号PROGDONE,开始分频,在频率稳定后,输出分频结果CLKFX信号和频率锁定信号LOCKED。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种光纤陀螺动态分频方法,其特征在于,包括下述步骤:
(1)实时获取动态分频参数;
(2)在光纤陀螺调试过程中,将所述动态分频参数输入MCU单片机中;
(3)在光纤陀螺通电后,MCU单片机将所述动态分频参数通过SPI接口电路发送到Spartan6 FPGA芯片;
(4)Spartan6 FPGA芯片通过内部逻辑实现的SPI主控制器与DCM_CLKGEN时钟分频组件通讯,将所述动态分频参数发送给SPI从控制器的DCM_CLKGEN时钟分频组件,从而动态改变DCM_CLKGEN时钟分频组件的频率输出CLKFX0;
(5)Spartan6 DCM_CLKGEN时钟分频组件在接收到上述FPGA内部SPI主控制器发送的动态分频参数和启动命令后,进行乘除分频并输出陀螺需要的工作频率;
所述动态分频参数在陀螺调试时计算得到,具体为:
(1.1)获取光纤陀螺的本征频率fgyro和允许的误差值ε;其中,|fgyro-CLKFX|<=ε,τ为陀螺渡越时间,允许的误差值ε取100Hz;
(1.2)对获取的本征频率fgyro通过更改M参数、D参数进过试探分频;具体为:根据公式获得试探分频结果,并从所述试探分频结果中选择满足公式|fgyro-CLKFX|<=ε的分频结果;
(1.3)在所述分频结果中选择与陀螺特征频率差的绝对值最小的那一组的M参数和D参数作为最终分频参数;其中CLKFX为输出频率,CLKIN为输入频率,M为乘系数;D为除系数。
2.如权利要求1所述的光纤陀螺动态分频方法,其特征在于,在步骤(5)中根据公式进行乘除分频。
3.如权利要求1所述的光纤陀螺动态分频方法,其特征在于,在步骤(1.2)中,试探分频时,通过两重循环实现,具体地,在第一重循环中M参数从2~256变化,第二重循环中D参数从1~256变化,再根据公式获得试探分频结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510513032.6A CN105136167B (zh) | 2015-08-20 | 2015-08-20 | 一种光纤陀螺动态分频方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510513032.6A CN105136167B (zh) | 2015-08-20 | 2015-08-20 | 一种光纤陀螺动态分频方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105136167A CN105136167A (zh) | 2015-12-09 |
CN105136167B true CN105136167B (zh) | 2018-01-05 |
Family
ID=54721604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510513032.6A Active CN105136167B (zh) | 2015-08-20 | 2015-08-20 | 一种光纤陀螺动态分频方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105136167B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109520490B (zh) * | 2019-01-02 | 2022-06-17 | 中国船舶重工集团公司第七0七研究所 | 一种光纤陀螺仪通信自适应方法 |
CN111522770B (zh) * | 2020-04-27 | 2022-03-11 | 成都汇蓉国科微系统技术有限公司 | 基于fpga的参数化配置的spi控制器及使用方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3159438B2 (ja) * | 1990-04-16 | 2001-04-23 | 株式会社リコー | 画像形成装置 |
CN101242185B (zh) * | 2008-02-22 | 2011-03-30 | 武汉芯泰科技有限公司 | 可动态配置自重构宽频带频率合成器 |
CN101464150B (zh) * | 2009-01-09 | 2011-08-03 | 哈尔滨工程大学 | 一种光纤陀螺动态性能的测试方法 |
CN102253848B (zh) * | 2011-05-31 | 2013-09-25 | 湖北三江航天红峰控制有限公司 | 光纤陀螺fpga逻辑的自动批量生成方法 |
CN103984830B (zh) * | 2014-05-23 | 2017-03-08 | 湖北三江航天红峰控制有限公司 | 一种光纤陀螺数字闭环控制逻辑的仿真方法 |
-
2015
- 2015-08-20 CN CN201510513032.6A patent/CN105136167B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105136167A (zh) | 2015-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112580295A (zh) | 多核SoC芯片的自动化验证方法、系统及装置 | |
CN103823698A (zh) | Fpga和dsp目标程序的烧写和启动的方法及设备 | |
US8754681B2 (en) | Multi-part clock management | |
CN105136167B (zh) | 一种光纤陀螺动态分频方法 | |
CN105808396A (zh) | 一种芯片调试装置、调试方法及soc芯片系统 | |
US20140215096A1 (en) | Method and system for a configurable hardware module | |
CN103323008A (zh) | 基于dsp的光纤陀螺捷联惯导计算机及其导航解算方法 | |
CN101063894A (zh) | 动态同步化处理器时钟与总线时钟前缘的方法与系统 | |
CN104050067A (zh) | Fpga在mcu芯片中工作的方法和装置 | |
CN101373493A (zh) | 一种多媒体存储网关专用soc芯片逻辑验证方法 | |
Bombino et al. | A model-driven co-simulation environment for heterogeneous systems | |
US9946823B2 (en) | Dynamic control of design clock generation in emulation | |
CN106020172B (zh) | 一种基于fpga平台的舵伺服实时正弦扫描驱动方法及装置 | |
Delange et al. | An MDE-based process for the design, implementation and validation of safety-critical systems | |
WO2018068510A1 (zh) | 一种信号生成方法、装置及存储介质 | |
CN110442986B (zh) | 一种基于cpld逻辑代码生成器管理服务器主板的方法 | |
CN107168867A (zh) | 一种实现微控制器芯片的用户debug模式的方法 | |
CN103631152B (zh) | 发动机控制器硬件在环仿真扭矩/转速复合信号模拟方法 | |
CN103064461B (zh) | 一种时钟使能信号的产生方法及装置 | |
CN102750451B (zh) | 一种电机速度计算装置 | |
Liu et al. | Design and simulation of LED clock circuit based on Proteus | |
CN105573950A (zh) | 一种基于门电路芯片设定vr芯片地址的方法 | |
US20230244841A1 (en) | Hierarchical cdc and rdc verification | |
CN102045078B (zh) | 一种基于fpga的软件接收机系统及实现方法 | |
Lahti et al. | Designing a clock cycle accurate application with high-level synthesis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |