CN103064477A - 一种服务器主板设计方法 - Google Patents

一种服务器主板设计方法 Download PDF

Info

Publication number
CN103064477A
CN103064477A CN2013100288245A CN201310028824A CN103064477A CN 103064477 A CN103064477 A CN 103064477A CN 2013100288245 A CN2013100288245 A CN 2013100288245A CN 201310028824 A CN201310028824 A CN 201310028824A CN 103064477 A CN103064477 A CN 103064477A
Authority
CN
China
Prior art keywords
programmable logic
plc
logic controller
master board
server master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100288245A
Other languages
English (en)
Other versions
CN103064477B (zh
Inventor
刘涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201310028824.5A priority Critical patent/CN103064477B/zh
Publication of CN103064477A publication Critical patent/CN103064477A/zh
Application granted granted Critical
Publication of CN103064477B publication Critical patent/CN103064477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Abstract

本发明提供一种服务器主板设计方法，其具体设计过程为：首先将服务器主板的逻辑功能进行整合划分；完成电压水平转换，使各逻辑信号保持一致电位水平；将划分的各逻辑功能模块所需控制信号集中连接于可编程逻辑控制器，由可编程逻辑控制器编程实现各逻辑功能；可编程逻辑控制器完成调试工作；调试服务器主板，完成设计过程。该一种服务器主板设计方法和现有技术相比，不仅达到了对服务器成本优化的要求，而且节省了研发新服务器主板的成本，提高了工作效率，提高了系统设计的灵活性。

Description

一种服务器主板设计方法
技术领域
本发明涉及计算机通信技术领域，具体的说是一种基于可编程逻辑控制器的服务器主板设计方法。
背景技术
当今的服务器产品，成本控制上要求越来越严格，如何在实现预定性能需求的同时，最大程度的节省服务器主板设计成本成为各大服务器生产设计厂商的首要课题；在服务器主板上各种门电路不停的做着各种逻辑运算与信号转换，源源不断为保障服务器长期不间断的稳定运行提供支持；为了保证服务器主板系统数据的稳定传输，74等系列基本逻辑器件形成的周边电路多种多样，复杂程度高，在主板所有物料使用中，此类电子元件占据了大部分、成本比例也较高，当前整合此类电路应用以降低设计成本，同时提高服务器主板周边电路的稳定性，成为提高服务器产品竞争力的重要因素之一。
在之前的服务器主板设计应用中，服务器主板的开机时序及延时电路、数据采集电路一般是采用阻容件、74系列逻辑器件等搭建而成，尤其是延时电路对阻容件参数准确性要求较高，当服务器工作温度超出规定范围时，阻容件参数随温度变动，使延时时间不再准确，会影响服务器正常运行；因而，现提供一种可解决上述问题的基于可编程逻辑控制器的服务器主板低成本设计方法。
发明内容
本发明的技术任务是解决现有技术的不足，提供一种基于可编程逻辑控制器的服务器主板设计方法。
本发明的技术方案是按以下方式实现的，该一种服务器主板设计方法，其具体设计过程为：
步骤一、首先按照服务器主板周边电路的搭建需求及可编程逻辑控制器的功能实现方式，将服务器主板的逻辑功能进行整合划分；
步骤二、完成电压水平转换，使各逻辑信号保持一致电位水平，可编程逻辑控制器平滑控制各信号源；
步骤三、将划分的各逻辑功能模块所需控制信号集中连接于可编程逻辑控制器，由可编程逻辑控制器编程实现各逻辑功能；
步骤四、可编程逻辑控制器完成调试工作；
步骤五、调试服务器主板，完成设计过程。
所述步骤一中服务器主板根据逻辑功能划分成逻辑运算单元、延时触发单元、数据缓冲锁存单元、中断触发单元、故障信息采集单元。
所述步骤二中的电压水平转换是指将5V电压、1.8V电压信号转换至TTL 3.3V电压水平，使各逻辑信号保持一致电位水平。
所述步骤三中的各功能模块分别连接于可编程逻辑控制器的GPIO管脚。
所述逻辑运算单元通过在可编程逻辑控制器处增加外置的4.7K上拉电阻连接3.3V电平，增强输入/输出信号的驱动能力及提高电平稳定性。
所述延时触发单元采用对外置晶振输入分频计数的方式实现，晶振频率选为32.768k。
所述数据缓冲锁存单元在可编程逻辑控制器输入端加入施密特触发器，在可编程逻辑控制器输出端加入高阻态输出方式，实现数据的总线驱动隔离。
所述中断触发单元触发过程中，在首次检测到中断输入信号后，可编程逻辑控制器在等待30ms后，再次采集该值，若该值仍有效，则启动中断处理程序。
所述故障信息采集单元的采集信息时，采用并/串数据流转换的方式，将外置的并行监测点信息通过一片可编程逻辑控制器，将并行的数据转换为串行数据流输入到控制核心可编程逻辑控制器，控制核心可编程逻辑控制器内部采用串数据流解码转换，实现并行数据的输入。
本发明与现有技术相比所产生的有益效果是：
本发明的一种服务器主板设计方法解决服务器系统设计中逻辑芯片使用成本高、系统连接复杂等问题，极大提高了服务器系统设计的灵活性，同时降低了产品升级成本，不仅达到了对服务器成本优化的要求，而且节省了研发新服务器主板的成本，提高了工作效率，提高了系统设计的灵活性。
附图说明
附图1是本发明的设计过程流程图。
具体实施方式
下面结合附图对本发明的一种服务器主板设计方法作以下详细说明。
本发明是以可编程逻辑控制器理论支撑点，利用一种基于可编程逻辑控制器的服务器主板低成本设计方法，来解决服务器系统设计中逻辑芯片使用成本高、系统连接复杂等问题，其具体设计过程如附图1所示：
步骤一、按照服务器主板周边电路搭建需求，同时根据可编程逻辑控制器的功能实现方式，将逻辑功能进行整合划分，具体重新划分为逻辑运算单元、延时触发单元、数据缓冲锁存单元、中断触发单元、故障信息采集单元。
步骤二、将5V电压、1.8V电压信号至TTL 3.3V电压水平，使各逻辑信号保持一致电位水平，可编程逻辑控制器平滑控制各信号源
步骤三、将各功能模块所需的控制信号集中，分别连接于可编程逻辑控制器的GPIO管脚，根据各逻辑功能的实现，分别编程予以实现。
步骤四、可编程逻辑控制器完成调试工作。
步骤五、调试服务器主板，完成设计过程。
将逻辑功能进行整合划分后，实现逻辑运算单元的过程中，在靠近可编程逻辑控制器位置附近增加外置4.7K上拉电阻到3.3V电平，增强输入/输出信号的驱动能力及提高电平稳定性；保持与传统外围接口电平的兼容。
将逻辑功能进行整合划分后，实现延时触发单元的过程中，采用对外置晶振输入分频计数的方式实现，该方式可获得准确计数周期，晶振频率选为32.768k，利于单位统一。
将逻辑功能进行整合划分后，实现数据缓冲锁存单元的过程中，在可编程逻辑控制器输入端加入施密特触发器，以滤除输入的杂波干扰，在可编程逻辑控制器输出端加入高阻态输出方式，实现数据的总线驱动隔离；
将逻辑功能进行整合划分后，实现中断触发单元的过程中，为了提高中断的捕捉率，在首次检测到中断输入信号后，可编程逻辑控制器并不立即利用此信号，在等待30ms后，再次采集该值，若该值仍有效，则启动中断处理程序。
将逻辑功能进行整合划分后，实现故障信息采集单元的过程中，由于检测信号较多，采用并/串数据流转换的方式，将外置的并行监测点信息通过一片小容量可编程逻辑控制器，将并行的数据转换为串行数据流输入到控制核心可编程逻辑控制器，控制核心可编程逻辑控制器内部采用串数据流解码转换，实现并行数据的输入。
经过上面详细的实施，我们可以很方便的进行服务器主板的设计及升级操作，不仅达到了对服务器成本优化的要求，而且节省了研发新服务器主板的成本，提高了工作效率，提高了系统设计的灵活性。
除说明书所述的技术特征外，均为本专业技术人员的公知技术。

Claims (9)

1.一种服务器主板设计方法，其特征在于：其具体设计过程为：
步骤一、首先按照服务器主板周边电路的搭建需求及可编程逻辑控制器的功能实现方式，将服务器主板的逻辑功能进行整合划分；
步骤二、完成电压水平转换，使各逻辑信号保持一致电位水平，可编程逻辑控制器平滑控制各信号源；
步骤三、将划分的各逻辑功能模块所需控制信号集中连接于可编程逻辑控制器，由可编程逻辑控制器编程实现各逻辑功能；
步骤四、可编程逻辑控制器完成调试工作；
步骤五、调试服务器主板，完成设计过程。
2.根据权利要求1所述的一种服务器主板设计方法，其特征在于：所述步骤一中服务器主板根据逻辑功能划分成逻辑运算单元、延时触发单元、数据缓冲锁存单元、中断触发单元、故障信息采集单元。
3.根据权利要求1所述的一种服务器主板设计方法，其特征在于：所述步骤二中的电压水平转换是指将5V电压、1.8V电压信号转换至TTL 3.3V电压水平，使各逻辑信号保持一致电位水平。
4.根据权利要求1所述的一种服务器主板设计方法，其特征在于：所述步骤三中的各功能模块分别连接于可编程逻辑控制器的GPIO管脚。
5.根据权利要求2所述的一种服务器主板设计方法，其特征在于：所述逻辑运算单元通过在可编程逻辑控制器处增加外置的4.7K上拉电阻连接3.3V电平，增强输入/输出信号的驱动能力及提高电平稳定性。
6.根据权利要求2所述的一种服务器主板设计方法，其特征在于：所述延时触发单元采用对外置晶振输入分频计数的方式实现，晶振频率选为32.768k。
7.根据权利要求2所述的一种服务器主板设计方法，其特征在于：所述数据缓冲锁存单元在可编程逻辑控制器输入端加入施密特触发器，在可编程逻辑控制器输出端加入高阻态输出方式，实现数据的总线驱动隔离。
8.根据权利要求2所述的一种服务器主板设计方法，其特征在于：所述中断触发单元触发过程中，在首次检测到中断输入信号后，可编程逻辑控制器在等待30ms后，再次采集该值，若该值仍有效，则启动中断处理程序。
9.根据权利要求2所述的一种服务器主板设计方法，其特征在于：所述故障信息采集单元的采集信息时，采用并/串数据流转换的方式，将外置的并行监测点信息通过一片可编程逻辑控制器，将并行的数据转换为串行数据流输入到控制核心可编程逻辑控制器，控制核心可编程逻辑控制器内部采用串数据流解码转换，实现并行数据的输入。
CN201310028824.5A 2013-01-25 2013-01-25 一种服务器主板设计方法 Active CN103064477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310028824.5A CN103064477B (zh) 2013-01-25 2013-01-25 一种服务器主板设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310028824.5A CN103064477B (zh) 2013-01-25 2013-01-25 一种服务器主板设计方法

Publications (2)

Publication Number Publication Date
CN103064477A true CN103064477A (zh) 2013-04-24
CN103064477B CN103064477B (zh) 2017-05-10

Family

ID=48107135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310028824.5A Active CN103064477B (zh) 2013-01-25 2013-01-25 一种服务器主板设计方法

Country Status (1)

Country Link
CN (1) CN103064477B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106774631A (zh) * 2016-12-06 2017-05-31 郑州云海信息技术有限公司 一种主板及一种主板的时序控制方法
CN107544881A (zh) * 2017-07-21 2018-01-05 郑州云海信息技术有限公司 一种用来模拟服务器输入电压异常debug卡电路及方法
CN108021386A (zh) * 2017-11-30 2018-05-11 英业达科技有限公司 具有节点锁存功能的服务器及其节点锁存方法
CN109510750A (zh) * 2018-11-22 2019-03-22 郑州云海信息技术有限公司 一种电路板、服务器以及服务器网络

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201477481U (zh) * 2009-08-27 2010-05-19 深圳市科思科技有限公司 一种计算机主板
CN102073349A (zh) * 2011-01-27 2011-05-25 浪潮电子信息产业股份有限公司 一种节省服务器主板的外围电路的方法
CN102768633A (zh) * 2012-06-29 2012-11-07 浪潮电子信息产业股份有限公司 一种基于时序监测的服务器主板开关机测试方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201477481U (zh) * 2009-08-27 2010-05-19 深圳市科思科技有限公司 一种计算机主板
CN102073349A (zh) * 2011-01-27 2011-05-25 浪潮电子信息产业股份有限公司 一种节省服务器主板的外围电路的方法
CN102768633A (zh) * 2012-06-29 2012-11-07 浪潮电子信息产业股份有限公司 一种基于时序监测的服务器主板开关机测试方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106774631A (zh) * 2016-12-06 2017-05-31 郑州云海信息技术有限公司 一种主板及一种主板的时序控制方法
CN107544881A (zh) * 2017-07-21 2018-01-05 郑州云海信息技术有限公司 一种用来模拟服务器输入电压异常debug卡电路及方法
CN108021386A (zh) * 2017-11-30 2018-05-11 英业达科技有限公司 具有节点锁存功能的服务器及其节点锁存方法
CN108021386B (zh) * 2017-11-30 2021-01-26 英业达科技有限公司 具有节点锁存功能的服务器及其节点锁存方法
CN109510750A (zh) * 2018-11-22 2019-03-22 郑州云海信息技术有限公司 一种电路板、服务器以及服务器网络

Also Published As

Publication number Publication date
CN103064477B (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN103092175B (zh) I2c主设备与从设备之间串行时钟线scl控制的方法及装置
CN103064477A (zh) 一种服务器主板设计方法
CN203520080U (zh) 一种通用变频器实时控制器
CN100480923C (zh) I2c总线从控制器软实现方法
CN104714907A (zh) 一种pci总线转换为isa和apb总线设计方法
CN107305526B (zh) 一种用于微控制器的调试器
CN102621977A (zh) 一种智能型ecu在线诊断标定控制器
CN201444394U (zh) 可修改配置参数的ddr2控制器
CN201035573Y (zh) 一种闪存微控制器
Corcoran Two wires and 30 years: A tribute and introductory tutorial to the I2C two-wire bus
CN102622325A (zh) I2c总线启动与停止电路结构
CN203490476U (zh) PowerPC的PC104-plus控制器系统
CN202600693U (zh) I2c总线启动与停止电路结构
CN109471820A (zh) 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板
CN106887983A (zh) 带堵转检测功能的微型步进电机驱动控制器
CN103019994B (zh) 基于fpga的可变波特率串行通讯接口电路
CN203520105U (zh) 一种基于SoC FPGA的三轴数控车床控制器
CN207302035U (zh) 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板
CN102611431B (zh) 带组合逻辑通路的寄存器
CN201184970Y (zh) 船舶机舱数据采集嵌入板
CN204044817U (zh) 一种多功能协议总线控制器集成电路
CN201444302U (zh) 一种可配置管脚的soc芯片
CN208060998U (zh) 一种智能快递箱控制系统
CN203747851U (zh) 一种通用的网络交换设备通信死机检测及恢复装置
CN203896330U (zh) 一种可编程计数器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant