CN106469706A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN106469706A
CN106469706A CN201510541416.9A CN201510541416A CN106469706A CN 106469706 A CN106469706 A CN 106469706A CN 201510541416 A CN201510541416 A CN 201510541416A CN 106469706 A CN106469706 A CN 106469706A
Authority
CN
China
Prior art keywords
electronic
electronic component
preparation
layer
electronic packing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510541416.9A
Other languages
English (en)
Other versions
CN106469706B (zh
Inventor
张宏达
姜亦震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN106469706A publication Critical patent/CN106469706A/zh
Application granted granted Critical
Publication of CN106469706B publication Critical patent/CN106469706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种电子封装件及其制法，该电子封装件包括：第一封装层、嵌埋于该第一封装层中的第一电子元件、形成于该第一封装层上的第一线路结构、设于该第一线路结构上的第二电子元件、包覆该第二电子元件的第二封装层、以及形成于该第二封装层上的第二线路结构，以通过该第一与第二线路结构的堆迭设计，而能依需求布设线路，且不会受限于空间。

Description

电子封装件及其制法
技术领域
本发明涉及一种电子封装件，特别是涉及一种具轻薄短小化的电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。由于物联网的普及与对移动通讯半导体的需求日益旺盛，并且芯片彼此之间也要有相互的联系沟通，故可容纳多个芯片及复杂堆迭的微小型封装结构越来越重要。
图1为现有半导体封装件1的剖面示意图。如图1所示，现有半导体封装件1是在一基板10上堆迭多个芯片11,12，且这些芯片11,12利用多个焊线110,120电性连接该基板10，再形成封装胶体13以包覆这些焊线110,120与芯片11,12，之后于该基板10底侧设置多个用以外接其它电子装置的焊球14。
然而，现有半导体封装件1中，通过该基板10的有限空间作布线，因而仅能做简单线路的导通，且这些芯片11,12之间的电性联系需通过这些焊线110,120与该基板10，致使导电路径过长，因而无法符合需求。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺点，本发明提供一种电子封装件及其制法，能依需求布设线路，且不会受限于空间。
本发明的电子封装件，包括：第一封装层，其具有相对的第一表面与第二表面；第一电子元件，其嵌埋于该第一封装层中；第一线路结构，其形成于该第一封装层的第一表面上，且该第一线路结构电性连接该第一电子元件；第二电子元件，其设于该第一线路结构上；第二封装层，其形成于该第一线路结构上，以包覆该第二电子元件；以及第二线路结构，其形成于该第二封装层上，且该第二线路结构电性连接该第二电子元件。
本发明还提供一种电子封装件的制法，包括：提供一包覆第一电子元件的第一封装层，且该第一封装层具有相对的第一表面与第二表面；形成第一线路结构于该第一封装层的第一表面上，且该第一线路结构电性连接该第一电子元件；设置第二电子元件于该第一线路结构上；形成第二封装层于该第一线路结构上，以包覆该第二电子元件；以及形成第二线路结构于该第二封装层上，且该第二线路结构电性连接该第二电子元件。
前述的电子封装件及其制法中，该第一电子元件具有相对的作用面与非作用面，该第一线路结构电性连接该作用面，且于该非作用面上形成有一介电保护层。
前述的电子封装件及其制法中，该第一电子元件具有相对的作用面与非作用面，且该作用面上形成有至少一绝缘层及设于该绝缘层上的扇入层。例如，形成该绝缘层的材质为热压材料，如预浸材或Ajinomoto build-up film。
前述的电子封装件及其制法中，该第二电子元件具有相对的作用面与非作用面，且该作用面上形成有至少一绝缘层及设于该绝缘层上的扇入层。例如，形成该绝缘层的材质为热压材料，如预浸材或Ajinomoto build-up film。
前述的电子封装件及其制法中，还包括形成导电元件于该第二封装层中，以令该导电元件电性连接该第一与第二线路结构。
前述的电子封装件及其制法中，还包括形成多个导电元件于该第二线路结构上。
前述的电子封装件及其制法中，还包括设置第三电子元件于该第二线路结构上。
由上可知，本发明的电子封装件及其制法，主要通过该第一与第二线路结构的堆迭设计，因而能依需求布设线路(如复杂线路)，而不会受限于空间。
此外，这些电子元件之间的电性联系是通过该第一线路结构、导电元件与第二线路结构，故相较于现有技术的焊线与基板，本发明能缩短导电路径，以符合需求。
附图说明
图1为现有半导体封装件的剖面示意图；
图2A至图2G为本发明的电子封装件的制法的第一实施例的剖面示意图；
图3A至图3C为本发明的电子封装件的制法的第二实施例的剖面示意图；以及
图4为本发明的电子封装件的电子元件的其它实施例的剖面示意图。
附图说明标记
1 半导体封装件
10 基板
11,12 芯片
110,120 焊线
13 封装胶体
14 焊球
2,3 电子封装件
20 承载件
200 离形层
201 介电保护层
21 第一电子元件
21a,22a 作用面
21b,22b 非作用面
210,220 电极垫
211,221 胶材
22 第二电子元件
23 第一封装层
23a 第一表面
23b 第二表面
24 第一线路结构
240,270 介电层
241,271 线路层
25,28 导电元件
26 第二封装层
27 第二线路结构
28’ 第三电子元件
40 绝缘层
41 扇入层
410 导电柱
d,t 距离。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2G为本发明的电子封装件2的制法的第一实施例的剖面示意图。
如图2A所示，提供一设有至少一第一电子元件21的承载件20。
在本实施例中，该承载件20可选用金属板或半导体板材(如晶圆或玻璃板)。
此外，该承载件20上可依序形成有一离形层200与一介电保护层201。具体地，该离形层200为例如热化离型胶(thermal release tape)、光感离形膜或机械离形构造，且该介电保护层201为如聚对二唑苯(Poly-p-Polybenzoxazole，简称PBO)，以接合该第一电子元件21，并于移除该承载件20后，可保护该第一电子元件21。
又，该第一电子元件21为主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。在本实施例中，该第一电子元件21为半导体芯片，如电源管理芯片、动态随机存取记忆体、应用处理器等，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210，且该第一电子元件21以其非作用面21b通过胶材211结合至该介电保护层201上，其中，该胶材211为例如热固胶、UV胶、B-type胶等。
如图2B所示，形成一第一封装层23于该承载件20上，以令该第一封装层23包覆该第一电子元件21。
在本实施例中，该第一封装层23具有相对的第一表面23a及第二表面23b，且该第二表面23b接合于该离形层201上。
此外，该第一封装层23以模压树脂(molding compound)制程形成者或热压合膜材(Laminate Dry Film Type)形成者，但并不限于此方式。
又，形成该第一封装层23的材质为聚对二唑苯(Poly-p-Polybenzoxazole，简称PBO)、聚酰亚胺(polyimide，简称PI)、预浸材(prepreg，简称PP)、Ajinomoto build-up film(ABF)、干膜(dry film)、环氧树脂(expoxy)或封装材。
另外，该第一电子元件21的作用面21a外露(如齐平)于该第一封装层23的第一表面23a，且该第一电子元件21的非作用面21b齐平该第一封装层23的第二表面23b。
如图2C所示，形成一第一线路结构24于该第一封装层23的第一表面23a上，且该第一线路结构24电性连接该第一电子元件21的作用面21a。接着，形成多个导电元件25于该第一线路结构24上。
在本实施例中，该第一线路结构24可由线路重布层(Redistribution layer，简称RDL)制程完成，其具有至少一介电层240、及形成于该介电层240上的线路层241，以令该线路层241电性连接该第一电子元件21的电极垫210。
此外，该导电元件25为导电柱，其材质如含铜、铝、钛或其至少二者的组合。
如图2D所示，设置至少一第二电子元件22于该第一线路结构24上。
在本实施例中，该第二电子元件22为主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该第二电子元件22为半导体芯片，如电源管理芯片、动态随机存取记忆体、应用处理器等，其具有相对的作用面22a与非作用面22b，该作用面22a具有多个电极垫220，且该第二电子元件22以其非作用面22b通过胶材221结合至该第一线路结构24上。
如图2E所示，形成一第二封装层26于该第一线路结构24上，以包覆该第二电子元件22与这些导电元件25。
在本实施例中，该第二封装层26以模压树脂(molding compound)制程形成者或热压合膜材(Laminate Dry Film Type)形成者，但并不限于此方式。
此外，形成该第二封装层26的材质为聚对二唑苯(Poly-p-Polybenzoxazole，简称PBO)、聚酰亚胺(polyimide，简称PI)、预浸材(prepreg，简称PP)、Ajinomoto build-up film(ABF)、干膜(dry film)、环氧树脂(expoxy)或封装材。
又，在另一实施例中，可先形成该第二封装层26，再以激光钻孔、机械钻孔、蚀刻或其它等方式形成这些孔洞于该第二封装层26上，之后形成如含铜、铝、钛或其至少二者的组合的导电材于该孔洞中，以形成该导电元件25。
另外，这些导电元件25与该第二电子元件22的作用面22a外露(如齐平)于该第二封装层26的表面。
如图2F所示，形成一第二线路结构27于该第二封装层26上，且该第二线路结构27电性连接该第二电子元件22与这些导电元件25。
在本实施例中，该第二线路结构27可由线路重布层(RDL)制程完成，其具有至少一介电层270、及形成于该介电层270上的线路层271，以令该线路层271电性连接这些导电元件25与该第二电子元件22的电极垫220。
如图2G所示，形成多个另一导电元件28于该第二线路结构27上，再移除该承载板20与该离形层200，以保留该介电保护层201。
在本实施例中，该导电元件28为焊球、金属凸块或金属针等，其结合于该第二线路结构27的线路层271并电性连接该线路层271。
此外，在移除该承载板20与该离形层200之前，还可设置至少一第三电子元件28’于该第二线路结构27上。具体地，该第三电子元件28’为主动元件、被动元件或其组合者，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该第三电子元件28’为电容，且该第三电子元件28’电性连接该第二线路结构27的线路层271。
在其它实施例中，也可移除该介电保护层201及胶材211，使该第一电子元件21的非作用面21b外露于该第一封装层23的第二表面23b。
图3A至图3C为本发明的电子封装件3的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异在于第一电子元件的设置，故其它相同处不再赘述。
如图3A所示，将多个第一电子元件21设于该承载件20，再形成该第一封装层23于该承载件20上，以令该第一封装层23包覆该第一电子元件21(含非作用面21b)。
在本实施例中，该承载件20上形成有一离形层200，且该第一电子元件21以其作用面21a结合至该离形层200上。
如图3B所示，移除该承载件20，再依图2C所述的制程制作该第一线路结构24与这些导电元件25。
如图3C所示，依图2D至图2F所述的制程完成该电子封装件3。
在本实施例中，该第一电子元件21的非作用面21b未外露于该第一封装层23的第二表面23b。在其它实施例中，该第一电子元件21的非作用面21b也可外露于该第一封装层23的第二表面23b。
本发明的制法中，通过该第一线路结构24与第二线路结构27的堆迭设计，因而能依需求布设线路的导通。
此外，这些第一及第二电子元件21,22之间的电性联系是通过该第一线路结构24、导电元件25与第二线路结构27，故相较于现有技术的焊线与基板，本发明能缩短导电路径，以符合需求。
另外，如图4所示，为避免该第一或第二电子元件21,22的作用面21a,22a产生损伤，可先于该第一或第二电子元件21,22的作用面21a,22a上形成有至少一绝缘层40及设于该绝缘层40上并电性连接该电极垫210,220的扇入(Fan-in)层41，且该扇入层41具有多个导电柱410，之后才设置该第一或第二电子元件21,22至所需的位置上，使该第一线路结构24或第二线路结构27电性连接该扇入层41。具体地，所述的扇入层41表示当一线路(如扇入层41)之间的距离(pitch)t等于或小于这些电极垫210,220间的距离d时，该线路的布设称之为扇入式。
在本实施例中，形成该绝缘层40的材质为热压材料，如预浸材(prepreg，简称PP)或Ajinomoto build-up film(ABF)。
本发明提供一种电子封装件2,3，包括：一第一封装层23、多个第一电子元件21、一第一线路结构24、一第二电子元件22、一第二封装层26以及一第二线路结构27。
所述的第一封装层23具有相对的第一表面23a与第二表面23b。
所述的第一电子元件21嵌埋于该第一封装层23中。
所述的第一线路结构24形成于该第一封装层23的第一表面23a上，且该第一线路结构24电性连接该第一电子元件21。
所述的第二电子元件22设于该第一线路结构24上。
所述的第二封装层26形成于该第一线路结构24上，以包覆该第二电子元件22。
所述的第二线路结构27形成于该第二封装层26上，且该第二线路结构27电性连接该第二电子元件22。
在一实施例中，该第一电子元件21具有相对的作用面21a与非作用面21b，且于该非作用面21b上形成有一介电保护层201。
在一实施例中，该第一电子元件21具有相对的作用面21a与非作用面21b，且该作用面21a上形成有至少一绝缘层40及设于该绝缘层40上的扇入层41，而形成该绝缘层40的材质为热压材料，如预浸材(PP)或ABF。
在一实施例中，该第二电子元件22具有相对的作用面22a与非作用面22b，且该作用面22a上形成有至少一绝缘层40及设于该绝缘层40上的扇入层41，而形成该绝缘层40的材质为热压材料，如预浸材(PP)或ABF。
在一实施例中，该电子封装件2还包括形成于该第二封装层26中的多个导电元件25，以令该导电元件25电性连接该第一与第二线路结构24,27。
在一实施例中，该电子封装件2还包括形成于该第二线路结构27上的多个导电元件28。
另外，该电子封装件2还包括设于该第二线路结构27上的第三电子元件28’。
综上所述，本发明的电子封装件及其制法，是通过该第一与第二线路结构的堆迭设计，而能依需求布设线路，且不会受限于空间。
此外，这些电子元件之间的电性联系通过该第一线路结构、导电元件与第二线路结构，故能缩短导电路径，以符合需求。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (22)

1.一种电子封装件，其特征为包括：
第一封装层，其具有相对的第一表面与第二表面；
第一电子元件，其嵌埋于该第一封装层中；
第一线路结构，其形成于该第一封装层的第一表面上，且该第一线路结构电性连接该第一电子元件；
第二电子元件，其设于该第一线路结构上；
第二封装层，其形成于该第一线路结构上，以包覆该第二电子元件；以及
第二线路结构，其形成于该第二封装层上，且该第二线路结构电性连接该第二电子元件。
2.如权利要求1所述的电子封装件，其特征为，该第一电子元件具有相对的作用面与非作用面，该第一线路结构电性连接该作用面，且于该非作用面上形成有一介电保护层。
3.如权利要求1所述的电子封装件，其特征为，该第一电子元件具有相对的作用面与非作用面，且该作用面上形成有至少一绝缘层及设于该绝缘层上的扇入层。
4.如权利要求3所述的电子封装件，其特征为，形成该绝缘层的材质为热压材料。
5.如权利要求4所述的电子封装件，其特征为，该热压材料为预浸材或Ajinomoto build-up film。
6.如权利要求1所述的电子封装件，其特征为，该第二电子元件具有相对的作用面与非作用面，且该作用面上形成有至少一绝缘层及设于该绝缘层上的扇入层。
7.如权利要求6所述的电子封装件，其特征为，形成该绝缘层的材质为热压材料。
8.如权利要求7所述的电子封装件，其特征为，该热压材料为预浸材或Ajinomoto build-up film。
9.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该第二封装层中的导电元件，以令该导电元件电性连接该第一与第二线路结构。
10.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该第二线路结构上的多个导电元件。
11.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括设于该第二线路结构上的第三电子元件。
12.一种电子封装件的制法，其特征为，该制法包括：
提供一包覆有第一电子元件的第一封装层，且该第一封装层具有相对的第一表面与第二表面；
形成第一线路结构于该第一封装层的第一表面上，且该第一线路结构电性连接该第一电子元件；
设置第二电子元件于该第一线路结构上；
形成第二封装层于该第一线路结构上，以包覆该第二电子元件；以及
形成第二线路结构于该第二封装层上，且该第二线路结构电性连接该第二电子元件。
13.如权利要求12所述的电子封装件的制法，其特征为，该第一电子元件具有相对的作用面与非作用面，该第一线路结构电性连接该作用面，且于该非作用面上形成有一介电保护层。
14.如权利要求12所述的电子封装件的制法，其特征为，该第一电子元件具有相对的作用面与非作用面，且该作用面上形成有至少一绝缘层及设于该绝缘层上的扇入层。
15.如权利要求14所述的电子封装件的制法，其特征为，形成该绝缘层的材质为热压材料。
16.如权利要求15所述的电子封装件的制法，其特征为，该热压材料为预浸材或Ajinomoto build-up film。
17.如权利要求12所述的电子封装件的制法，其特征为，该第二电子元件具有相对的作用面与非作用面，且该作用面上形成有至少一绝缘层及设于该绝缘层上的扇入层。
18.如权利要求17所述的电子封装件的制法，其特征为，形成该绝缘层的材质为热压材料。
19.如权利要求18所述的电子封装件的制法，其特征为，该热压材料为预浸材或Ajinomoto build-up film。
20.如权利要求12所述的电子封装件的制法，其特征为，该制法还包括形成导电元件于该第二封装层中，以令该导电元件电性连接该第一与第二线路结构。
21.如权利要求12所述的电子封装件的制法，其特征为，该制法还包括形成多个导电元件于该第二线路结构上。
22.如权利要求12所述的电子封装件的制法，其特征为，该制法还包括设置第三电子元件于该第二线路结构上。
CN201510541416.9A 2015-08-20 2015-08-29 电子封装件及其制法 Active CN106469706B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104127126 2015-08-20
TW104127126A TWI634629B (zh) 2015-08-20 2015-08-20 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
CN106469706A true CN106469706A (zh) 2017-03-01
CN106469706B CN106469706B (zh) 2021-07-16

Family

ID=58229255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510541416.9A Active CN106469706B (zh) 2015-08-20 2015-08-29 电子封装件及其制法

Country Status (2)

Country Link
CN (1) CN106469706B (zh)
TW (1) TWI634629B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136002A1 (en) * 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
CN102157456A (zh) * 2011-03-23 2011-08-17 南通富士通微电子股份有限公司 三维系统级封装方法
CN103594451A (zh) * 2013-11-18 2014-02-19 华进半导体封装先导技术研发中心有限公司 多层多芯片扇出结构及制作方法
US20150187710A1 (en) * 2011-12-30 2015-07-02 Deca Technologies Inc. Semiconductor device and method comprising thickened redistribution layers

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409922B (zh) * 2009-12-08 2013-09-21 Powertech Technology Inc 以垂直銲柱機械補強之半導體封裝堆疊結構
TWI426587B (zh) * 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136002A1 (en) * 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
CN102157456A (zh) * 2011-03-23 2011-08-17 南通富士通微电子股份有限公司 三维系统级封装方法
US20150187710A1 (en) * 2011-12-30 2015-07-02 Deca Technologies Inc. Semiconductor device and method comprising thickened redistribution layers
CN103594451A (zh) * 2013-11-18 2014-02-19 华进半导体封装先导技术研发中心有限公司 多层多芯片扇出结构及制作方法

Also Published As

Publication number Publication date
CN106469706B (zh) 2021-07-16
TWI634629B (zh) 2018-09-01
TW201709438A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
US10068847B2 (en) Package substrate and method of fabricating the same
TWI295497B (en) Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
CN103579022B (zh) 半导体封装件的结构及制法
TW200828542A (en) Circuit board structure having embedded semiconductor component and fabrication method thereof
TW200818453A (en) Semiconductor package on which a semiconductor device is stacked and production method thereof
TW200803677A (en) Stack structure of circuit board with semiconductor component embedded therein
TW201220446A (en) Package structure of embedded semiconductor component and manufacturing method thereof
CN105990270A (zh) 电子封装件及其制法
CN108962840A (zh) 电子封装件及其制法
CN108630646A (zh) 电子封装件及其基板构造
CN107785277A (zh) 电子封装结构及其制法
CN104124212B (zh) 半导体封装件及其制法
CN103227164A (zh) 半导体封装构造及其制造方法
TWI567888B (zh) 封裝結構及其製法
TW201624631A (zh) 封裝結構及其製法
CN106469706A (zh) 电子封装件及其制法
TWI581376B (zh) 封裝結構及其製法
CN104103602B (zh) 半导体封装件及其制法
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备
TW201143018A (en) A three dimensional chip stacking electronic package with bonding wires
TWI612627B (zh) 電子封裝件及其製法
TW202042368A (zh) 電子封裝件及其承載基板與製法
TWI819440B (zh) 電子封裝件及其製法
TWI570856B (zh) 封裝結構及其製法
CN104851847B (zh) 封装装置及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant