CN106464262A - 用于减小电压噪声的时钟吞除设备 - Google Patents

用于减小电压噪声的时钟吞除设备 Download PDF

Info

Publication number
CN106464262A
CN106464262A CN201580030169.4A CN201580030169A CN106464262A CN 106464262 A CN106464262 A CN 106464262A CN 201580030169 A CN201580030169 A CN 201580030169A CN 106464262 A CN106464262 A CN 106464262A
Authority
CN
China
Prior art keywords
pulse
frequency
numeral
clock signal
except
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580030169.4A
Other languages
English (en)
Other versions
CN106464262B (zh
Inventor
R·M·库茨
D·R·帕尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106464262A publication Critical patent/CN106464262A/zh
Application granted granted Critical
Publication of CN106464262B publication Critical patent/CN106464262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/026—Input circuits comprising logic circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本文描述了用于通过选择性地吞除时钟信号中的脉冲来控制时钟信号的频率的系统和方法。在一个实施例中，一种用于调整时钟信号的频率的方法包括接收时钟信号，以及根据重复式时钟吞除码型来吞除时钟信号中的脉冲，其中该码型由数字序列定义。

Description

用于减小电压噪声的时钟吞除设备
背景
领域
本公开的各方面一般涉及频率控制，尤其涉及时钟吞除。
背景技术
存在许多其中期望控制输入到电路(例如，中央处理单元(CPU))的时钟信号的频率的应用。例如，时钟信号的频率可由温度控制系统调整以防止芯片的温度变得过高。在此示例中，温度控制系统可使用一个或多个温度传感器来监测芯片的温度并在温度超过阈值时减小(减低)时钟频率。时钟频率的减小降低了电路的动态功耗，这进而降低了温度。在另一示例中，电路可以是支持多个数据率的存储器接口。在此示例中，时钟频率可被调整以改变数据率。
概述
以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或多个实施例的一些概念以作为稍后给出的更加具体的说明之序。
根据第一方面，本文描述了一种用于调整时钟信号的频率的方法。该方法包括接收时钟信号，以及根据重复式时钟吞除码型来吞除时钟信号中的脉冲，其中该码型由数字序列定义。
第二方面涉及一种用于调整时钟信号的频率的装备。该装备包括用于接收时钟信号的装置，以及用于根据重复式时钟吞除码型来吞除时钟信号中的脉冲的装置，其中该码型由数字序列定义。
第三方面涉及一种时钟吞除设备。该时钟吞除设备包括被配置成接收包括脉冲序列的时钟信号并针对脉冲中的每一个递增计数的计数器。该时钟吞除设备还包括被配置成存储多个数字的移位寄存器，其中多个数字一次有一个数字在移位寄存器的读位置中；以及被配置成选择性地吞除时钟信号中的脉冲的时钟吞除器。该时钟吞除设备进一步包括比较电路，其中，对于脉冲中的每一个，比较电路被配置成将计数与当前在移位寄存器的读位置中的数字进行比较，基于该比较来确定由时钟吞除器来启用还是禁用脉冲的吞除，以及在计数等于当前在移位寄存器的读位置中的数字的情况下重置计数器并将移位寄存器中的多个数字移位。
第四方面涉及一种温度控制的方法。该方法包括测量电路的温度；基于测得温度来确定对时钟信号的频率调整；以及根据频率调整来吞除时钟信号中的脉冲。
为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。
附图简述
图1示出了根据本公开的实施例的时钟吞除设备。
图2示出了根据本公开的实施例的时钟吞除之前和之后的时钟信号的示例。
图3示出了根据本公开的实施例的时钟吞除之前和之后的时钟信号的另一示例。
图4示出了根据本公开的实施例的具有精细频率控制的时钟吞除设备。
图5示出了根据本公开的实施例的使用图4中的时钟吞除设备的时钟吞除之前和之后的时钟信号的示例。
图6示出了根据本公开的实施例的使用图4中的时钟吞除设备的时钟吞除之前和之后的时钟信号的另一示例。
图7A示出了根据本公开的实施例的从第一频率到第二频率的突然转变的示例。
图7B示出了根据本公开的实施例的从第一频率到第二频率的逐渐转变的示例。
图8示出了根据本公开的实施例的具有温度控制的系统的示例。
图9A示出了根据本公开的实施例的使用精细频率控制的温度控制的示例。
图9B示出了根据本公开的实施例的使用粗略频率控制的温度控制的示例。
图10示出了根据本公开的实施例的温度控制系统。
图11是根据本公开的实施例的用于调整时钟信号的频率的方法的流程图。
图12是根据本公开的实施例的用于控制温度的方法的流程图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。
存在许多其中期望控制输入到电路(例如，中央处理单元(CPU))的时钟信号的频率的应用。例如，时钟信号的频率可被调整以控制芯片的温度、调整电路的数据率等。
在一种办法中，时钟频率可通过以下操作来调整：使用锁相环(PLL)生成时钟信号以及调整PLL的参数以调整时钟频率。此种办法的缺点在于在频率被改变时PLL需要相对较长的时间段来重新锁定。因此，PLL可能不适用于要求时钟频率的快速转变的应用。
在另一办法中，时钟信号被输入到调整时钟信号的频率的分数时钟分频器。此种办法的缺点在于分数时钟分频器中的时钟路径可包含许多逻辑门(例如，复用器、触发器等)，这将大量的抖动引入到时钟信号中。较大的抖动可使此种办法不适用于高速应用，因为处置高数据率的电路具有严格的定时约束，并且因此容忍更少的抖动。在此情形中，较大的抖动可能引起数据采样误差和/或电路中的其他定时误差。
本公开的实施例通过使用时钟吞除调整时钟频率来克服先前两种办法的缺点，其中时钟信号中的脉冲被选择性地吞除以实现期望时钟频率，如以下进一步讨论的。
图1示出了根据本公开的实施例的时钟吞除设备110。时钟吞除设备110包括计数器120、比较电路125、寄存器130、控制器135和时钟吞除器150。时钟吞除设备110被配置成从时钟源105(例如，PLL、晶体振荡器等)接收时钟信号，通过选择性地吞除时钟信号的脉冲来调整时钟信号的频率，以及将频率经调整的时钟信号输出到使用时钟信号(例如，用于数据采样、数据处理等)的电路(例如，CPU)。
计数器120被配置成对输入时钟信号中的脉冲的数目进行计数，并将计数输出到比较电路125。比较电路125被配置成将来自计数器120的计数与寄存器130中的值N进行比较并且基于比较来确定是否要吞除输入时钟信号中的脉冲。如果比较电路125确定要吞除脉冲，则比较电路125将吞除启用信号输出到时钟吞除器150。否则，比较电路125将吞除禁用信号输出到吞除电路150。
在图1中所示的示例中，时钟吞除器150包括与(AND)门，其具有耦合到输入时钟信号的一个输入和耦合到比较电路125的另一输入。在此示例中，与门在比较电路125将逻辑0输出到与门时吞除脉冲，并在比较电路125将逻辑1输出到与门时通过脉冲。因此，在此示例中，吞除启用信号为逻辑0而吞除禁用信号为逻辑1。
在一个方面，比较电路125被配置成在控制器135的控制下以第一模式或第二模式操作。在第一模式中，比较电路125在每次来自计数器120的计数达到N时将吞除启用信号(例如，逻辑0)输出到时钟吞除器150(例如，与门)，并在计数不等于N时输出吞除禁用信号。比较电路125还在每次计数达到N时清除计数器120以重置计数器120(例如，将计数重置为0)。因此，在第一模式中，时钟吞除设备110吞除输入时钟的每第N个脉冲，由此将时钟频率减小1/N。例如，在第一模式中，时钟频率可通过设置N等于3来减小1/3。这在图2中解说，其中时钟吞除器150吞除输入时钟信号210的每第三个脉冲以产生具有输入时钟信号210的2/3(约66.6％)频率的输出时钟信号220。被吞除的脉冲在图2中以虚线示出。
在第二模式中，比较电路125在每次来自计数器120的计数达到N时将吞除禁用信号(例如，逻辑0)输出到时钟吞除器150(例如，与门)，并在计数不等于N时输出吞除启用信号。比较电路125还在每次计数达到N时清除计数器120以重置计数器120(例如，将计数重置为0)。因此，在第二模式中，时钟吞除设备110吞除输入时钟信号的每N个脉冲中的N-1个脉冲(即，通过输入时钟信号的每第N个脉冲)，由此将时钟频率减小(N-1)/N。例如，在第二模式中，时钟频率可通过设置N等于3来减小2/3。这在图3中解说，其中时钟吞除器150吞除输入时钟信号310的每三个脉冲中的两个脉冲(即，通过每第三个脉冲)以产生具有输入时钟信号310的1/3(约33.3％)频率的输出时钟信号320。被吞除的脉冲在图3中以虚线示出。
控制器135被配置成控制时钟吞除以实现期望时钟频率。在一个方面，控制器135可(例如，从温度控制系统)接收期望频率的指示。作为响应，控制器135将对应于期望频率的值N加载到寄存器130中并指令比较电路125以对应于期望频率的模式操作。例如，如果期望频率为2/3(约66.6％)的输入时钟频率，则控制器135可将值3加载到寄存器130中并指令比较电路125以第一模式操作。在另一示例中，如果期望频率为1/3(约33.3％)的输入时钟频率，则控制器135可将值3加载到寄存器130中并指令比较电路125以第二模式操作。
如果期望频率等于输入时钟频率，则控制器135可指令比较电路125不断地将吞除禁用信号(例如，逻辑1)输出到时钟吞除器150(例如，与门)。在此情形中，时钟信号通过时钟吞除器150而不会经历时钟吞除。
在一个实施例中，控制器135可包括将多个频率中的每一个映射到对应的N值和操作模式(第一模式或第二模式)的查找表。例如，查找表可将等于输入时钟频率的2/3的频率映射到N值3和第一模式。在此实施例中，当控制器135(例如，从温度控制系统)接收到期望频率的指示时，控制器135使用查找表来确定对应的N值和操作模式。控制器135随后将对应的N值加载到寄存器130中并指令比较电路125以对应的操作模式(第一模式或第二模式)操作。
时钟吞除设备110能够比PLL快得多地调整时钟信号的频率。这是因为不同于PLL，时钟吞除设备110在频率改变时不需要被重新锁定。进一步，与分数时钟分频器相比，时钟吞除设备110向时钟信号添加小得多的抖动。这是因为时钟吞除设备110在时钟路径160中具有一个逻辑门(例如，与门)，而分数时钟分频器在时钟路径中具有许多逻辑门(例如，复用器、触发器等)，这些逻辑门向时钟信号累积地添加了大量的抖动。时钟吞除设备110中确定是否要吞除时钟脉冲的逻辑(例如，比较电路125)位于时钟路径160之外。
时钟吞除设备110可在某些频率范围内提供相对粗略的频率控制。例如，在第一模式中，时钟吞除设备110在N等于3时输出等于输入时钟频率的66.6％的频率，并在N等于4时输出等于输入时钟频率的75％的频率。在此示例中，时钟吞除设备110可能不能够输出在66.6％的输入时钟频率与75％的输入时钟频率之间的频率。
粗略频率控制可能导致输出时钟频率中的突然的较大变化，因为毗邻频率之间的间隔可能较大。输出时钟频率中的突然的较大变化可导致耦合到使用时钟信号的电路的电源轨上的较大电流瞬变(即，电流相对于时间的较大导数)。较大电流瞬变可进而导致电源轨上的大量电压噪声(例如，电压跌落)，这可导致电路中的逻辑差错和/或定时误差。例如，较大电流瞬变可超过向电源轨供应电源的功率管理集成电路(PMIC)的阶跃电流负载能力，由此使得电源轨上的电压跌落。
进一步，粗略频率控制可限制温度可被控制的精度，由此导致降低的性能。如以上所讨论的，温度控制系统可通过调整时钟频率(以及由此动态功率，其是时钟频率的函数)来控制温度。因为温度控制系统通过控制时钟频率来控制温度，所以系统控制温度的精度取决于频率控制的粒度，其中较粗略的频率控制导致较不精确的温度控制。
图4示出了根据本公开的实施例的提供精细频率控制的时钟吞除设备410。时钟吞除设备410包括计数器420、比较电路425、移位寄存器430、控制器435和时钟吞除器450。如以下进一步讨论的，移位寄存器430允许时钟吞除设备410以比图1中的时钟吞除设备110更精细的粒度来调整时钟频率。
移位寄存器430被配置成存储m个计数值N1到Nm，并且在每次移位寄存器430从比较电路425接收到移位信号时将值N1到Nm移位一个位置。在一个方面，移位寄存器430是循环移位寄存器，其中值N1到Nm以循环码型移位并且每个值在m次移位之后返回到移位寄存器430中的相同位置。计数器420被配置成对输入时钟信号中的脉冲的数目进行计数，并将计数输出到比较电路425。计数器420还被配置成在每次计数器420从比较电路425接收到清除信号时重置。
比较电路425可在控制器435的控制下以第一模式或第二模式操作。以下描述第一模式，接着是第二模式。
在第一模式中，比较电路425将来自计数器420的计数与移位寄存器430中的读位置中的计数值进行比较。为了便于讨论，将假定第一值N1初始地位于读位置中，并且因此比较电路425初始地将来自计数器420的计数与第一值N1进行比较。当来自计数器420的计数不等于第一值N1时，比较电路425将吞除禁用信号(例如，逻辑1)输出到时钟吞除器450(例如，与门)。当来自计数器425的计数达到第一值N1时，比较电路425将吞除启用信号(例如，逻辑0)输出到时钟吞除器450(例如，与门)。比较电路425还清除计数器420并将移位寄存器420中的值N1到Nm移位一个位置，由此使得第二值N2移到读位置中。
比较电路425随后将来自计数器420的计数与移位寄存器430中的第二值N2进行比较。当计数不等于第二值N2时，比较电路425将吞除禁用信号输出到时钟吞除器450。当计数达到第二值N2时，比较电路425将吞除启用信号输出到时钟吞除器450。比较电路425还清除计数器420并将移位寄存器420中的值N1到Nm移位一个位置，由此使得第三值N3移到读位置中。比较电路425针对移位寄存器430中的剩余值N3到Nm重复以上步骤。在针对最后一个值Nm输出吞除启用信号之后，比较电路425将移位寄存器430中的值移位一个位置，由此使得第一值N1返回到读位置。以上过程可随后被重复。
由此，m个计数值N1到Nm定义了在每次时钟吞除设备410循环遍历m个计数值N1到Nm时重复的时钟吞除码型。例如，计数值3、3和4定义了由1101101110表示的时钟吞除码型，其中0表示脉冲吞除，而1表示脉冲通过。在此示例中，该码型产生作为输入时钟频率的70％的输出频率。这在图5中解说，其中时钟吞除器450根据码型1101101110吞除输入时钟信号510中的脉冲以产生具有输入时钟信号510的频率的70％的输出时钟信号520。被吞除的脉冲在图5中以虚线示出。由此，时钟吞除设备410能够通过重复以上码型来输出为输入时钟频率的70％的频率，这在使用图1中的时钟吞除设备110的情况下是不可能的。
一般而言，对于第一模式中给定的一组计数值N1到Nm，结果所得的输出时钟频率由下式给出：
其中，fout是输出时钟频率，而fin是输入时钟频率。例如，将计数值3、3和4输入到式(1)中得到等于输入时钟频率的70％的输出频率，这与以上讨论是一致的。换言之，时钟吞除设备410在许多循环上循环遍历计数值N1到Nm。在每个循环中，时钟吞除设备410通过个脉冲并吞除时钟信号的m个脉冲，得到由式(1)给出的输出时钟频率。
现在将讨论第二操作模式。在第二模式中，比较电路425将来自计数器420的计数与移位寄存器430中的读位置中的计数值进行比较。为了便于讨论，将假定第一值N1初始地位于读位置中，并且因此比较电路425初始地将来自计数器420的计数与第一值N1进行比较。当来自计数器420的计数不等于第一值N1时，比较电路425将吞除启用信号(例如，逻辑0)输出到时钟吞除器450(例如，与门)。当来自计数器420的计数达到第一值N1时，比较电路425将吞除禁用信号(例如，逻辑1)输出到时钟吞除器450(例如，与门)。比较电路425还清除计数器420并将移位寄存器420中的值N1到Nm移位一个位置，由此使得第二值N2移到读位置中。
比较电路425随后将来自计数器420的计数与移位寄存器430中的第二值N2进行比较。当计数不等于第二值N2时，比较电路425将吞除启用信号输出到时钟吞除器450。当计数达到第二值N2时，比较电路425将吞除禁用信号输出到时钟吞除器450。比较电路425还清除计数器420并将移位寄存器420中的值N1到Nm移位一个位置，由此使得第三值N3移到读位置中。比较电路425针对移位寄存器430中的剩余值N3到Nm重复以上步骤。在针对最后一个值Nm输出吞除禁用信号之后，比较电路425将移位寄存器430中的值移位一个位置，由此使得第一值N1返回到读位置。以上过程可随后被重复。
由此，m个计数值N1到Nm定义了在每次时钟吞除设备410循环遍历m个计数值N1到Nm时重复的第二模式中的时钟吞除码型。例如，计数值3、3和4定义了由0010010001表示的时钟吞除码型，其中0表示脉冲吞除而1表示脉冲通过。在此示例中，该码型产生作为输入时钟频率的30％的输出频率。这在图6中解说，其中时钟吞除器450根据码型0010010001吞除输入时钟信号610中的脉冲以产生具有输入时钟信号610的频率的30％的输出时钟信号620。被吞除的脉冲在图6中以虚线示出。
一般而言，对于第二模式中给定的一组计数值N1到Nm，结果得到的输出时钟频率由下式给出：
其中，fout是输出时钟频率，而fin是输入时钟频率。例如，将计数值3、3和4输入到式(2)中得到等于输入时钟频率的30％的输出时钟频率，这与以上讨论是一致的。换言之，时钟吞除设备410在许多循环上循环遍历计数值N1到Nm。在每个循环中，时钟吞除设备410通过m个脉冲并吞除时钟信号的个脉冲，得到由式(2)给出的输出时钟频率。
给定的一组计数值定义了作为彼此的逻辑逆的第一模式和第二模式中的码型。例如，一组计数值3、3和4在第一模式中定义码型1101101110，且在第二模式中定义码型0010010001，码型0010010001是码型1101101110的逻辑逆。由此，第一模式可被认为是第二模式的逻辑逆。一般而言，可使用第一模式来作出输入时钟频率的50％与100％之间的频率调整，并且可使用第二模式来作出输入时钟频率的0％与50％之间的频率调整。这两种模式中的任一种可被用来实现作为输入时钟频率的50％(一半)的输出时钟频率。
控制器435被配置成控制时钟吞除以实现期望时钟频率。在一个方面，控制器435可(例如，从温度控制系统)接收期望频率的指示。作为响应，控制器435将对应于期望频率的计数值N1到Nm加载到移位寄存器430中并指令比较电路425以对应于期望的频率的模式操作。例如，如果期望频率为输入时钟频率的70％，则控制器135可将值3、3和4加载到移位寄存器430中并指令比较电路425以第一模式操作。在另一示例中，如果期望频率为30％的输入时钟频率，则控制器435可将值3、3和4加载到移位寄存器430中并指令比较电路425以第二模式操作。
如果期望频率等于输入时钟频率，则控制器435可指令比较电路425不断地将吞除禁用信号(例如，逻辑1)输出到时钟吞除器450(例如，与门)。在此情形中，时钟信号通过时钟吞除器450而不会经历时钟吞除。
在一个实施例中，控制器435可包括将多个频率中的每一个映射到对应的一组计数值N1到Nm和操作模式(第一模式或第二模式)的查找表。在此实施例中，当控制器135(例如，从温度控制系统)接收到期望频率的指示时，控制器435使用查找表来确定对应的该组计数值N1到Nm和操作模式。控制器435随后将对应的该组计数值N1到Nm加载到移位寄存器430中并指令比较电路425以对应的操作模式(第一模式或第二模式)操作。
时钟吞除设备410能够使用移位寄存器430来提供比图1中的时钟吞除设备110精细得多的频率控制。移位寄存器430的长度m(即，移位寄存器430中的计数值N1到Nm的数目)决定频率控制粒度，其中较长的长度m对应于较精细的粒度。由此，移位寄存器430的长度m可基于频率控制的期望粒度来选择。由图4中的时钟吞除设备410提供的更精细的频率控制尤其允许温度控制系统更精确地控制温度，如以下进一步讨论的。
在一个实施例中，移位寄存器430的长度m可以是固定的。在此实施例中，针对不同输出频率的计数值N1到Nm的数目可等于m，即使针对这些频率中的一些频率的时钟吞除码型可使用较小数目的计数值来定义。例如，m可以等于6。在此示例中，等于输入时钟频率的70％的输出频率可对应于计数值3、3、4、3、3和4，其通过重复以上所讨论的计数值3、3和4来获得。另外，在此示例中，等于输入时钟频率的60％的输出频率可对应于计数值2、3、2、3、2和3，其通过重复计数值2和3三次来获得。应领会，寄存器430的长度m不限于此示例，并且可以是任何长度。由此，针对特定输出频率的计数值数目可大于针对该输出频率定义时钟吞除码型所需的最小计数值数目。使用移位寄存器430的固定长度m简化了移位寄存器430中的电路系统。
如以上所讨论的，因输出时钟频率的变化而产生的较大电流瞬变可引起电源轨上的大量电压噪声。就此而言，时钟吞除设备410的精细粒度可被利用以减少电流瞬变，并且因此减小电源轨上的电压噪声。在一个实施例中，当输出时钟信号从第一频率变为第二频率时，时钟吞除设备410将输出时钟信号顺序地转变成一个或多个中间频率中的每一个以提供从第一频率到第二频率的逐渐转变而不是从第一频率到第二频率的突然转变。逐渐转变减少了电流瞬变，并且因此减小了电源轨上的电压噪声。
图7A示出了从第一频率到第二频率的突然转变的示例。在此示例中，第一频率等于75％的输入时钟频率而第二频率等于66％的输入时钟频率，移位寄存器430的长度m为5，且时钟吞除设备410以第一模式操作。在突然转变中，时钟吞除设备410直接从第一频率转变成第二频率，其中第一频率对应于第一组计数值4、4、4、4和4(记为SR(0))，而第二频率对应于第二组计数值3、3、3和3(记为SR(5))。突然转变可引起较大的电流瞬变，并且因此引起电源轨上的大量电压噪声。
图7B示出了从第一频率到第二频率的逐渐转变的示例。在逐渐转变中，时钟吞除设备410在从第一频率到第二频率的过程中顺序地转变成四个中间频率中的每一个。中间频率对应于四组计数值(记为SR(1)到SR(4))，如图7B中所示。在此示例中，每次转变涉及将计数值中的一者从4改变为3。在转变成下一中间频率或转变成第二频率(针对最后一个中间频率)之前，时钟吞除设备410可停留在每个中间频率处达预定时间段。该预定时间段可对应于预定数目的时钟循环或移位寄存器430的预定数目的移位。
在一个实施例中，当控制器435(例如从温度控制系统)接收到从第一频率改变为第二频率的指示时，控制器435可确定时钟吞除设备410是否支持第一频率与第二频率之间的一个或多个频率(即，一个或多个中间频率)。如果支持，则控制器435可使输出时钟信号在从第一频率到第二频率中的过程中顺序地转变成一个或多个中间频率中的每一个。控制器435可例如通过将针对每个中间频率的一组计数值顺序地加载到移位寄存器430中并在每个中间频率处花费预定时间量来这样做。控制器435可在每个中间频率处花费相同的时间量或者在每个中间频率处花费不同的时间量。在最后一个中间频率之后，控制器435可将针对第二频率的一组计数值加载到负载寄存器430中以使得时钟吞除设备410输出第二频率处的时钟频率。
如果时钟吞除不支持一个或多个中间频率，则控制器435可将时钟吞除设备410从第一频率直接转变成第二频率。这可能例如在第一频率和第二频率靠近在一起时发生。
在另一实施例中，当控制器435(例如从温度控制系统)接收到从第一频率改变为第二频率的指示时，控制器435可确定第一频率与第二频率之间的差值并将该差值与阈值进行比较。如果差值等于或低于阈值，则控制器435可将时钟吞除设备410从第一频率直接转变成第二频率。如果差值高于阈值，则控制器435可将输出时钟信号顺序地转变成一个或多个中间频率中的每一个以提供从第一频率到第二频率的逐渐转变，如以上所讨论的。
应领会，时钟吞除设备410可包括一个以上移位寄存器430。例如，时钟吞除设备410可包括第一移位寄存器和第二移位寄存器，其中这些移位寄存器中一次一个寄存器地(例如通过一个或多个开关)耦合到比较电路425。在此示例中，当第一移位寄存器被耦合到比较电路425时，第二移位寄存器可被加载有计数值N1到Nm以用于新的输出时钟频率。当第二移位寄存器就绪时，第二移位寄存器可被耦合到比较电路425。类似地，当第二移位寄存器被耦合到比较电路425时，第一移位寄存器可被加载有计数值N1到Nm以用于新的输出时钟频率。当第一移位寄存器就绪时，第一移位寄存器可被耦合到比较电路425。
如以上所讨论的，时钟吞除设备410可被用在温度控制应用中。就此而言，图8示出了系统805，其包括时钟吞除设备410、时钟源105、温度控制系统810、温度传感器815以及电路820。系统805可被集成在管芯上。
时钟吞除设备410从时钟源105(例如，PLL、晶体振荡器等)接收输入时钟信号，在温度控制系统810的控制下调整时钟信号的频率，并且将频率经调整的时钟信号输出到电路820(例如，CPU)。电路820使用频率经调整的输出时钟信号例如以用于数据采样、数据处理等。
温度传感器815测量电路820的温度并将测得温度输出到温度控制系统810。温度传感器815可位于电路820附近或电路820内以获得电路820的准确温度读数。温度控制系统810基于测得温度控制时钟吞除设备410的输出频率以防止电路820的温度变得过高，如以下进一步讨论的。
尽管为了易于解说，图8中示出了一个温度传感器815，但是应领会系统805可包括多个温度传感器。例如，系统805可包括电路820附近和/或电路820内的不同位置处的多个温度传感器，且温度控制系统810可从温度传感器接收多个温度测量。在此示例中，温度控制系统810可基于最高温度测量或者一些或全部温度测量的平均来控制温度。
如以上所讨论的，温度控制系统810通过调整时钟吞除设备410的输出频率来控制电路820的温度。例如，当测得温度上升高于特定温度时，温度控制系统810可向下调整输出时钟频率以降低温度。温度控制系统810可通过向时钟吞除设备410发送指示对输出时钟频率的调整的频率控制信号来调整输出时钟频率。时钟吞除设备410中的控制器435接收频率控制信号并相应地调整输出时钟频率。
通过简要审阅电路820的温度与输出时钟信号的频率之间的关系可获得对温度控制系统810的更好理解。电路820的温度是由电路820耗散的功率的函数，电路820耗散的功率包括动态功率和漏泄功率。动态功率由电路820中的逻辑门(例如，晶体管)的切换(翻转)引起，而漏泄功率由电路820中的电流漏泄引起。电路820的动态功率可由下式给出：
其中Pdyn是动态功率，C是电路820的电容，V是供电电压，并且fout是输出时钟信号的频率，其从时钟吞除设备410输入到电路820。如式(3)中所示，电路820的动态功率与时钟吞除设备410的输出时钟频率成比例，并且由此可通过调整输出时钟频率来被调整。对输出时钟频率的更精细控制提供了对电路820的动态功率、以及由此对温度的更精细控制。由此，由时钟吞除设备410提供的精细频率控制允许温度控制系统810更精确地控制电路820的温度。
图9A是解说根据本公开的实施例的使用精细频率控制的温度控制的示例的标绘。图9A示出了电路820的温度910随时间推移的示例、时钟吞除设备410的输出时钟频率920随时间推移的示例、以及上限温度边界905。上限温度边界905可表示电路820的最大安全操作温度。高于上限温度边界905，电路820可能进入热失控，这可潜在地损害电路820。为了防止热失控，温度控制系统810可被配置成将电路910的温度保持为低于上限温度边界905。
在图9A中的示例中，电路820的温度910朝上限温度边界905稳定地上升。当温度910逼近上限温度边界905时，温度控制系统810开始向下调整输出时钟频率920以降低电路820的动态功率并且因此向下调整温度910以防止温度910越过上限温度边界905。温度控制系统810随后调整输出时钟频率920以将温度910维持在接近于上限温度边界905而不会越过上限温度边界905，如图9A中所示。这是可能的，因为由时钟吞除设备410提供的精细频率控制允许温度控制系统810对输出时钟频率作出精细调整，并且因此根据式(3)对动态功率作出精细调整。这进而允许温度控制系统810精确地控制温度910。作为结果，温度控制系统810允许电路820在上限温度边界905附近稳定地操作而不会越过上限温度边界，由此优化电路820的性能。
与图9A形成对比，图9B是解说使用粗略频率控制的示例温度控制的标绘。在此情形中，温度控制系统810仅能够在两个间隔很宽的频率之间改变输出时钟频率940。作为结果，温度控制系统810不能够精细地控制电路820的动态功率，且温度930在相对较大的范围上波动，如图9B中所示。因为温度930中的较大波动，电路820无法在上限温度边界905附近稳定地操作，由此导致电路820与图9A相比更低的性能。
图10示出了根据本公开的实施例的温度控制系统810的示例性实现。在此实施例中，温度控制系统810包括第一减法器1015a、第一比例-积分-微分(PID)控制器1010a、第二减法器1015b、第二PID控制器1010b以及控制设备1020。温度控制系统810被配置成在电路820的温度达到目标温度(例如，90℃)时将温度保持为接近于目标温度，如以下进一步讨论的。目标温度低于上限温度边界。
在操作中，控制设备1020监视来自温度传感器815的测得温度。如果温度充分低于目标温度(例如，20℃)，则控制设备1020不控制输出时钟频率。在此情形中，输出时钟频率可以等于目标频率。目标频率可以等于输入时钟频率，在这种情况中时钟吞除设备410可以通过时钟信号而不进行时钟吞除。可以这样做例如以最大化电路820的处理速度。在另一示例中，目标频率可基于电路820的期望数据率而低于输入时钟频率，在该情形中，时钟吞除设备410可将时钟信号的频率减小到目标频率。
当温度在目标温度的特定范围内时，控制设备1020可取决于温度是高于还是低于目标温度来激活温度控制环或频率控制环。更具体地，当温度高于目标温度时，控制设备激活温度控制环路以降低温度，如以下进一步讨论的。
当温度控制环被激活时，第一减法器1015a确定目标温度与测得温度之间的差值以产生温度误差。温度误差被输入到第一PID控制器1010a，第一PID控制器1010a基于当前温度误差、累积温度误差以及温度误差的变化率的加权和来生成控制值。控制设备1020将控制值转换成输出时钟频率中对应的向下调整，并且向时钟吞除设备410输出对应的频率控制信号以相应地调整输出时钟频率。在该方面，第一PID控制器1010a的比例系数(Kp)、积分系数(Ki)和/或微分系数(Kd)可通过实验和/或仿真来调谐以优化温度控制环。
温度控制环对输出时钟频率的减小使得温度下降。当温度降到低于目标温度时，控制设备1020可激活频率控制环并停用温度控制环。
当频率控制环被激活时，第二减法器1015b确定目标频率与电路820的操作频率(实际输出时钟频率)之间的差值以产生频率误差。操作频率可由电路820和/或时钟吞除设备410提供。频率误差被输入到第二PID控制器1010b，第二PID控制器1010b基于当前频率误差、累积频率误差以及频率误差的变化率的加权和来生成控制值。控制设备1020将控制值转换成输出时钟频率中对应的向上调整并向时钟吞除设备410输出对应的频率控制信号以相应地调整输出时钟频率。在该方面，第二PID控制器1010b的比例系数(Kp)、积分系数(Ki)和/或微分系数(Kd)可通过实验和/或仿真来调谐以优化频率控制环路。
频率控制环对输出时钟频率的增大使得温度增高。当温度越过目标温度时，控制设备1020可激活温度控制环并停用频率控制环以降低温度。温度控制环减小输出时钟频率，由此使得温度下降。当温度下降低于目标温度时，控制设备1020可激活频率控制环并停用温度控制环以增大输出时钟频率。此过程可被重复以将电路820的温度保持在接近于目标温度。
因此，温度控制系统810可在温度控制环与频率控制环之间交替，其中在温度高于目标温度时温度控制环被激活，而在温度低于目标温度时频率控制环被激活。换言之，当温度上升到高于目标温度时，温度控制环减小输出时钟频率以降低温度。当温度降低到低于目标温度时，频率控制环增大输出时钟频率以提高电路820的性能(例如，数据处理速度)。
由时钟吞除设备410提供的精细频率控制允许温度控制系统810将电路820的温度保持为接近于目标温度。这允许目标温度在温度不越过上限温度边界的情况下被置于接近于上限温度边界，由此允许电路820接近于上限温度边界来操作以优化电路820的性能。
尽管图10示出了用于温度控制环和频率控制环的分开的PID控制器1010a和1010b，但是应领会，温度控制环和频率控制环可共享相同的PID控制器。在此示例中，PID控制器的比例系数(Kp)、积分系数(Ki)和/或微分系数(Kd)可通过实验和/或仿真来针对温度控制环和频率控制环两者进行优化。另外，第一和第二减法器1015a和1015b的输出可通过复用器耦合到共享PID控制器。当温度控制环被激活时，复用器可将第一减法器1015a的输出耦合到PID控制器的输入，而当频率控制环被激活时，复用器可将第二减法器1015b的输出耦合到PID控制器的输入。
图11示出了根据本公开的实施例的用于调整时钟信号的频率的方法1100。该方法1100可例如由时钟吞除设备410来执行。
在步骤1110，接收时钟信号。例如，时钟信号可从时钟源(例如，时钟源105)接收。
在步骤1120，根据重复式时钟吞除码型来吞除时钟信号中的脉冲，其中该码型由数字序列定义。例如，数字序列可定义时钟信号中的毗邻脉冲吞除之间的间隔。在此示例中，数字序列3、3和4可定义时钟吞除码型1101101110，其中1表示脉冲通过，而0表示脉冲吞除。在另一示例中，数字序列可定义时钟信号中的毗邻脉冲通过之间的间隔。在此示例中，数字序列3、3和4可定义时钟吞除码型0010010001，其中1表示脉冲通过，而0表示脉冲吞除。
在某些实施例中，数字序列包括至少两个不同的数字、至少三个不同的数字或至少四个不同的数字。在某些实施例中，数字序列可包括至少两个数字、至少三个数字、至少四个数字或至少五个数字。
图12示出了根据本公开的实施例的用于控制温度的方法1200。该方法120可由温度控制系统810、温度传感器815以及时钟吞除设备410执行。
在步骤1210，测量电路的温度。例如，电路(例如，电路820)的温度可由位于接近电路或在电路内的温度传感器(例如，温度传感器815)测量。
在步骤1220，基于测得温度确定对时钟信号的频率调整。例如，频率调整可以基于测得温度与目标温度之间的温度误差。在此示例中，如果测得温度高于目标温度，则时钟信号的频率可被向下(即，减小)调整以降低电路的温度。
在步骤1230，基于频率调整来吞除时钟信号中的脉冲。例如，脉冲可由时钟吞除设备(例如，时钟吞除设备410)根据重复式时钟吞除码型来吞除，其中该码型由数字序列定义。
应领会，时钟吞除可使用其他术语来描述，并且因此本公开并不限于本文所使用的描述时钟吞除的概念的特定术语。例如，吞除时钟脉冲可被描述为吞除时钟循环、丢弃时钟脉冲、阻塞时钟脉冲或移除时钟脉冲。
本领域技术人员将领会，结合本文公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文的公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。
结合本文的公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。替换地，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是可被通用或专用计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任何其他介质。另外，任何连接可在涉及所传送信号的非瞬态存储的程度上被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波等无线技术从web站点、服务器或其它远程源传送而来的，则在信号留存在存储介质或设备存储器上的传输链中达任何非瞬态时间长度的程度上，该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电以及微波等无线技术就被包括在介质的定义里。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。因此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (30)

1.一种用于调整时钟信号的频率的方法，包括：
接收所述时钟信号；以及
根据重复式时钟吞除码型来吞除所述时钟信号中的脉冲，其中所述码型由数字序列定义。
2.如权利要求1所述的方法，其特征在于，所述数字序列定义毗邻脉冲吞除之间的间隔。
3.如权利要求2所述的方法，其特征在于，所述数字序列包括至少两个不同的数字。
4.如权利要求3所述的方法，其特征在于，吞除之后的所述时钟信号的频率约等于：
f o u t = ( Σ i = 1 m ( N i - 1 ) Σ i = 1 m N i ) f i n
其中，fout是吞除之后的时钟频率，fin是吞除之前的所述时钟信号的频率，N1到Nm是所述数字序列中的所述数字，且m是整数。
5.如权利要求1所述的方法，其特征在于，吞除所述时钟信号中的脉冲包括：
在多个循环上循环遍历所述数字序列；以及
对于所述循环中的每一个，执行以下步骤：
对于所述序列中的所述数字中的每一个数字，允许所述时钟信号中的数个脉冲通过，其中被允许通过的脉冲的数目比所述序列中的该数字少一个；以及
对于所述序列中的所述数字中的每一个数字，吞除所述时钟信号中的一个脉冲。
6.如权利要求1所述的方法，其特征在于，所述数字序列定义毗邻脉冲通过之间的间隔。
7.如权利要求6所述的方法，其特征在于，所述数字序列包括至少两个不同的数字。
8.如权利要求7所述的方法，其特征在于，吞除之后的所述时钟信号的频率约等于：
f o u t = ( m Σ i = 1 m N i ) f i n
其中，fout是吞除之后的时钟频率，fin是吞除之前的所述时钟信号的频率，N1到Nm是所述数字序列中的所述数字，且m是整数。
9.如权利要求1所述的方法，其特征在于，吞除所述时钟信号中的脉冲包括：
在多个循环上循环遍历所述数字序列；以及
对于所述循环中的每一个，执行以下步骤：
对于所述序列中的所述数字中的每一个数字，吞除所述时钟信号中的数个脉冲，其中被吞除的脉冲的数目比所述序列中的该数字少一个；以及
对于所述序列中的所述数字中的每一个数字，允许所述时钟信号中的一个脉冲通过。
10.一种用于调整时钟信号的频率的装备，包括：
用于接收所述时钟信号的装置；以及
用于根据重复式时钟吞除码型来吞除所述时钟信号中的脉冲的装置，其中所述码型由数字序列定义。
11.如权利要求10所述的装备，其特征在于，所述数字序列定义毗邻脉冲吞除之间的间隔。
12.如权利要求11所述的装备，其特征在于，所述数字序列包括至少两个不同的数字。
13.如权利要求10所述的装备，其特征在于，所述用于吞除脉冲的装置被配置成：
在多个循环上循环遍历所述数字序列；以及
对于所述循环中的每一个，执行以下步骤：
对于所述序列中的所述数字的每一个，允许所述时钟信号中的数个脉冲通过，其中被允许通过的脉冲的数目比所述序列中的该数字少一个；以及
对于所述序列中的所述数字中的每一个数字，吞除所述时钟信号中的一个脉冲。
14.如权利要求10所述的装备，其特征在于，所述数字序列定义毗邻脉冲通过之间的间隔。
15.如权利要求14所述的装备，其特征在于，所述数字序列包括至少两个不同的数字。
16.如权利要求10所述的装备，其特征在于，所述用于吞除脉冲的装置被配置成：
在多个循环上循环遍历所述数字序列；以及
对于所述循环中的每一个，执行以下步骤：
对于所述序列中的所述数字的每一个，吞除所述时钟信号中的数个脉冲，其中被吞除的脉冲的数目比所述序列中的该数字少一个；以及
对于所述序列中的所述数字中的每一个数字，允许所述时钟信号中的一个脉冲通过。
17.一种时钟吞除设备，包括：
计数器，其被配置成接收包括脉冲序列的时钟信号并针对所述脉冲中的每一个脉冲递增计数；
移位寄存器，其被配置成存储多个数字，其中所述多个数字中一次有一个数字在所述移位寄存器的读位置中；
时钟吞除器，其被配置成选择性地吞除所述时钟信号中的脉冲；以及
比较电路，其中，对于所述脉冲中的每一个脉冲，所述比较电路被配置成将所述计数与当前在所述移位寄存器的所述读位置中的数字进行比较，基于所述比较来确定由所述时钟吞除器来启用还是禁用该脉冲的吞除，并在所述计数等于当前在所述移位寄存器的所述读位置中的数字的情况下重置所述计数器并将所述移位寄存器中的所述多个数字移位。
18.如权利要求17所述的时钟吞除设备，其特征在于，所述多个数字包括至少两个不同的数字。
19.如权利要求17所述的时钟吞除设备，其特征在于，所述多个数字包括至少三个数字。
20.如权利要求17所述的时钟吞除设备，其特征在于，对于所述脉冲中的每一个脉冲，所述比较电路被配置成在所述计数不等于当前在所述移位寄存器的所述读位置中的数字的情况下禁用该脉冲的吞除以及在所述计数等于当前在所述移位寄存器的所述读位置中的数字的情况下启用该脉冲的吞除。
21.如权利要求17所述的时钟吞除设备，其特征在于，对于所述脉冲中的每一个脉冲，所述比较电路被配置成在所述计数不等于当前在所述移位寄存器的所述读位置中的数字的情况下启用该脉冲的吞除而在所述计数等于当前在所述移位寄存器的所述读位置中的数字的情况下禁用该脉冲的吞除。
22.一种温度控制的方法，包括：
测量电路的温度；
基于测得温度来确定对时钟信号的频率调整；以及
根据所述频率调整来吞除所述时钟信号中的脉冲。
23.如权利要求22所述的方法，其特征在于，进一步包括，确定目标温度与所述测得温度之间的误差，其中所述频率调整是基于所述误差来确定的。
24.如权利要求22所述的方法，其特征在于，吞除所述时钟信号中的脉冲包括根据重复式时钟吞除码型来吞除所述时钟信号中的脉冲，其中所述码型由数字序列定义。
25.如权利要求24所述的方法，其特征在于，所述数字序列定义毗邻脉冲吞除之间的间隔。
26.如权利要求25所述的方法，其特征在于，所述数字序列包括至少两个不同的数字。
27.如权利要求24所述的方法，其特征在于，吞除所述时钟信号中的脉冲包括：
在多个循环上循环遍历所述数字序列；以及
对于所述循环中的每一个，执行以下步骤：
对于所述序列中的所述数字中的每一个数字，允许所述时钟信号中的数个脉冲通过所述电路，其中被允许通过的脉冲的数目比所述序列中的数目少一个；以及
对于所述序列中的所述数字中的每一个数字，吞除所述时钟信号中的一个脉冲。
28.如权利要求24所述的方法，其特征在于，所述数字序列定义毗邻脉冲通过之间的间隔。
29.如权利要求28所述的方法，其特征在于，所述数字序列包括至少两个不同的数字。
30.如权利要求24所述的方法，其特征在于，吞除所述时钟信号中的脉冲包括：
在多个循环上循环遍历所述数字序列；以及
对于所述循环中的每一个，执行以下步骤：
对于所述序列中的所述数字中的每一个数字，吞除所述时钟信号中的数个脉冲，其中被吞除的脉冲的数目比所述序列中的该数字少一个；以及
对于所述序列中的所述数字中的每一个数字，允许所述时钟信号中的一个脉冲通过所述电路。
CN201580030169.4A 2014-06-09 2015-05-18 用于减小电压噪声的时钟吞除设备 Active CN106464262B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/300,084 US9582027B2 (en) 2014-06-09 2014-06-09 Clock swallowing device for reducing voltage noise
US14/300,084 2014-06-09
PCT/US2015/031428 WO2015191250A1 (en) 2014-06-09 2015-05-18 Clock swallowing device for reducing voltage noise

Publications (2)

Publication Number Publication Date
CN106464262A true CN106464262A (zh) 2017-02-22
CN106464262B CN106464262B (zh) 2019-04-26

Family

ID=53277100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580030169.4A Active CN106464262B (zh) 2014-06-09 2015-05-18 用于减小电压噪声的时钟吞除设备

Country Status (5)

Country Link
US (1) US9582027B2 (zh)
EP (1) EP3152636B1 (zh)
JP (1) JP6158449B1 (zh)
CN (1) CN106464262B (zh)
WO (1) WO2015191250A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108629093A (zh) * 2018-04-20 2018-10-09 浙江大学 一种噪声感知的动态电压频率调节过渡序列设计方法
CN113589882A (zh) * 2020-04-30 2021-11-02 中科寒武纪科技股份有限公司 时钟频率的调整装置及相关产品

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518564B (zh) * 2014-02-21 2017-12-01 联发科技（新加坡）私人有限公司 Cpu过流保护方法及装置
WO2016075095A2 (en) 2014-11-10 2016-05-19 Ventana Medical Systems, Inc. Using contextual information to classify nuclei in histology images
JP6441166B2 (ja) * 2015-05-15 2018-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US9778676B2 (en) 2015-08-03 2017-10-03 Qualcomm Incorporated Power distribution network (PDN) droop/overshoot mitigation in dynamic frequency scaling
IT201700057049A1 (it) * 2017-05-25 2018-11-25 Fondazione St Italiano Tecnologia Circuito ad anello ad aggancio di fase per sistemi di trasmissione ad elevato bit rate e consumo ridotto
GB2590660B (en) * 2019-12-23 2022-01-05 Graphcore Ltd Reactive droop limiter
US11442082B2 (en) 2019-12-23 2022-09-13 Graphcore Limited Droop detection
CN111446962B (zh) * 2020-04-03 2023-12-12 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备
US11822399B2 (en) * 2021-07-28 2023-11-21 Apple Inc. Temperature control loop for integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050083098A1 (en) * 2003-10-15 2005-04-21 Fujitsu Limited Clock shift circuit for gradual frequency change
CN102594336A (zh) * 2011-01-06 2012-07-18 上海华虹集成电路有限责任公司 切换无毛刺的时钟分频电路
CN103887953A (zh) * 2012-10-30 2014-06-25 英飞凌科技股份有限公司 用于多模smps转换器的高分辨率控制和高分辨率斜坡发生器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2111269B (en) 1981-11-25 1986-04-09 Plessey Co Plc Adjustable ratio divider
US4780890A (en) 1986-09-29 1988-10-25 Microwave Semiconductor Corp. High-speed pulse swallower
US5790609A (en) 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
US6415388B1 (en) 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6289067B1 (en) 1999-05-28 2001-09-11 Dot Wireless, Inc. Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock
US6988217B1 (en) 2002-02-27 2006-01-17 Advanced Micro Devices, Inc. Method and mechanism for generating a clock signal with a relatively linear increase or decrease in clock frequency
JP2004013820A (ja) * 2002-06-11 2004-01-15 Matsushita Electric Ind Co Ltd クロック制御回路
US7051227B2 (en) * 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US7404099B2 (en) 2004-08-13 2008-07-22 Intel Corporation Phase-locked loop having dynamically adjustable up/down pulse widths
KR100616688B1 (ko) 2005-06-21 2006-08-28 삼성전기주식회사 저분주비 프로그램가능 주파수 분주기 및 그 방법
US8132041B2 (en) * 2007-12-20 2012-03-06 Qualcomm Incorporated Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals
JP5384910B2 (ja) 2008-11-11 2014-01-08 ルネサスエレクトロニクス株式会社 半導体集積回路及びクロック同期化制御方法
KR101617377B1 (ko) 2009-11-06 2016-05-02 삼성전자주식회사 동적 전압 주파수 스케일링 방법
US8450990B2 (en) 2010-08-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic control loop for switching regulators
JP2012141730A (ja) * 2010-12-28 2012-07-26 Brother Ind Ltd 動作クロック生成装置及び処理装置
US20120187991A1 (en) 2011-01-25 2012-07-26 Advanced Micro Devices, Inc. Clock stretcher for voltage droop mitigation
US8729947B2 (en) 2012-09-06 2014-05-20 Oracle International Corporation Wide-range glitch-free asynchronous clock switch
US10020931B2 (en) 2013-03-07 2018-07-10 Intel Corporation Apparatus for dynamically adapting a clock generator with respect to changes in power supply
US8933737B1 (en) 2013-06-28 2015-01-13 Stmicroelectronics International N.V. System and method for variable frequency clock generation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050083098A1 (en) * 2003-10-15 2005-04-21 Fujitsu Limited Clock shift circuit for gradual frequency change
CN102594336A (zh) * 2011-01-06 2012-07-18 上海华虹集成电路有限责任公司 切换无毛刺的时钟分频电路
CN103887953A (zh) * 2012-10-30 2014-06-25 英飞凌科技股份有限公司 用于多模smps转换器的高分辨率控制和高分辨率斜坡发生器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108629093A (zh) * 2018-04-20 2018-10-09 浙江大学 一种噪声感知的动态电压频率调节过渡序列设计方法
CN108629093B (zh) * 2018-04-20 2020-07-10 浙江大学 一种噪声感知的动态电压频率调节过渡序列设计方法
CN113589882A (zh) * 2020-04-30 2021-11-02 中科寒武纪科技股份有限公司 时钟频率的调整装置及相关产品
CN113589882B (zh) * 2020-04-30 2024-07-05 中科寒武纪科技股份有限公司 时钟频率的调整装置及相关产品

Also Published As

Publication number Publication date
JP2017525014A (ja) 2017-08-31
WO2015191250A1 (en) 2015-12-17
JP6158449B1 (ja) 2017-07-05
US20150355671A1 (en) 2015-12-10
CN106464262B (zh) 2019-04-26
US9582027B2 (en) 2017-02-28
EP3152636B1 (en) 2017-09-27
EP3152636A1 (en) 2017-04-12

Similar Documents

Publication Publication Date Title
CN106464262A (zh) 用于减小电压噪声的时钟吞除设备
CN103199861B (zh) 时间交错式模数转换器及其离线增益校准方法
CN100593905C (zh) Zq定标电路和具有它的半导体装置
CN101741372B (zh) 半导体集成电路和时钟同步控制方法
KR100278737B1 (ko) 반도체집적회로
KR100732141B1 (ko) Ｐｗｍ 출력 회로
CN107797442B (zh) 时间数字转换装置及数字锁相环
CN106104698A (zh) 用于产生具有可编程延迟的动态随机存取存储器(dram)命令的存储器物理层接口逻辑
CN101345081B (zh) 振荡装置、调节振荡装置的方法和存储器
CN101192825A (zh) 半导体装置
US10612981B2 (en) Semiconductor device
CN108885475A (zh) 用于自适应时钟设计的系统和方法
JP7116375B2 (ja) オンチップ・タイミング不確実性測定の分解能を増大させるシステムおよび方法
US9973331B1 (en) Method and apparatus for synchronization
EP3164780B1 (en) Multi-domain heterogeneous process-voltage-temperature tracking for integrated circuit power reduction
CN101542305A (zh) 测试装置及测试模块
US11888480B2 (en) Method and apparatus for synchronizing two systems
CN104076863B (zh) 一种时钟切换装置
CN104716946A (zh) 时钟信号同步
US10146250B2 (en) Method and circuit for adjusting the frequency of a clock signal
KR102052490B1 (ko) 레이턴시 조절 장치 및 이를 포함하는 반도체 장치
CN104965169A (zh) 全自动ic电信号测试装置及测试方法
US20230163754A1 (en) Wobulated signal generator
EP3765940A1 (en) Dynamic adjustment of operating conditions of integrated circuits
WO2020248707A1 (zh) 时间同步分配输入接口电路及其延时补偿的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant