CN101542305A - 测试装置及测试模块 - Google Patents

测试装置及测试模块 Download PDF

Info

Publication number
CN101542305A
CN101542305A CNA2007800432450A CN200780043245A CN101542305A CN 101542305 A CN101542305 A CN 101542305A CN A2007800432450 A CNA2007800432450 A CN A2007800432450A CN 200780043245 A CN200780043245 A CN 200780043245A CN 101542305 A CN101542305 A CN 101542305A
Authority
CN
China
Prior art keywords
signal
output
clock
adjustment
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800432450A
Other languages
English (en)
Other versions
CN101542305B (zh
Inventor
三桥尚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101542305A publication Critical patent/CN101542305A/zh
Application granted granted Critical
Publication of CN101542305B publication Critical patent/CN101542305B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种测试装置，用于测试被测试设备，该测试装置包括：对被测试设备供给测试信号的信号供给部；将按照所述测试信号，从所述被测试设备输出的输出信号作为被测量信号而输入的输入部；根据指定对被测量信号取样的时限的取样时钟，生成具有与被测量信号的1周期对应的脉冲宽度的周期脉冲的周期脉冲生成部；输出与周期脉冲的宽度对应的电压的变换部；将电压变换成数字电压值的AD转换器；从数字电压值算出表示周期脉冲的脉冲宽度的数字脉冲宽度的脉冲宽度计算部；调整从数字电压值向数字脉冲宽度变换的变换参数的调整部。

Description

测试装置及测试模块
技术领域
本发明涉及测试装置及测试模块。本发明特别涉及测试半导体电路等的被测试设备的测试装置，和测试装置中设置的测试模块。本申请与下列美国专利申请有关。关于认可通过文献的参考编入内容的指定国，通过参考将下列申请记载的内容编入本申请，作为本申请的一部分。
申请号11/603,958，申请日2006年11月22日。
背景技术
作为用于测试半导体电路等被测试设备的测试装置，可考虑同时测量多个被测试设备的装置。例如，可以考虑通过多个通道并列测量各个被测试设备输出的输出信号的装置。
比如通过在每个母板等的测试基板的各自的通道上安装用于比较输出信号的电平和参考值的电平比较电路、运算电路等，而能够分别测量各个被测试设备输出的输出信号。
但是在测试基板中，还设置有生成测试信号并提供给被测试设备的电路、生成时钟脉冲并供给被测试设备的电路等等其他的电路。为此，测试基板上的封装密度、空间间隔等受到限制，在每个通道上安装测量用电路是很困难的。
同时，当每个通道都安装了测量电路时，由于各测量电路的零件散差等原因，而难以在每个通道间保证测量的准确度。
发明内容
因此，本说明书包含的发明的一个侧面，目的在于提供能够解决上述课题的测试装置及测试模块为。该目的由独立权利要求的范围所记载的特征组合而达成。从属权利要求进一步规定了本发明的更有利的具体例。
即，根据与本说明书包含的发明相关的第1侧面的测试装置的一个例子(exemplary)提供一种测试装置，是测试被测试设备的测试装置，其包括对被测试设备供给测试信号的信号供给部；将按照所述测试信号，从所述被测试设备输出的输出信号作为被测量信号而输入的输入部；根据指定对被测量信号取样的时限的取样时钟，生成具有与被测量信号的1周期对应的脉冲宽度的周期脉冲的周期脉冲生成部；输出与周期脉冲的宽度对应的电压的变换部；将电压变换成数字电压值的AD转换器；从数字电压值算出表示周期脉冲的脉冲宽度的数字脉冲宽度的脉冲宽度计算部；调整从数字电压值向数字脉冲宽度变换的变换参数的调整部。
根据与本说明书包含的发明相关的第2侧面的测试装置的一个例子(exemplary)，提供一种测试模块，是被装载在测试被测试设备的测试装置的测试头内的测试模块，包括：通过在测试头上载置的母板，作为被测量信号输入被测试设备输出的输出信号的输入部；根据指定取样被测量信号的时限的取样时钟；生成具有与被测量信号的1周期对应的脉冲宽度的周期脉冲的周期脉冲生成部；输出与周期脉冲的宽度对应的电压的变换部、将电压转换成数字电压值的AD转换器；从数字电压值算出表示周期脉冲的脉冲宽度的数字脉冲宽度的脉冲宽度计算部；调整从数字电压值向数字脉冲宽度变换的变换参数的调整部。
另外，上述发明的概要并未列举出本发明的必要技术特征的全部，这些特征群的辅助结合也构成本发明。
附图说明
图1是本发明的实施方式涉及的测试装置100的构造例示意图。
图2是被装载在测试头120上的电路构成一例示意图。
图3是每个通道电路20的详细构成的一例示意图。
图4是周期脉冲生成部40及变换部50操作的一例示意图。
图5是调整用时钟发生部90的构成的一例示意图。
图6是调整部86操作的一例示意图。
附图标记
10.信号供给部，12.测量电路，20.每个通道电路，22.AD转换器，24-1、24-2.转换部，26.输入部，28.电容器，30.开关，32、34.二极管，36.比较电路，38.输出电路，40.周期脉冲生成部，42.第1.触发器，44.第2触发器，46.第3触发器，48.输出电路，50.变换部，52.源极侧电流源，54.源极侧晶体管，56.吸收侧晶体管，58.吸收侧电流源，60、64.电容器，62.开关，66、68.二极管，70.放大器，80.数据处理部，82.脉冲宽度计算部，84.取样时钟生成部，86.调整部，88、98.分频器，90.调整用时钟发生部，92.可调时钟发生部，94、96.时钟驱动器，100.测试装置，110.母板，120.测试头，122.运算部，130.主机，140.测试模块，200.被测试设备。
具体实施方式
下面通过发明的实施方式说明本发明，但以下实施方式并不限定权利要求范围所涉及的发明，另外，在实施方式中说明的特征组合并非全部都是发明的解决手段所必须的。
图1是本发明的实施方式涉及的测试装置100构造的一例示意图。测试装置100是测试半导体电路等的被测试设备200的装置，具有母板110、测试头120和主机130。母板110载置被测试设备200。同时，母板110具有与被测试设备200各个输入输出管脚电连接的多个设备侧端子。同时，母板110具有与测试头120电连接的多个测试器侧端子。
测试头120载置母板110。同时，测试头120装载多个测试模块140。各个测试模块140与母板110测试器侧端子电连接，并借助母板110和被测试设备200之间传送信号。例如，测试头120可以装载：借助母板110对被测试设备200供给测试信号的测试模块140，借助母板110接收被测试设备200的输出信号的测试模块140等。通过测量向被测试设备200提供规定的测试信号时的输出信号，可以测试被测试设备200。
主机130，通过光缆、同轴电缆等与测试头120连接。主机130也可以输出用于控制各个测试模块140的控制信号。另外，主机130可以接收测试模块140对被测试设备200进行测量的输出信号得到的测量结果。
图2是被测试头120装载的电路的构造的一例示意图。另外，在图2中，省略了母板110及主机130。
测试头120具有信号供给部10、测量电路12和运算部122。信号供给部10生成测试被测试设备200的测试信号，提供给被测试设备200。例如，信号供给部10，可以向被测试设备200供给具有规定的逻辑图案的测试模式信号、电源功率等。
测量电路12，测量被测试设备200的输出信号。测量电路12，有多个测量通道。比如，测量电路12可以具有单独测量来自被测试设备200的输出信号的多个测量通道，还可以具有单独测量来自被测试设备200多个输出管脚的输出信号的多个测量通道。信号供给部10也可以对应多个测量通道，接受多个。
信号供给部10及测量电路12，可以在不同的测试模块140(参见图1)设置，也可以在同样的测试模块140设置。同时，测量电路12，可以在多个测量通道的每个上具有测试模块140。信号供给部10，可以在对应的测量通道的测试模块140设置。
测量电路12，具有每个通道电路20，数据处理部80，和调整用时钟发生部90。每个通道电路20分别设置在各个测量通道上。即每个通道电路20在每个应该测量的输出信号上设置。每个通道电路20，可以在与多个测量通道对应的多个测试模块140分别设置。
同时，数据处理部80及调整用时钟发生部90，相对于多个每个通道电路20设置一个。总之，数据处理部80及调整用时钟发生部90可以作为共通电路，相对于应该测量的多个输出信号设置。数据处理部80及调整用时钟发生部90，可以对全部每个通道电路20设置一个，另外，多个每个通道电路20被分成多个组的时候，可以在每个相应的组设置一个。
各自的每个通道电路20具有输入部26、周期脉冲生成部40、变换部50和AD转换器22。输入部26接收从对应的被测试设备200或者对应的被测试设备200的输出管脚输出的输出信号。输入部26，将接收到的输出信号作为被测量信号输入给每个通道电路20。
比如，输入部26，可以将比较所给与的时钟信号的时限中的输出信号电平和预先确定的参考值所得的比较结果，作为被测量信号输入。比如输入部26，可以将在时钟信号的时限中的输出信号的电平比参考值大的时候，表示为H逻辑，在输出信号的电平比参考值小的时候，表示为L逻辑的比较结果作为被测量信号输入。
周期脉冲生成部40，按照指定取样被测量信号的时限的取样时钟，生成具有与被测量信号的1周期对应的脉冲宽度的周期时钟。周期脉冲生成部40操作例将在后面的图4中叙述。也就是说，周期脉冲生成部40，将根据取样时钟分别指定的被测量信号的循环中的各自的周期作为用脉冲宽度表示的时间量输出。
变换部50，输出与周期脉冲的脉冲宽度对应的电压。比如变换部50，可以根据将周期脉冲积分后的结果，输出相应电压。也就是说，变换部50，将周期脉冲生成部40输出的用周期时钟的脉冲宽度表示的时间量变换成模拟电压。该电压与根据取样时钟分别指定的被测量信号的循环中的各自的周期值对应。
AD转换器22将变换部50输出的模拟电压变换成数字电压值。即，AD转换器22，输出与根据取样时钟分别指定的被测量信号的循环中的各自的周期的值对应的数字电压值。AD转换器22可以将给予的取样时钟的时限中的该模拟电压变换成数字电压值输出。
根据这样的构造，能够测量在各自的测量通道中的被测量信号的规定的循环周期。这样，能够求出被测量信号的周期抖动。
数据处理部80，接收每个通道电路20输出的数字电压值，进行与该数字电压值对应的处理。比如数据处理部80，可以是FPGA(Field Programmable GateArray)。这种情况下的数据处理部80，可以进行FPGA预先设定的处理。
本例中的数据处理部80，具有脉冲宽度计算部82、调整部86和取样时钟生成部84。脉冲宽度计算部82、调整部86和取样时钟生成部84的动作，可以由FPGA预先设定。取样时钟生成部84生成规定周期的取样时钟，并提供给周期脉冲生成部40及AD转换器22。
脉冲宽度计算部82，算出从各自的每个通道电路20输出的数字电压值，表示对应的周期脉冲的脉冲宽度的数字脉冲宽度。
也就是，变换部50，可以将应该由AD转换器22检测出的被测量信号的规定循环周期的值的、时间轴中的值变换成电压轴的值之后输入到AD转换器22。并且，脉冲宽度计算部82，把变换AD转换器22输出的电压轴的数字值转换为在时间轴中的数字值(数字电压值)。
脉冲宽度计算部82，可以使用将电压轴的各个数字值(数字电压值)向在时间轴中的数字值(数字脉冲宽度)变换的变换参数。所谓的变换参数，比如可以是通过乘以电压轴的各自的数字值计算出时间轴的数字值的系数。另外，所谓变换参数，可以是由电压轴的各个数字值的代入，算出时间轴的数字值的公式。同时，所谓变换参数，可以是表示是否应该把电压轴的各自的数字值转换成时间轴的某数字值的表。
调整部86，调整脉冲宽度计算部82从电压轴的数字值(数字电压值)向时间轴的数字值(数字脉冲宽度)变换用的变换参数。比如，调整部86，可以独立调整相对每个通道电路20的各自变换参数。通过这样的处理，补偿测量通道间的特性散差等，能够高精度地测量被测量信号周期抖动。调整部86可以预先测量各个测量通道的特性，然后按照测量结果调整变换参数。
调整用时钟发生部90，在预先测量测量通道的特性时，顺序向应测量的每个通道电路20的输入部26供给互相周期不相同的多个调整用时钟。此时，输入部26将多个调整用时钟作为被测量信号，取代被测试设备200的输出信号输入。同时，调整用时钟发生部90，可以与数据处理部80设置在同样的FPGA上。
对于多个调整用时钟，调整部86为向输入部26输入调整用时钟后的结果，AD转换器22测量的数字电压值变换成在脉冲宽度计算部82中与该调整用时钟的1周期对应的数字脉冲宽度，而设定脉冲宽度计算部82中的变换参数。
调整部86，可以由调整用时钟发生部90通知各自的调整用时钟的1周期的值。同时，如果调整调整部86控制调整用时钟发生部90应该生成的调整用时钟的1周期的值的时候，调整部86，还可以根据对调整用时钟发生部90供给的控制信号，求各自的调整用时钟的1周期值。调整部86的操作例，在后面的图6中叙述。
根据这样的处理，能够补偿每个测量通道的散差，高精度测量各自的被测量信号。同时，数据处理部80，因为在多个测量通道的每个上设置一个，从而得以降低在数据处理部80中的测量散差。另外，对于数据处理部80，通过使用被设置在测试装置100上的FPGA，与在基板上重新设置运算电路的情况相比，能使基板的电路配置等变得容易，能简化基板设计等。
运算部122，可以求出脉冲宽度计算部82算出的数字脉冲宽度的最大值及最小值。同时，运算部122，也可以求出脉冲宽度计算部82算出的数字脉冲宽度的平均值。
通过进行这样的处理，主机130、外面的电子计算机等，能容易地评价被测量信号的周期散差。主机130，从运算部122算出的数字脉冲宽度的最大值及最小值之差，可以求出被测量信号周期抖动的峰-峰值。同时，主机130可以根据运算部122算出的平均值，求被测量信号周期抖动的标准偏差。
图3是每个通道电路20详细构造的一例示意图。本例中的每个通道电路20，在图2所示的构造之外又加上转换部24-1及24-2。同时，本例中的每个通道电路20，接收差分信号作为输出信号。此时，输入部26，具有接收正侧的差分信号的正侧端子和接收负侧的差分信号的负侧端子。
转换部24-1，被设置在输入部26正极端子的前段。即输入部26正侧端子，借助转换部24-1接收被测试设备200输出的正侧的差分信号。
转换部24-2，被设置在输入部26负极端子的前段。即输入部26负侧端子，借助转换部24-2接收被测试设备200输出的负侧的工作信号。
另外，各个转换部24，选择被测试设备200输出信号和调整用时钟发生部90输出的调整用时钟信号中的任何一个输入到输入部26。当调整部86测量每个通道电路20的特性时，各自的转换部24，选择调整用时钟，并输入给输入部26。同时，测量被测试设备200的输出信号时，各自的转换部24选择输出信号输入给输入部26。
输入部26具有电容器28、开关30、二极管32、二极管34、比较电路36和输出电路38。电容器28、开关30、二极管32和二极管34能够分别对正极端子及负极端子各自设置。
电容器28，除去转换部24带来的信号的直流分量使之通过。电容器28使之通过的信号，被输入比较电路36。同时，电容器28跟比较电路36之间的传递路径，分路成具有规定的阻抗的传递路径被接地。开关30转换支流传递路径的阻抗。从而，得以调整从电容器28到比较电路36为止的传递路径的阻抗。
二极管32及二极管34，限制从电容器28到比较电路36的传递路径传送的信号的电压值。比如二极管32，被设置在该传递路径和规定的H电平配线(+V1)之间，防止在该传递路径传送的信号的电平成为规定值以上。同时，二极管34，设置在该传递路径和规定的L电平配线(-V2)之间，防止在该传递路径传送的信号的电平成为规定值以下。以此，得以限制该传递路径传送的信号的电平的绝对值，防御比较电路36被破坏。
比较电路36，输出比较被输入的信号的电平和规定的参考电平(VTH)的比较结果。输出电路38，可以是低压正射极耦合逻辑(LVPECL)电路。输出电路38，向周期脉冲生成部40供给比较电路36输出的信号。比较电路36及输出电路38输出的信号可以是差分信号。
周期脉冲生成部40，具有被级联连接的多个触发器。在本例中周期脉冲生成部40具有第1触发器42、第2触发器44、第3触发器46和输出电路48。
第1触发器42，作为数据输入接收规定的逻辑值，采集输出与由取样时钟生成部84给予的取样时钟应对的数据输入。本例的第1触发器42，作为数据输入接收被H逻辑固定的信号。同时，第1触发器42的输出，按照第3触发器46的输出信号被复位。本例中，如果在第3触发器46的输出信号变迁成H逻辑时，第1触发器42输出被复位。
第2触发器44，作为数据输入接收第1触发器42的输出信号，按照输入部26输出的被测量信号采集数据输入并输出。在本例中，从输入部26，将被测量信号的差分信号输入第2触发器44差动时钟端子。同时，第2触发器44的输出，根据第3触发器46的输出信号被复位。
第3触发器46，作为数据输入接收第2触发器44的输出信号，按照输入部26输出的被测量信号采集数据输入，作为周期脉冲输出。在本例中，从输入部26，将被测量信号的差分信号输入第2触发器44差动时钟端子。同时，被输入第2触发器46及第3触发器46的差动时钟端子的被测量信号相位相同。
输出电路48，接收第3触发器46输出的周期脉冲，输出给变换部50。输出电路48，可以具有输入部26的输出电路38同样的功能及构造。
同时，输出电路48，向第1触发器42及第2触发器44的复位端子供给第3触发器46输出的周期脉冲。优选从输出电路48到第1触发器42及到第2触发器44的复位端子为止的传送路径采用尽可能短的配线长度。比如，在该传送路径的延迟量，最好尽可能比被测量信号的1周期小。周期脉冲生成部40的操作例，在后面的图4中叙述。
变换部50包括源极侧电流源52、源极侧晶体管54、吸收侧晶体管56、吸收侧电流源58、电容器60、开关62、电容器64、二极管66、二极管68和放大器70。
源极侧晶体管54及吸收侧晶体管56，在门极端子接收周期脉冲生成部40输出的周期脉冲。另外，源极侧晶体管54及吸收侧晶体管56极性翻转。比如，一方是N通道型的晶体管，他方是P沟道型的晶体管。这样，在源极侧晶体管54是接通状态的时候，吸收侧晶体管56呈断开状态；在源极侧晶体管54是断开状态的时候，吸收侧晶体管56呈接通状态；
源极侧电流源52，被设置在规定的正电位和源极侧晶体管54漏极端子之间，源极侧晶体管54为接通状态时，以规定的源电流对电容器60及电容器64充电。吸收侧电流源58，被设置在规定的负电位和吸收侧晶体管的源端子之间，当吸收侧晶体管56为接通状态时，以规定的吸收电流将电容器60及电容器64放电。根据这样的动作，电容器60及电容器64的电压，成为对应周期脉冲的脉冲宽度的电平。
另外，开关62，切换电容器60是否接地。即，通过将开关62设置成断开状态，能使电容器60的电压得以保持。据此，AD转换器22，能容易地检测出电容器60的电压。
二极管66及二极管68，限制放大器70被输入的电压电平。放大器70，将电容器60及电容器64的电压以规定的放大率放大，输入AD转换器22。
图4，是周期脉冲生成部40及变换部50操作的一例示意图。如上所述，对于第1触发器42的数据输入中输入H逻辑。因此，第1触发器42的输出，根据所给予的取样时钟的上升边，从L逻辑向H逻辑变迁(图4的边a)。
同时，第2触发器44，根据被测量信号的上升边，提取并输出第1触发器42的输出。为此，第2触发器44的输出，根据第1触发器42的输出变迁成H逻辑的紧接之后的被测量信号的上升边，从L逻辑向H逻辑变迁(图4的边b)。
同时，第3触发器46按照被测量信号的上升边，采集输出第2触发器44的输出。因此，第3触发器46的输出，根据第2触发器44的输出变迁成H逻辑紧接之后的被测量信号的上升边，从L逻辑变迁为H逻辑(图4的边c)。
并且，如果第3触发器46输出表示了H逻辑时，第1触发器42及第2触发器44的输出被复位。因此，第1触发器42及第2触发器44的输出在第3触发器46输出表示为H逻辑之后，在规定的传播延迟时间后变迁成L逻辑(图4的边d及e)。
并且，按照第2触发器44输出变迁成L逻辑的紧接之后的被测量信号的上升边，第3触发器46输出变迁成L逻辑(图4的边f)。根据这样的动作，周期脉冲生成部40检测由取样时钟指定的被测量信号的循环周期。
变换部50，积分第3触发器46输出的周期脉冲。变换部50输出电平V1与被测量信号的规定的循环长度T1对应。并且，通过把开关62设定为断开状态，变换部50的输出被V1保存。AD转换器22，根据取样时钟的时限控制将输出电平V1转换成数字值。比如AD转换器22，可以根据取样时钟脉冲的下降，检测变换部50的输出电平。AD转换器22，可以在检测变换部50的输出电平之后，控制开关62成为接通状态，让电容器60放电。另外，开关62可以根据第3触发器46的输出下降边被调整成断开状态。
同时，取样时钟生成部84，可以生成具有比被测量信号的比如比3周期大的脉宽的取样时钟。同时，取样时钟生成部84，可以指定被测量信号的任意个数的循环。在这种情况下，取样时钟生成部84，生成具有该个数的脉冲的取样时钟。另外，取样时钟生成部84生成的取样时钟的各脉冲，可以以等间隔配置，也可以以不等间隔配置。取样时钟的各脉冲的间隔，优选比在变换部50的输出对应第3触发器46的输出而变动之后，到回归初值的时间还大。
图5是调整用时钟发生部90构造的一例示意图。另外，在本例中，测量电路12除了图2表示的构造之外又增加了分频器88及分频器98。
分频器88，接收规定的时钟信号，以预设的分频比分频后输出。分频器88，可以接收测试装置100的系统时钟。另外，测试装置100还可以进一步包括生成供给分频器88的时钟信号的时钟生成设备。
调整用时钟发生部90，接收分频器88输出的分频时钟。调整用时钟发生部90，具有可调时钟发生部92、时钟驱动器94和时钟驱动器96。
可调时钟发生部92，基于分频器88输出的分频时钟，生成任意频率的时钟信号。比如可调时钟发生部92可以用PLL电路(锁相环电路)、分数PLL电路、倍频电路等生成任意频率的时钟信号。
时钟驱动器94，将可调时钟发生部92输出的时钟信号作为调整用时钟信号供给转换部24。当每个通道电路20被设置n个时，时钟驱动器94对n个转换部24供给调整用时钟信号。
时钟驱动器94，向取样时钟生成部84供给可调时钟发生部92生成的时钟信号。同时，分频器98，对分频器88输出的分频时钟作进一步分频，提供给取样时钟生成部84。
取样时钟生成部84，根据从分频器98接收的时钟信号，或从时钟驱动器96接收的时钟信号中的任何一个生成取样时钟。取样时钟生成部84，可以向第1触发器42及AD转换器22供给同一取样时钟。另外，当每个通道电路20被设置n个时，取样时钟生成部84，向n个第1触发器42及AD转换器22供给取样时钟。
根据这样的构造，能够生成所希望的周期的调整用时钟信号及取样时钟。
图6是调整部86操作的一例示意图。首先调整部86，让调整用时钟生成部90输出周期已知的调整用时钟信号。比如调整部86顺序输出周期T1、T2、T3、T4调整用时钟信号。调整用时钟信号优选是抖动十分小的信号。
其次调整部86，对各自的调整用时钟脉冲检测AD转换器22输出的数字电压值。本例中，针对周期T1、T2、T3、T4调整用时钟信号，AD转换器22输出数字电压值V1、V2、V3、V4。
调整部86与各数字电压值(V1、V2、V3、V4)和，各周期(T1、T2、T3、T4)的数字值相对应。该数字值，成为相对各个数字电压值应该求得的数字脉冲宽度值。
调整部86，可以将数字电压值和数字脉冲宽度生成如上述相对应的工作表。调整部86，可以参照该工作表，将针对被测量信号输出的数字电压值变换成数字脉冲宽度。
另外，调整部86，如图6所示，可以通过在实测后的数字电压值(V1、V2、V3、V4)之间的线性插值求出数字电压值和数字脉冲宽度的相应关系。比如调整部86，对于区分调整用时钟的周期的各区间(T1～T2，T2～T3，T3～T4)，可以求出数字电压值变换成数字脉冲宽度的一次式。该一次式，很容易根据各区间两端中的数字电压值及数字脉冲宽度求出。
调整部86，可以求出并存储该一次式的系数及常数。同时，调整部86，可以求出并存储在区分调整用时钟的周期的每个区间对应的一次式的系数及常数。脉冲宽度计算部82，用调整部86算出的一次式，将数字电压值变换成数字脉冲宽度。
以上用实施形态说明了本发明的一个侧面，但本发明的技术的范围不受上述实施形态记载的范围所限制。对上述实施形态能够进行多种多样的变更和改良。从权利要求记述的范围可以明确，这种变更和改良也包含在本发明的权利要求中。
从上述说明可以明白，根据本发明的一个实施方式，能够补偿每个测量通道的测量散差。同时，通过用FPGA作为数据处理部80，使其他电路的基板的设计变得容易起来。

Claims (9)

1.一种测试装置，是测试被测试设备的测试装置，其特征在于包括：
信号供给部，对所述被测试设备供给测试信号；
输入部，其根据所述测试信号从所述被测试设备输出的输出信号作为被测量信号而输入；
周期脉冲生成部，其根据指定取样被测量信号的时限的取样时钟，生成具有与被测量信号的1周期对应的脉冲宽度的周期脉冲；
变换部，输出与所述周期脉冲的宽度对应的电压；
AD转换器，将所述电压转换成数字电压值；
脉冲宽度计算部，根据所述数字电压值计算出表示所述周期脉冲的脉冲宽度的数字脉冲宽度；
调整部，用于调整从所述数字电压值向所述数字脉冲宽度变换的变换参数。
2.根据权利要求1记载的测试装置，其特征在于还包括：
调整用时钟发生部，其输出互相周期不相同的多个调整用时钟；
转换部，代替所述输出信号，向所述输入部输入所述多个调整用时钟；
所述调整部，对应于所述多个调整用时钟，设定所述变换参数，以使向所述输入部输入所述调整用时钟时，被测量的所述数字电压值变换成与所述调整用时钟的1周期对应的所述数字脉冲宽度。
3.根据权利要求2记载的测试装置，其特征在于：
所述脉冲宽度计算部，将算出的所述数字电压值的一次式结果作为所述数字脉冲宽度输出；
所述调整部，基于与所述多个调整用时钟分别对应测量的所述数字电压值和所述多个调整用时钟的各个周期决定所述一次式的系数及常数，设定为所述变换参数。
4.根据权利要求3记载的测试装置，其特征在于：
所述脉冲宽度计算部，对应于划分了所述被测量信号周期的各区间，存储将所述数字电压值变换成所述数字脉冲宽度的所述一次式的系数及常数；
所述调整部，对各区间，根据分别对应2以上的所述调整用时钟测量的所述数字电压值和2以上的所述调整用时钟的各个周期，决定在该区间中的所述一次式的系数及常数，设定为所述变换参数。
5.根据权利要求2记载的测试装置，其特征在于还包括：
用于求出所述脉冲宽度计算部输出的数字脉冲宽度的最大值及最小值的运算部。
6.根据权利要求5记载的测试装置，其特征在于：
所述运算部还计算所述脉冲宽度计算部输出的数字脉冲宽度的平均值。
7.根据权利要求1记载的测试装置，其特征在于：
所述周期脉冲生成部具有被级联连接的第1触发器、第2触发器和第3触发器；
所述第1触发器，作为数据输入接收规定的逻辑值，根据所述取样时钟读取数据输入后输出，并根据所述第3触发器的输出信号将输出复位；
所述第2触发器，作为数据输入接收所述第1触发器的输出信号，按照所述被测量信号读取数据输入后输出，根据所述第3触发器的输出信号将输出复位；
所述第3触发器，作为数据输入接收所述第2触发器的输出信号，根据所述被测量信号读取数据输入，并作为所述周期脉冲而输出。
8.根据权利要求2记载的测试装置，其特征在于所述测试装置具有：
与由所述被测试设备的多个输出端输出的多个所述输出信号分别对应的多个所述输入部、多个所述周期脉冲生成部、多个所述变换部、多个所述AD转换器以及多个所述转换部；
所述脉冲宽度计算部、所述调整用时钟发生部以及所述调整部，是作为所述多个输出信号共用的共用电路而设置的。
9.一种测试模块，是被安装在用于测试被测试设备的测试装置的测试头内的测试模块，其特征在于包括：
输入部，借助安装在所述测试头上的母板，将由所述被测试设备输出的输出信号作为被测试信号而输入；
周期脉冲生成部，其根据指定对被测量信号取样的时限的取样时钟，生成具有与被测量信号的1周期对应的脉冲宽度的周期脉冲；
变换部，输出与所述周期脉冲的宽度对应的电压；
AD转换器，将所述电压变换成数字电压值；
脉冲宽度计算部，从所述数字电压值计算出表示所述周期脉冲的脉冲宽度的数字脉冲宽度；以及
调整部，调整从所述数字电压值向所述数字脉冲宽度变换的变换参数。
CN2007800432450A 2006-11-22 2007-11-15 测试装置及测试模块 Expired - Fee Related CN101542305B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US60395806A 2006-11-22 2006-11-22
US11/603,958 2006-11-22
PCT/JP2007/072227 WO2008062719A1 (en) 2006-11-22 2007-11-15 Test device and test module

Publications (2)

Publication Number Publication Date
CN101542305A true CN101542305A (zh) 2009-09-23
CN101542305B CN101542305B (zh) 2012-01-04

Family

ID=39416296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800432450A Expired - Fee Related CN101542305B (zh) 2006-11-22 2007-11-15 测试装置及测试模块

Country Status (7)

Country Link
US (1) US7508217B2 (zh)
EP (1) EP2093579A1 (zh)
JP (1) JP5137844B2 (zh)
KR (1) KR20090088416A (zh)
CN (1) CN101542305B (zh)
TW (1) TW200829937A (zh)
WO (1) WO2008062719A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053582A (zh) * 2009-11-10 2011-05-11 上海山武控制仪表有限公司 Pi模块检测系统及检测方法
CN102195648A (zh) * 2010-02-18 2011-09-21 爱德万测试株式会社 输出装置及测试装置
CN102193055A (zh) * 2010-01-26 2011-09-21 爱德万测试株式会社 测试装置及测试方法
CN102799169A (zh) * 2011-05-23 2012-11-28 株式会社东芝 供给诊断用脉冲信号的控制系统及其控制装置
CN102866343A (zh) * 2012-10-19 2013-01-09 南通皋鑫电子股份有限公司 一种正向过载试验装置
CN109975601A (zh) * 2019-04-29 2019-07-05 广东铁峰信息技术有限公司 用于过分相控制装置的信号调理电路
CN117631750A (zh) * 2024-01-26 2024-03-01 华中师范大学 一种基于fpga高速收发器的数字脉冲发生器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102778610B (zh) * 2012-08-16 2015-01-21 漳州市东方智能仪表有限公司 一种脉宽测量方法及电路
CN104113336A (zh) * 2013-12-10 2014-10-22 西安西谷微电子有限责任公司 一种数模转换器的测试方法、测试系统及控制器
CN104917520B (zh) * 2015-05-15 2018-07-20 北京中创为南京量子通信技术有限公司 一种基于fpga故障检测的脉冲发生器
CN107870833B (zh) * 2016-09-26 2022-11-11 中兴通讯股份有限公司 Usb3.0接口测试装置
TWI738937B (zh) * 2017-12-13 2021-09-11 英業達股份有限公司 差分時脈信號的測試系統及其方法
US11442098B2 (en) * 2019-06-20 2022-09-13 Teradyne, Inc. Generating a waveform based on digital pulses
US11705894B2 (en) * 2019-08-27 2023-07-18 Keithley Instruments, Llc Pulsed high current technique for characterization of device under test
CN114137381B (zh) * 2021-11-30 2024-04-30 深圳Tcl新技术有限公司 一种雪崩参数测量系统
WO2023166720A1 (ja) * 2022-03-04 2023-09-07 三菱電機株式会社 入出力装置、パルス幅表示システムおよびパルス幅表示方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926468A (ja) * 1995-07-11 1997-01-28 Advantest Corp 半導体試験装置における周波数／周期測定装置
US5883523A (en) * 1997-04-29 1999-03-16 Credence Systems Corporation Coherent switching power for an analog circuit tester
US6427096B1 (en) * 1999-02-12 2002-07-30 Honeywell International Inc. Processing tool interface apparatus for use in manufacturing environment
WO2001086368A2 (en) * 2001-06-15 2001-11-15 Paul Scherrer Institut Method for negative feedback controlling electrical power and negative feedback controlled power supply
JP2003194887A (ja) * 2001-12-25 2003-07-09 Toyota Motor Corp Ｉｃテストシステムおよびｉｃ測定方法
JP4387197B2 (ja) * 2002-01-30 2009-12-16 株式会社ブリヂストン 計測値出力装置及び計測値監視装置
CN2593201Y (zh) * 2002-12-20 2003-12-17 刘雪梅 高压线材测试机模数信号转换控制板
US7409617B2 (en) * 2004-09-30 2008-08-05 Credence Systems Corporation System for measuring characteristics of a digital signal
JP2005091206A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd パルス時間幅測定装置及びパルス時間幅測定方法
US7428159B2 (en) * 2005-03-31 2008-09-23 Silicon Laboratories Inc. Digital PWM controller
US7212939B2 (en) * 2005-02-18 2007-05-01 Taiwan Semiconductor Manufacturin Co., Ltd. Method and system for timing measurement of embedded macro module
US7684944B2 (en) * 2006-10-17 2010-03-23 Advantest Corporation Calibration apparatus, calibration method, and testing apparatus

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053582A (zh) * 2009-11-10 2011-05-11 上海山武控制仪表有限公司 Pi模块检测系统及检测方法
CN102193055A (zh) * 2010-01-26 2011-09-21 爱德万测试株式会社 测试装置及测试方法
CN102193055B (zh) * 2010-01-26 2013-08-21 爱德万测试株式会社 测试装置及测试方法
CN102195648A (zh) * 2010-02-18 2011-09-21 爱德万测试株式会社 输出装置及测试装置
CN102799169A (zh) * 2011-05-23 2012-11-28 株式会社东芝 供给诊断用脉冲信号的控制系统及其控制装置
CN102866343A (zh) * 2012-10-19 2013-01-09 南通皋鑫电子股份有限公司 一种正向过载试验装置
CN102866343B (zh) * 2012-10-19 2015-06-10 南通皋鑫电子股份有限公司 一种正向过载试验装置
CN109975601A (zh) * 2019-04-29 2019-07-05 广东铁峰信息技术有限公司 用于过分相控制装置的信号调理电路
CN117631750A (zh) * 2024-01-26 2024-03-01 华中师范大学 一种基于fpga高速收发器的数字脉冲发生器
CN117631750B (zh) * 2024-01-26 2024-04-12 华中师范大学 一种基于fpga高速收发器的数字脉冲发生器

Also Published As

Publication number Publication date
TWI346213B (zh) 2011-08-01
EP2093579A1 (en) 2009-08-26
TW200829937A (en) 2008-07-16
WO2008062719A1 (en) 2008-05-29
KR20090088416A (ko) 2009-08-19
JPWO2008062719A1 (ja) 2010-03-04
US7508217B2 (en) 2009-03-24
JP5137844B2 (ja) 2013-02-06
CN101542305B (zh) 2012-01-04
US20080116899A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
CN101542305B (zh) 测试装置及测试模块
US7196526B2 (en) Matched delay line voltage converter
US7719293B2 (en) System and method for current measurement
US9400296B2 (en) Tracking energy consumption using a boost-buck technique
CN107508644A (zh) 一种反馈通道在线校准方法及其装置
US9194896B2 (en) Tracking energy consumption using a sepic-converter technique
US8035427B2 (en) Signal generating apparatus capable of measuring trip point of power-up signal and method of measuring trip point of power-up signal using the same
US6304119B1 (en) Timing generating apparatus with self-calibrating capability
US20130154594A1 (en) Electronic device and method for power measurement
CN110658715B (zh) 一种基于抽头动态可调进位链细时间内插延时线的tdc电路
US7710101B2 (en) Method and system for measuring maximum operating frequency and corresponding duty cycle for an I/O cell
US11955971B2 (en) Integrated transmitter slew rate calibration
US11946961B2 (en) Tracking energy consumption using a buck-boosting technique
US10613124B2 (en) Electronic device and method for tracking energy consumption
EP3388846A1 (en) Frequency multiplying device
JPS62501445A (ja) 電源供給回路網の電力エネルギ使用量計測用静電気装置
US9523724B2 (en) Tracking energy consumption using a boost technique
KR100333176B1 (ko) 스펙트럼 어날라이저의 레벨평탄화 보상장치 및 보상방법
JP2022524235A (ja) 信号のエッジの時点を検出するための方法及び評価ユニット
CN115987284A (zh) 一种基于drfm模块的信号模拟器快速相位校正方法
CN117368704A (zh) 一种基于tdr+tdc技术的线路延迟测量及链路校准系统及方法
CN116953314A (zh) 一种量子测控awg阵列波形产生同步系统
CN116090566A (zh) 量子控制装置、量子控制系统和量子计算机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120104

Termination date: 20131115