CN106415838A - 去耦电容器和布置 - Google Patents

去耦电容器和布置 Download PDF

Info

Publication number
CN106415838A
CN106415838A CN201480079220.6A CN201480079220A CN106415838A CN 106415838 A CN106415838 A CN 106415838A CN 201480079220 A CN201480079220 A CN 201480079220A CN 106415838 A CN106415838 A CN 106415838A
Authority
CN
China
Prior art keywords
transistor
capacitor
layer
metal layer
basal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480079220.6A
Other languages
English (en)
Other versions
CN106415838B (zh
Inventor
S·E·布-加扎利
R·T·埃尔赛义德
N·戈埃尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202211723500.9A priority Critical patent/CN115915924A/zh
Priority to CN202010877251.3A priority patent/CN111816654A/zh
Priority to CN202210229794.3A priority patent/CN114613755A/zh
Publication of CN106415838A publication Critical patent/CN106415838A/zh
Application granted granted Critical
Publication of CN106415838B publication Critical patent/CN106415838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本文公开了晶体管组件、集成电路器件和相关方法的各种实施例。在一些实施例中，晶体管组件可以包括：基底层，晶体管设置在所述基底层中；第一金属层；以及设置在基底层与第一金属层之间的第二金属层。晶体管组件还可以包括电容器，所述电容器包括其中具有沟道的导电材料的薄片，所述电容器设置在所述基底层或所述第二金属层中并耦合到所述晶体管的所述供电线。可以公开和/或主张其它实施例。

Description

去耦电容器和布置
技术领域
本公开总体上涉及集成电路器件的领域，并且更具体地涉及去耦电容器和布置。
背景技术
一些常规集成电路(IC)器件可以包括去耦电容器以在切换事件时或响应于供电电压中的组来为电气负载提供快速充电。然而，常规电容器结构和布置可能不足够快或足够强来防止性能降级。常规方法对较新的晶体管结构可能特别不适当。
附图说明
通过下面的详细描述结合附图将容易理解实施例。为了便于该描述，相似的附图标记表示相似的结构元件。在附图的各图中通过示例而非限制的方式示出实施例。
图1是根据各种实施例的具有晶体管组件和电压供应器的集成电路(IC)器件的一部分的示意图。
图2是根据各种实施例的描绘各种去耦电容器的效应的曲线图。
图3是根据各种实施例的晶体管组件的侧横截面视图。
图4描绘根据各种实施例的在晶体管组件中的电容器的示例性实质上平面构造的顶视图。
图5-11描绘根据各种实施例的在晶体管组件中的电容器的制造中的操作之后的各种组件的侧横截面视图。
图12-14描绘根据各种实施例的在使用电子束直接写入技术形成暴露的光致抗蚀剂层中的各种阶段之后的各种组件的顶视图。
图15是根据各种实施例的形成晶体管组件的方法的流程图。
图16示意性地示出根据各种实施例的可以包括如本文所公开的一个或多个晶体管组件的计算设备。
具体实施方式
本文公开了晶体管组件、集成电路(IC)器件和有关方法的各种实施例。在一些实施例中，晶体管组件可以包括其中设置了晶体管的基底层、第一金属层和设置在基底层与第一金属层之间的第二金属层。晶体管组件还可以包括设置在基底层或第二金属层中并耦合到晶体管的供电线的电容器。
除了常规方法外，本文公开的一些实施例可以向IC器件中的负载提供较快和/或较强的电荷再分布。特别是，本文公开的一些实施例可以提供具有高的每单位面积存储电荷密度和短的路径(可以经由该路径将存储电荷输送到负载)的电容器结构和布置。本文公开的一些实施例可以提供有效地阻止噪声到达晶体管的供电线并在电容器与负载之间有效地传输功率的电容器结构和布置。
本文公开的实施例中的各种实施例可以用不可由常规方法实现的方式实现对包括具有三栅极结构的晶体管的负载的有效去耦。去耦性能可以是去耦电容器的电容(“去耦电容”)与要从供应器去耦的负载晶体管的总栅极电容之比的函数。晶体管的栅极电容可以是在晶体管的栅极与晶体管中的其它点之间的净电容。例如，栅极电容的第一级贡献者可以是栅极到沟道电容，而第二级贡献者可以是栅极到源极电容和栅极到漏极电容。在去耦电容与栅极电容之间的比的较高值可以对应于提高的性能。
相对于常规晶体管结构，三栅极晶体管可以具有明显较高的栅极电容(例如由于充当电容器板的“垂直壁”的表面积)。在一些情形中，三栅极晶体管的栅极电容可以高至常规平面晶体管的栅极电容的大约两倍。因此，相对于适用于常规平面晶体管的去耦电容器，可能需要具有明显较高的电容的去耦电容器来使三栅极晶体管有效地去耦。一些常规电容器结构，例如通过耦合漏极和源极以形成一个端子并使用栅极作为另一端子来将常规的基于扩散的晶体管用作电容器的那些电容器结构，可以提供来充当有效的去耦器的电荷存储太少(例如少一个数量级)。
在没有适当的去耦电容器的情况下，供电电压的下降(例如有时由切换事件引起的异常瞬时下降)可能到达供电线。下降越大，性能降级的风险就越大。性能降级的示例可以包括较慢的逻辑响应和/或在IC器件的操作中的恶化。一些以前的方法简单地增加IC器件的操作电压(例如由电压供应器提供的DC电压)以减小下降降低到用于有效器件性能的最小阈值之下的可能性。然而，这样的方法导致不必要的功率耗散且可能不是足够有效的。
本文公开的实施例中的各种实施例可以提供能够以高密度存储电荷(并从而具有高电容)以便实现足够的去耦电容与栅极电容比的电容器。各种实施例还包括接近与电容器耦合的晶体管的这样的电容器的布置，以实现电荷的快速输送并从而使下降及其伴随的性能降级最小化。可以实现这些益处而不必升高器件的操作电压并引起额外的功率成本。
在下面的详细描述中，参考形成其一部分的附图，其中相似的附图标记始终表示相似的部件，并且在附图中通过例示的方式示出可被实践的实施例。应理解，可以利用其它实施例且可做出结构或逻辑变化而不脱离本公开的范围。因此，下面的详细描述不应在限制性意义上被理解，且实施例的范围由所附权利要求及其等效形式限定。
各种操作可以用对理解所主张的主题最有帮助的方式依次被描述为多个分立的行动或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别是，可以不以呈现的顺序执行这些操作。可以以与实施例描述的不同的顺序执行所描述的操作。在额外的实施例中可以执行各种额外的操作和/或可以省略所描述的操作。
为了本公开的目的，短语“A和/或B”意指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本描述使用短语“在实施例中”或“在多个实施例中”，它们均可以指相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
图1是根据各种实施例的具有晶体管组件102和电压供应器110的IC器件100的一部分的示意图。晶体管组件102可以包括具有供电线106的晶体管104和耦合到晶体管104的供电线106的电容器108。在一些实施例中，晶体管104可以是驱动器晶体管，并且负载112可以耦合在驱动器晶体管104与地114之间。在各种实施例中，负载112可以包括一个或多个“接收”晶体管和/或其它器件。特别是，在一些实施例中，晶体管104可以耦合在供电线106与负载112中的晶体管的栅极之间。
电容器108也可以耦合到供电线110。特别是，电容器108可以耦合到晶体管104的供电线106和电压供应器110二者以便充当在电压供应器110与晶体管104之间的电荷储器。虽然在图1中只示出单个电容器108，但这仅是为了便于说明。在各种实施例中，IC器件100可以包括如本文中针对电容器108所讨论的那样进行配置的多个电容器以充当去耦电容器。除了本文提供的晶体管组件教导以外，图1的IC器件100的部件的布置可以是常规的。此外，虽然在图1中只示出单个晶体管104，但这仅是为了便于说明。在各种实施例中，IC器件100可以包括如本文针对晶体管104所讨论的那样进行配置的多个晶体管(例如以充当各种负载的驱动器晶体管)。在一些实施例中，晶体管104和/或负载112可以包括具有实质上“垂直的”构造的三栅极晶体管。
图2是根据各种实施例的描绘电容器108在使电压供应器110和供电线106去耦时可能具有的效果的曲线图200。曲线图200示出由电压供应器110提供的电压202可以波动的情形。如所示，电压202可以落在阈值电压Vmin之下，阈值电压Vmin代表IC器件100的操作可能出故障或受到破坏时的电压(如果该电压被提供到晶体管104的供电线106的话)。包括一个或多个电容器108、提供第一总去耦电容可以使供电线106与电压202的变化隔离，使得供电线106被提供有电压204。增加总去耦电容(例如通过增加各个电容器108的电容和/或通过将额外的电容器108添加到IC器件100)可以提高去耦性能，使得供电线106被提供有电压206。电容器108的效果可以是减小在供电线106处看到的电压将落在阈值电压Vmin之下的可能性，并因此提高IC器件100的性能和可靠性。
在本文公开的各种实施例中，晶体管组件102可以包括其中设置晶体管104的基底层、第一金属层和设置在基底层与第一金属层之间的第二金属层。晶体管组件102的电容器108可以包括导电材料的薄片，其中具有设置在基底层或第二金属层中并耦合到晶体管104的供电线106的一个或多个沟道。
在图3中示出这样的晶体管组件102的示例。特别是，图3是根据各种实施例的晶体管组件102的侧横截面视图。如所示，晶体管组件102可以形成IC管芯的一部分。
晶体管组件102可以包括基底层116，其中设置一个或多个晶体管104。如所示，基底层116可以包括耦合到基底层116中的晶体管104中的一个或多个的一个或多个电容器108。在一些实施例中，被包括在基底层116中的电容器108可以位于为晶体管设计的但未被使用的区域中。例如在一些实施例中，基底层116可以包括未被晶体管占据的一个或多个晶体管位置。这样的位置可以是一般使用高百分比的可用基底层位置但不完全利用所有可用位置的设计构造的结果。按惯例，这样的未占据位置可以用额外的单元来回填(用于以后有机会的设计修改)或“被虚拟填充”以提供各种层的平滑结构。被包括在未占据位置中的结构可以在设计阶段(在将设计输送到制造设施之前)被定义并被包括在设计数据库中作为设计多边形。对于基底层常规的是，基底层可以在半导体衬底140(例如硅晶圆)上形成。
金属层M_1 118可以设置在基底层116上，并且可以包括被布置成在基底层116与晶体管组件102中的其它层之间耦合电信号的一个或多个导电部分130。金属层M_1 118可以是最接近基底层116的金属层。如所示，金属层M_1 118可以包括耦合到基底层116中的晶体管104中的一个或多个的一个或多个电容器108。金属层M_2 120可以设置在金属层M_1118上，并可以包括布置成在晶体管组件102的各种层之间耦合电信号的一个或多个导电部分130。如所示，金属层M_2 120可以包括耦合到基底层116中的晶体管104中的一个或多个的一个或多个电容器108。
任何期望数量的金属层可以被包括在晶体管组件102中。在图3中示出数量为N的金属层，包括金属层M_N-1 122和金属层M_N 124。金属层M_N 124可以是包括晶体管组件102的管芯的最外面的金属层。晶体管组件102还可以包括设置在金属层M_N 124上的各种IC部件126。IC部件126可以包括太大而不能设置在叠置体中的“更下方位置”的部件。例如，金属-绝缘体-金属(MIM)电容器可以设置在金属层M_N 124上，并且一般大几个数量级而实际上不能位于叠置体中的更下方的位置(其中“晶圆面积”是非常珍贵的，并且不能容纳大的结构)。IC部件126可以包括封装部件，例如封装电容器。
虽然图3示出设置在基底层116、金属层M_1 118和金属层M_2 120中的电容器108，本文公开的晶体管组件的各种实施例可以在这些层中的一些、全部层中包括电容器108或这些层中都不包括电容器108。例如在一些实施例中，一个或多个电容器108可以被包括在基底层116中，并且可以或可以不被包括在任何其它层中。在一些实施例中，一个或多个电容器108可以被包括在金属层M_1 118中，且可以或可以不被包括在任何其它层中。在一些实施例中，一个或多个电容器108可以被包括在金属层M_2 120中，且可以或可以不被包括在任何其它层中。在一些实施例中，一个或多个电容器108可以被包括在金属层M_2 120与金属层M_N 124之间的其它层中。
在一些实施例中，使电容器108位于尽可能接近与其耦合的晶体管104的位置可能是有利的。因此，尽可能在叠置体的“最低”层级中包括电容器108可能是有利的。在一些实施例中，电容器108可以更接近基底层116而不是金属层M_N 124。与由使用在集成的高得多的层级处添加的部件的电容器(例如封装电容器或MIM电容器)所实现的相比，这可以使电容器108能够更快地将电荷供应到晶体管104。在一些实施例中，通过设置在基底层116中的电容器108供应电荷的速度可以比通过设置在金属层M_N124上的封装或MIM电容器供应电荷的速度快大约10倍。
如上面提到的，电容器108的一些实施例可以提供具有适合于包括在器件叠置体中的下部层级处的小形状因子的高密度电荷存储。图4描绘根据各种实施例的电容器108的示例性实质上平面构造的顶视图。如所示，电容器108可以包括由沟道410间隔开的第一导电部分402和第二导电部分404。如在本文使用的，导电材料中的“沟道”可以指在导电材料中的间隙或其它开口，其将导电材料分成两个或更多部分，以允许每个部分维持不同的电位并因此使电场能够形成在这些部分之间。第一导电部分402可以通过沟道410与第二导电材料404间隔开以使得在部分402和404经历电压差时能够在部分402与404之间形成电场。在一些实施例中，沟道410可以被填充有电介质或常规上在电容器的板之间使用的其它材料。部分402和404中的每个部分可以包括多个指状物408，并且第一导电部分402的指状物408可以与第二导电部分404的指状物408交错。指状物408的数量、部分402和404的相对尺寸以及沟道410的宽度和形状仅仅是例示性的，并可以根据电容器108的可用占用面积、电容器108的可用厚度、电容器108的期望电容以及任何其它常规设计参数或约束来进行选择。例如，电容器108的各种实施例可以具有在大约1微米与大约10微米之间的厚度。在一些实施例中，电容器108的占用面积可以在大约1微米乘1微米与大约10微米乘10微米之间。在一些实施例中，可以通过用在相邻电容器之间提供间隙的沟道包围每个电容器来由导电材料的薄片形成多个电容器，如图4的电容器108。
图5-11描绘根据各种实施例的在晶体管组件102中的电容器108的制造中的操作之后的各种组件的侧横截面视图。特别是，图5-11示出在图4中的顶视图中所示的电容器108的实施例的制造中的各种组件。沿着图4的电容器108的截面400截取图5-11的横截面视图。使用图4的特定构造示出各种制造操作仅仅是例示性的，并且下面参考图5-11讨论的制造操作可以用于形成电容器108的任何期望构造。
图5描绘在提供其上要设置电容器108的层502之后的组件500。在一些实施例中，层502可以是半导体衬底(例如，其上可以形成基底层116的衬底)、基底层116或适当地位于靠近基底层116处以提供有利的去耦性能的任何金属层。
图6描绘在将导电薄片602沉积在组件500的层502上之后的组件600。任何适当的技术，例如物理气相沉积、原子层沉积、电子束沉积可以用于导电材料沉积以形成导电薄片602。用于导电薄片602的导电材料可以是任何适当的导电材料。例如，导电薄片602可以是金属薄片。在一些这样的实施例中，例如，金属可以是与常规上用于形成晶体管栅极的金属相同的金属。
图7描绘在将未暴露的光致抗蚀剂材料702沉积在组件600的导电薄片602上之后的组件700。任何适合的光致抗蚀剂可以用于提供未暴露的光致抗蚀剂材料702，例如聚甲基丙烯酸甲酯(PMMA)或任何其它常规光致抗蚀剂(例如，用于电子束光刻法、极紫外线光刻法或光学光刻法的那些光致抗蚀剂)。
图8描绘在选择性地暴露组件700的未暴露的光致抗蚀剂材料702之后的组件800。暴露的光致抗蚀剂层802可以包括未暴露的光致抗蚀剂材料702和暴露的光致抗蚀剂材料804。在一些实施例中，常规光刻法可以用于形成暴露的光致抗蚀剂层802。在一些实施例中，电子束直接写入技术可以用于形成暴露的光致抗蚀剂层802。特别是，电子束直接写入技术可以用于形成交错的非接触导电结构以形成精确的紧密间距的电容器，如在本文进一步讨论的。在一些实施例中，标准光刻技术可以用于形成暴露的光致抗蚀剂层802(例如，可以施加掩模，后面是激光，后面是掩模的移除)。
图9描绘在从组件800移除暴露的光致抗蚀剂材料804以形成图案化的光致抗蚀剂层902之后的组件900。
图10描绘在根据图案化的光致抗蚀剂层902的图案来使组件900的导电薄片602图案化以形成图案化的导电薄片1002之后的组件1000。导电薄片602的图案化可以在导电薄片602中形成沟道1004。图案化的导电薄片1002可以采取电容器108的形式，并因此可以用适合于形成电容器108的期望构造的任何方式来进行图案化。特别是，沟道1004可以具有任何适合的形状或宽度，并且可以是在导电薄片602内形成的多个沟道之一，以提供一个或多个电容器。
图11描绘在从组件1000移除图案化的光致抗蚀剂层902之后的组件1100。如上面讨论的，图案化的导电薄片1002可以采取电容器108的形式。
如上面提到的，在一些实施例中，电子束直接写入技术可以用于使设置在导电薄片上的未暴露的光致抗蚀剂材料图案化，以便最终使导电薄片本身图案化。可能不需要掩模；替代地，图案可以直接形成在光致抗蚀剂材料中。电子束直接写入技术也可以实现对分开小于22纳米的线的图案化，该性能不容易由标准光刻技术实现。减小电容器结构中的导电部分的间隔使电容器“板”之间的距离最小化，并从而增加了电容。在常规电容器设计中实现的板间隔可能对使高电容晶体管(例如三栅极晶体管)从电压供应器有效地去耦而言非常不适当。因此，利用实现小的板间隔的技术可能对实现有效去耦所需的高电容很重要。
图12-14描绘根据各种实施例的在使用电子束直接写入技术形成暴露的光致抗蚀剂层中的各种阶段之后的各种组件的顶视图。图12描绘在使未暴露的光致抗蚀剂材料(例如，图7的组件700的未暴露的光致抗蚀剂材料702)的第一部分1202暴露以形成暴露的光致抗蚀剂材料804之后的组件1200。图13描绘在使组件1200的未暴露的光致抗蚀剂材料的第二部分1302暴露以形成暴露的光致抗蚀剂材料804之后的组件1300。图14描绘在使组件1300的未暴露的光致抗蚀剂材料的第三部分1402暴露以形成暴露的光致抗蚀剂材料804之后的组件1400。部分1202、1302和1402中的每一个可以对应于在导电薄片602中的沟道的位置，以形成电容器108。可以按需要重复、重新布置和调节图12-14所示的操作以形成图案化的光致抗蚀剂层，其可以用于图案化出具有沟道的金属层以形成电容器108。
图15是根据各种实施例的形成晶体管组件的方法1500的流程图。可以在下面参考晶体管组件102来讨论方法1500的操作，但这仅仅为了便于说明并且可以应用方法1500以便形成任何适合的晶体管组件。在一些实施例中，可以执行方法1500以制造被包括在下面关于图16讨论的计算设备1600中的IC器件。可在适当时重复、重新布置或省略方法1500的各种操作。
在1502，可以在衬底上的基底层中形成晶体管。晶体管可以具有供电线。例如，晶体管104可以形成在衬底140上的基底层116中并且可以具有供电线106。在一些实施例中，1502的晶体管可以是三栅极晶体管。
在1504，可以在基底层中或在金属层中形成电容器。金属层可以是并非最外面的金属层的金属层。例如，可以在基底层116、金属层M_1 118、金属层M_2 120或在叠置体中位于远离最外面的金属层M_N 124的“更下方位置”处的任何其它适合的层中形成电容器108。在一些实施例中，在1504形成电容器可以包括在导电薄片中图案化出沟道(例如，如上面参考图5-11所讨论的)。在一些实施例中，在导电薄片中图案化出沟道可以包括使用电子束直接写入技术(例如，如上面参考图12-14讨论的)。在一些实施例中，在1504形成多个电容器。多个电容器可以位于基底层和/或并非最外面的金属层的任何其它金属层中。
在1506，1504的电容器可以耦合到1502的晶体管的供电线。例如，电容器108可以耦合到晶体管104的供电线106。
在1508，可以形成另一金属层，使得1504的电容器可以设置在1502的衬底与另一金属层之间。在一些实施例中，另一金属层可以是最外面的金属层(例如，金属层M_N 124)。在一些实施例中，另一金属层可以是“中间”金属层(例如，金属层M_1 118到M_N-1 122中的任一个)。在一些实施例中，1504的电容器可以在1508的另一金属层形成之前形成。
图16示意性示出根据各种实施例的可以包括本文公开的晶体管组件102中的一个或多个晶体管组件的计算设备1600。特别是，包括计算设备1600的部件中的任何适合部件的各种管芯可以包括如本文公开的晶体管组件(例如，晶体管组件102)。
计算设备1600可以容纳板，例如母板1602。母板1602可以包括多个部件，包括但不限于处理器1604和至少一个通信芯片1606。处理器1604可以物理和电耦合到母板1602。在一些实施方式中，至少一个通信芯片1606也可以物理和电耦合到母板1602。在其它实施方式中，通信芯片1606可以是处理器1604的部分。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
根据其应用，计算设备1600可以包括可以或可以不物理和电耦合到母板1602的其它部件。这些其它部件可以包括但不限于易失性存储器(例如动态随机存取存储器)、非易失性存储器(例如只读存储器)、闪存存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。
通信芯片1606可以实现用于往返于计算设备1600传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传递数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何电线，虽然在一些实施例中它们可以不包含电线。通信芯片1606可以实现多种无线标准或协议中的任一个，包括但不限于电气与电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如IEEE 802.16-2005修正)、长期演进(LTE)计划连同任何修正、更新和/或修订(例如高级LTE计划、超移动宽带(UMB)计划(也被称为3GPP2等)。IEEE802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络，其是代表全球微波接入互操作性的首字母简略词，其为通过IEEE 802.16标准的符合度和互操作性测试的产品的证明标记。通信芯片1606可以根据全球移动通信系统(GSM)、通用分组无线服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)或LTE网络来操作。通信芯片1606可以根据增强型数据GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或演进的UTRAN(E-UTRAN)来操作。通信芯片1606可以根据码分多址接入(CDMA)、时分多址接入(TDMA)、数字增强型无绳电信(DECT)、演进数据优化(EV-DO)、其衍生物以及被指定为3G、4G、5G和更高代的任何其它无线协议来操作。在其它实施例中，通信芯片1606可以根据其它无线协议来操作。
计算设备1600可以包括多个通信芯片1606。例如，第一通信芯片1606可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片1606可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
通信芯片1606还可以包括IC封装组件，其可以包括如本文所述的晶体管组件(例如晶体管组件102)。在其它实施方式中，容纳在计算设备1600内的另一部件(例如存储器器件、处理器或其它集成电路器件)可以包含如在本文所述的晶体管组件(例如晶体管组件1002)。
在各种实施方式中，计算设备1600可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在其它实施方式中，计算设备1600可以是处理数据的任何其它电子设备。在一些实施例中，在高性能计算设备中实现本文所述的技术。在一些实施例中，在手持式计算设备中实现本文所述的技术。在一些实施例中，可以在可穿戴式计算设备中实现本文所述的技术。
下面的段落提供在本文公开的实施例的若干示例。示例1是晶体管组件，其包括：基底层，晶体管设置在基底层中，其中晶体管具有供电线；第一金属层；设置在基底层与第一金属层之间的第二金属层；以及电容器，其包括导电材料的薄片，在导电材料的薄片中具有设置在基底层或第二金属层中并耦合到晶体管的供电线的沟道。
示例2可以包括示例1的主题并且还可以规定：第一金属层是管芯的最外面的金属层；以及电容器更接近基底层而不是第一金属层。
示例3可以包括示例1-3中的任一项的主题并且还可以规定：电容器耦合到IC组件的电压供应器。
示例4可以包括示例1-3中的任一项的主题并且还可以规定：电容器设置在基底层中。
示例5可以包括示例1-4中的任一项的主题并且还可以规定：晶体管是三栅极晶体管。
示例6可以包括示例1-5中的任一项的主题并且还可以规定：第二金属层是最接近基底层的金属层。
示例7可以包括示例1-6中的任一项的主题并且还可以规定：电容器实质上是平面的并具有交错的指状物。
示例8可以包括示例1-7中的任一项的主题并且还可以规定：导电材料是金属。
示例9是IC器件，其包括晶体管组件和电压供应器。晶体管组件包括：其中设置晶体管的基底层、第一金属层、设置在基底层与第一金属层之间的第二金属层、以及设置在基底层或第二层中的电容器，电容器包括其中具有沟道的导电材料的薄片，其中，晶体管具有供电线。电容器耦合到电压供应器和晶体管供电线。
示例10可以包括示例9的主题并且还可以规定：电容器设置在基底层中。
示例11可以包括示例9-10中的任一项的主题并且还可以规定：晶体管是三栅极晶体管。
示例12可以包括示例9-11中的任一项的主题并且还可以规定：电容器实质上是平面的并具有交错的指状物。
示例13可以包括示例9-12中的任一项的主题并且还可以规定：晶体管是驱动器晶体管，并且其中，基底层还包括耦合到驱动器晶体管的多个负载晶体管。
示例14是形成晶体管组件的方法，其包括：在衬底上的基底层中形成晶体管，其中晶体管具有供电线；通过选择性地对导电材料的薄片进行图案化来在基底层或第二金属层中形成电容器；将电容器耦合到晶体管供电线；以及形成第一金属层，以使得电容器设置在衬底与第一金属层之间。
示例15可以包括示例14的主题并且还可以规定：导电材料是金属。
示例16可以包括示例14-15中的任一项的主题并且还可以规定：选择性地对导电薄片进行图案化包括使用电子束直接写入技术。
示例17可以包括示例14-15中的任一项的主题并且还可以规定：选择性地对导电薄片进行图案化包括使用极紫外线光刻技术。
示例18可以包括示例14-17中的任一项的主题并且还可以规定：在形成第一金属层之前执行在基底层或第二金属层中形成电容器。
示例19可以包括示例14-18中的任一项的主题并且还可以规定：形成晶体管包括形成三栅极晶体管。
示例20可以包括示例14-19中的任一项的主题并且还可以规定：在基底层或第二金属层中形成电容器包括在基底层或第二金属层中形成多个电容器。

Claims (20)

1.一种晶体管组件，包括：
基底层，晶体管设置在所述基底层中，其中，所述晶体管具有供电线；
第一金属层；
第二金属层，其设置在所述基底层与所述第一金属层之间；以及
电容器，所述电容器包括其中具有沟道的导电材料的薄片，所述电容器设置在所述基底层或所述第二金属层中并耦合到所述晶体管的所述供电线。
2.如权利要求1所述的晶体管组件，其中：
所述第一金属层是管芯的最外面的金属层；并且
所述电容器更接近所述基底层而不是所述第一金属层。
3.如权利要求1所述的晶体管组件，其中，所述电容器耦合到所述IC组件的电压供应器。
4.如权利要求1所述的晶体管组件，其中，所述电容器设置在所述基底层中。
5.如权利要求1所述的晶体管组件，其中，所述晶体管是三栅极晶体管。
6.如权利要求1所述的晶体管组件，其中，所述第二金属层是最接近所述基底层的金属层。
7.如权利要求1所述的晶体管组件，其中，所述电容器实质上是平面的并具有通过所述沟道间隔开的交错的指状物。
8.如权利要求1-7中的任一项所述的晶体管组件，其中，所述导电材料是金属。
9.一种集成电路(IC)器件，包括：
晶体管组件，其包括：
基底层，晶体管设置在所述基底层中，其中，所述晶体管具有供电线，
第一金属层，
第二金属层，其设置在所述基底层与所述第一金属层之间，以及电容器，所述电容器包括其中具有沟道的导电材料的薄片，所述电容器设置在所述基底层或所述第二层中；以及
电压供应器；
其中，所述电容器耦合到所述电压供应器和所述晶体管供电线。
10.如权利要求9所述的IC器件，其中，所述电容器设置在所述基底层中。
11.如权利要求9所述的IC器件，其中，所述晶体管是三栅极晶体管。
12.如权利要求9所述的IC器件，其中，所述电容器实质上是平面的并且具有通过所述沟道间隔开的交错的指状物。
13.如权利要求9-12中的任一项所述的IC器件，其中，所述晶体管是驱动器晶体管，并且其中，所述基底层还包括耦合到所述驱动器晶体管的多个负载晶体管。
14.一种形成晶体管组件的方法，包括：
在衬底上的基底层中形成晶体管，其中，所述晶体管具有供电线；
通过选择性地对导电材料的薄片进行图案化以在所述导电材料的薄片中形成沟道，来在所述基底层或所述第二金属层中形成电容器；
将所述电容器耦合到所述晶体管供电线；以及
形成第一金属层，以使得所述电容器设置在所述衬底与所述第一金属层之间。
15.如权利要求14所述的方法，其中，所述导电材料是金属。
16.如权利要求14所述的方法，其中，选择性地对所述导电薄片进行图案化包括使用电子束直接写入技术。
17.如权利要求14所述的方法，其中，选择性地对所述导电薄片进行图案化包括使用极紫外线光刻技术。
18.如权利要求14所述的方法，其中，在形成所述第一金属层之前执行在所述基底层或所述第二金属层中形成电容器。
19.如权利要求14所述的方法，其中，形成所述晶体管包括形成三栅极晶体管。
20.如权利要求14-19中的任一项所述的方法，其中，在所述基底层或所述第二金属层中形成所述电容器包括在所述基底层或所述第二金属层中形成多个电容器。
CN201480079220.6A 2014-06-27 2014-06-27 去耦电容器和布置 Active CN106415838B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211723500.9A CN115915924A (zh) 2014-06-27 2014-06-27 去耦电容器和布置
CN202010877251.3A CN111816654A (zh) 2014-06-27 2014-06-27 去耦电容器和布置
CN202210229794.3A CN114613755A (zh) 2014-06-27 2014-06-27 去耦电容器和布置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/044595 WO2015199722A1 (en) 2014-06-27 2014-06-27 Decoupling capacitors and arrangements

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN202210229794.3A Division CN114613755A (zh) 2014-06-27 2014-06-27 去耦电容器和布置
CN202010877251.3A Division CN111816654A (zh) 2014-06-27 2014-06-27 去耦电容器和布置
CN202211723500.9A Division CN115915924A (zh) 2014-06-27 2014-06-27 去耦电容器和布置

Publications (2)

Publication Number Publication Date
CN106415838A true CN106415838A (zh) 2017-02-15
CN106415838B CN106415838B (zh) 2023-04-07

Family

ID=54938632

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201480079220.6A Active CN106415838B (zh) 2014-06-27 2014-06-27 去耦电容器和布置
CN202211723500.9A Pending CN115915924A (zh) 2014-06-27 2014-06-27 去耦电容器和布置
CN202210229794.3A Pending CN114613755A (zh) 2014-06-27 2014-06-27 去耦电容器和布置
CN202010877251.3A Pending CN111816654A (zh) 2014-06-27 2014-06-27 去耦电容器和布置

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202211723500.9A Pending CN115915924A (zh) 2014-06-27 2014-06-27 去耦电容器和布置
CN202210229794.3A Pending CN114613755A (zh) 2014-06-27 2014-06-27 去耦电容器和布置
CN202010877251.3A Pending CN111816654A (zh) 2014-06-27 2014-06-27 去耦电容器和布置

Country Status (7)

Country Link
US (1) US10026686B2 (zh)
EP (1) EP3161866B1 (zh)
JP (1) JP2017527977A (zh)
KR (3) KR102482723B1 (zh)
CN (4) CN106415838B (zh)
TW (1) TW201618311A (zh)
WO (1) WO2015199722A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7322960B2 (ja) * 2019-10-10 2023-08-08 日本電信電話株式会社 光ファイバ試験方法および光ファイバ試験装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492244B1 (en) * 2001-11-21 2002-12-10 International Business Machines Corporation Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices
CN1582496A (zh) * 2001-09-05 2005-02-16 英特尔公司 低成本微电子电路封装
US20070075341A1 (en) * 2005-09-30 2007-04-05 Broadcom Corporation Semiconductor decoupling capacitor
CN1996595A (zh) * 2006-12-21 2007-07-11 威盛电子股份有限公司 用于集成电路的电容结构
CN101005070A (zh) * 2006-01-20 2007-07-25 国际商业机器公司 由门阵列结构建立集成电路电容的方法和装置
US20100078695A1 (en) * 2008-09-30 2010-04-01 Law Oscar M K Low Leakage Capacitors Including Portions in Inter-Layer Dielectrics
US20130168740A1 (en) * 2012-01-02 2013-07-04 Kun-Lung Chen Integrated compact mems device with deep trench contacts
CN103199121A (zh) * 2012-01-05 2013-07-10 台湾积体电路制造股份有限公司 去耦电容器及其制造方法
US20130193499A1 (en) * 2012-01-31 2013-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor and layout for the capacitor
US20130320458A1 (en) * 2012-06-05 2013-12-05 Texas Instruments Incorporated Static Random-Access Memory Cell Array with Deep Well Regions

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003052829A1 (en) * 2001-12-14 2003-06-26 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JP2004119709A (ja) * 2002-09-26 2004-04-15 Nec Corp 半導体集積回路
KR100876839B1 (ko) * 2006-04-21 2009-01-09 주식회사 하이닉스반도체 집적회로 및 그 형성 방법
US20070269749A1 (en) * 2006-05-18 2007-11-22 Richard Elliot Schenker Methods to reduce the minimum pitch in a pattern
US7473979B2 (en) * 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
JP2008040220A (ja) * 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd 光変調器の製造方法
JP5700907B2 (ja) * 2008-06-26 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置
JP2009033194A (ja) * 2008-09-29 2009-02-12 Panasonic Corp 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置
KR101444381B1 (ko) * 2008-09-30 2014-11-03 삼성전자주식회사 파워 디커플링 커패시터를 포함하는 반도체 메모리 장치 및그것의 제조 방법
JP2011003768A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp 半導体装置
TW201131744A (en) 2009-10-26 2011-09-16 Sandisk 3D Llc Methods and apparatus for layout of three dimensional matrix array memory for reduced cost patterning
FR2955419B1 (fr) * 2010-01-21 2012-07-13 St Microelectronics Crolles 2 Dispositif integre de memoire du type dram
JP5685457B2 (ja) * 2010-04-02 2015-03-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8552486B2 (en) * 2011-01-17 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal-insulator-metal capacitors over a top metal layer
CN102893397B (zh) * 2011-05-17 2016-04-13 松下电器产业株式会社 三维集成电路、处理器、半导体芯片及三维集成电路的制造方法
US9666262B2 (en) * 2012-03-13 2017-05-30 Samsung Electronics Co., Ltd. Semiconductor memory device including power decoupling capacitor
KR20130111782A (ko) * 2012-04-02 2013-10-11 삼성전자주식회사 셀형 파워 디커플링 커패시터를 포함하는 반도체 메모리 장치 및 셀형 파워 디커플링 커패시터 배치 방법
KR101896664B1 (ko) * 2012-05-09 2018-09-07 삼성전자주식회사 커패시터를 포함하는 반도체 장치 및 반도체 메모리 장치
US8896096B2 (en) * 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
US9064725B2 (en) * 2012-12-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with embedded MOS varactor and method of making same
US9112133B2 (en) * 2012-12-14 2015-08-18 Marvell World Trade Ltd. Resistive random access memory and method for controlling manufacturing of corresponding sub-resolution features of conductive and resistive elements

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582496A (zh) * 2001-09-05 2005-02-16 英特尔公司 低成本微电子电路封装
US6492244B1 (en) * 2001-11-21 2002-12-10 International Business Machines Corporation Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices
US20070075341A1 (en) * 2005-09-30 2007-04-05 Broadcom Corporation Semiconductor decoupling capacitor
CN101005070A (zh) * 2006-01-20 2007-07-25 国际商业机器公司 由门阵列结构建立集成电路电容的方法和装置
CN1996595A (zh) * 2006-12-21 2007-07-11 威盛电子股份有限公司 用于集成电路的电容结构
US20100078695A1 (en) * 2008-09-30 2010-04-01 Law Oscar M K Low Leakage Capacitors Including Portions in Inter-Layer Dielectrics
US20130168740A1 (en) * 2012-01-02 2013-07-04 Kun-Lung Chen Integrated compact mems device with deep trench contacts
CN103199121A (zh) * 2012-01-05 2013-07-10 台湾积体电路制造股份有限公司 去耦电容器及其制造方法
US20130193499A1 (en) * 2012-01-31 2013-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor and layout for the capacitor
US20130320458A1 (en) * 2012-06-05 2013-12-05 Texas Instruments Incorporated Static Random-Access Memory Cell Array with Deep Well Regions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
（美）约翰·D·克雷斯勒: "《硅星球 微电子学与纳米技术革命》", 31 December 2012 *

Also Published As

Publication number Publication date
JP2017527977A (ja) 2017-09-21
TW201618311A (zh) 2016-05-16
EP3161866A1 (en) 2017-05-03
US20170148728A1 (en) 2017-05-25
CN115915924A (zh) 2023-04-04
KR102651305B1 (ko) 2024-03-27
CN114613755A (zh) 2022-06-10
CN111816654A (zh) 2020-10-23
KR20230008240A (ko) 2023-01-13
KR102295512B1 (ko) 2021-08-31
KR102482723B1 (ko) 2022-12-30
US10026686B2 (en) 2018-07-17
KR20170027710A (ko) 2017-03-10
EP3161866A4 (en) 2018-03-14
KR20210107181A (ko) 2021-08-31
EP3161866B1 (en) 2021-04-21
WO2015199722A1 (en) 2015-12-30
CN106415838B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US8569125B2 (en) FinFET with improved gate planarity
JP6130610B2 (ja) 複数のフィン高を有するフィン電界効果トランジスタを製造するシステムおよび方法
TWI593061B (zh) 半導體裝置、動態隨機存取記憶體單元及其製造方法
US9768161B2 (en) FinFET capacitor circuit
CN106463354B (zh) 用于形成功能单元的紧凑阵列的技术
WO2015017158A1 (en) Flash memory cell with capacitive coupling between a metal floating gate and a metal control gate
CN114664829A (zh) 具有铟镓锌氧化物的双晶体管增益单元存储器
CN106415838A (zh) 去耦电容器和布置
US20130099298A1 (en) Semiconductor device and method for manufacturing the same
US20220384455A1 (en) Integrated circuit structure
US8703572B2 (en) Embeded DRAM cell structures with high conductance electrodes and methods of manufacture
JP2009088475A (ja) Ｄｒａｍセル
US20240081038A1 (en) Systems, Devices, and Methods of Charge-Based Storage Elements

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant