CN106376186A - 一种互联pcb及其提高盲孔和线路层对准度的制作方法 - Google Patents

一种互联pcb及其提高盲孔和线路层对准度的制作方法 Download PDF

Info

Publication number
CN106376186A
CN106376186A CN201610816903.6A CN201610816903A CN106376186A CN 106376186 A CN106376186 A CN 106376186A CN 201610816903 A CN201610816903 A CN 201610816903A CN 106376186 A CN106376186 A CN 106376186A
Authority
CN
China
Prior art keywords
layer
copper
circuit
copper foil
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610816903.6A
Other languages
English (en)
Other versions
CN106376186B (zh
Inventor
李清春
刘羽
陆玉婷
付凤奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kinwong Electronic Co Ltd
Original Assignee
Shenzhen Kinwong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kinwong Electronic Co Ltd filed Critical Shenzhen Kinwong Electronic Co Ltd
Priority to CN201610816903.6A priority Critical patent/CN106376186B/zh
Publication of CN106376186A publication Critical patent/CN106376186A/zh
Application granted granted Critical
Publication of CN106376186B publication Critical patent/CN106376186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种互联PCB及其提高盲孔和线路层对准度的制作方法。本发明的制作方法，其主要技术方案是把位于同一层别的线路和盲孔对位工具系统统一，有捆绑锚定作用，结合曝光机，使得任意层盲孔互联HDI产品盲孔和线路层整体对准度得到大幅提升。相对于常规用的两种对位系统，本发明减少对准度的误差来源，可以提升任意层互联PCB盲孔与线路层整体对准度，同时将每层线路和盲孔的对位系统锁定在同一线路层面上，具有捆绑锚定作用，所以最终的ELIC（任意层互联）产品整体对准度更高。

Description

一种互联PCB及其提高盲孔和线路层对准度的制作方法
技术领域
本发明涉及互联PCB领域，尤其涉及一种互联PCB及其提高盲孔和线路层对准度的制作方法。
背景技术
在PCB制作过程中，任意层互联（ELIC）PCB产品，其盲孔对位工具和线路对位工具一般有两种：1.以压合铣靶的靶孔作为该层激光钻孔和线路的对位工具；2. 采用压合铣靶的靶孔作为该层线路的对位工具，激光钻孔用内靶标对位，内靶标采用压合铣靶的靶孔对位，靶内靶标预先烧出。
采用第一种对位方式盲孔和线路很容易偏位，尤其是高阶HDI（高密度互联）PCB产品；采用第二种方法盲孔对准度有一定提升，但线路沿用压合铣靶的靶孔，对准度未得到有效提升。
因此，现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足，本发明的目的在于提供一种互联PCB及其提高盲孔和线路层对准度的制作方法，旨在解决现有的任意层互联PCB产品盲孔和线路对准度有待提高的问题。
本发明的技术方案如下：
一种可提高盲孔和线路层对准度的互联PCB制作方法，其中， 包括步骤：
S1、裁板：将覆铜板裁切成所需尺寸；
S2、内钻：在覆铜板上制作内钻孔；
S3、内层激光钻孔：以内钻孔为定位孔进行内层激光钻孔；
S4、内层填孔减铜：进行内层填孔减铜；
S5、内层线路制作：根据内钻孔制作内层线路；
S6、压合：在覆铜板上下表面压合铜箔；
S7、外层激光钻孔：以铜箔上的盲孔靶标作为定位孔进行外层激光钻孔；
S8、外层填孔减铜：进行外层填孔减铜；
S9、外层线路制作：以铜箔上的线路靶标制作外层线路；
S10、阻焊：进行阻焊处理；
S11、表面处理：进行表面处理；
S12、后工序：最后进行后工序，完成制作。
所述的可提高盲孔和线路层对准度的互联PCB制作方法，其中，所述具体包括：
T1、裁板：将覆铜板裁切成所需尺寸；所述覆铜板包括基板以及设置于基板两侧的L3层和L4层铜箔；
T2、内钻：在覆铜板上制作内钻孔；
T3、第一次激光钻孔：以内钻孔为定位孔进行第一次激光钻孔；
T4、第一次填孔减铜：进行第一次填孔减铜；
T5、第一次线路制作：根据内钻孔制作内层线路；
T6、第一次压合处理：使用铜箔在覆铜板上下表面进行第一次压合处理，使在L3层上方形成L2层铜箔，在L4层下方形成L5层铜箔；
T7、第二次激光钻孔：以L3层和L4层铜箔上的盲孔靶标作为定位孔进行第二次激光钻孔；
T8、第二次填孔减铜：进行第二次填孔减铜；
T9、第二次线路制作：分别以L3层和L4层铜箔上的线路靶标制作L2层和L5层的线路；
T10、第二次压合处理：使用铜箔在覆铜板上下表面进行第二次压合处理，使在L2层上方形成L1层铜箔，在L5层下方形成L6层铜箔；
T11、第三次激光钻孔：以L2层和L5层铜箔上的盲孔靶标作为定位孔进行第三次激光钻孔；
T12、第三次填孔减铜：进行第三次填孔减铜；
T13、第三次线路制作：分别以L2层和L5层铜箔上的线路靶标制作L1层和L6层的线路；
T14、阻焊：进行阻焊处理；
T15、表面处理：进行表面处理；
T16、后工序：最后进行后工序，完成制作。
所述的互联PCB制作方法，其中，所述步骤S7中，预先在铜箔上烧蚀盲孔靶标。
所述的互联PCB制作方法，其中，所述步骤S9中，预先在铜箔上烧蚀线路靶标。
所述的互联PCB制作方法，其中，所述步骤S7中，在烧蚀盲孔靶标时，同时烧蚀一个包含线路靶标的预定区域，并将该预定区域的铜箔烧除，形成无铜区。
一种互联PCB，其中，采用如上所述的制作方法制成。
有益效果：相对于常规用的两种对位系统，本发明减少对准度的误差来源，可以提升任意层互联PCB盲孔与线路层整体对准度，同时将每层线路和盲孔的对位系统锁定在同一线路层面上，具有捆绑锚定作用，所以最终的ELIC（任意层互联）产品整体对准度更高。
附图说明
图1为本发明一种可提高盲孔和线路层对准度的互联PCB制作方法较佳实施例的流程图。
图2为本发明一种可提高盲孔和线路层对准度的互联PCB制作方法具体实施例的流程图。
具体实施方式
本发明提供一种互联PCB及其提高盲孔和线路层对准度的制作方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参阅图1，图1为本发明一种可提高盲孔和线路层对准度的互联PCB制作方法较佳实施例的流程图，如图所示，其包括步骤：
S1、裁板：将覆铜板裁切成所需尺寸；
S2、内钻：在覆铜板上制作内钻孔；
S3、内层激光钻孔：以内钻孔为定位孔进行内层激光钻孔；
S4、内层填孔减铜：进行内层填孔减铜；
S5、内层线路制作：根据内钻孔制作内层线路；
S6、压合：在覆铜板上下表面压合铜箔；
S7、外层激光钻孔：以铜箔上的盲孔靶标作为定位孔进行外层激光钻孔；
S8、外层填孔减铜：进行外层填孔减铜；
S9、外层线路制作：以铜箔上的线路靶标制作外层线路；
S10、阻焊：进行阻焊处理；
S11、表面处理：进行表面处理；
S12、后工序：最后进行后工序，完成制作。
本发明的主要技术方案是把位于同一层别的线路和盲孔对位工具系统统一，有捆绑锚定作用，使得任意层盲孔互联HDI产品盲孔和线路层整体对准度得到大幅提升。
在上述方案中，外层的激光钻孔和线路制作都是以铜箔上的靶标来进行定位，所以对位工具都在同一层上。
具体地，所述步骤S7中，预先在铜箔上烧蚀盲孔靶标。另外，在烧蚀盲孔靶标时，同时烧蚀一个包含线路靶标的预定区域，并将该预定区域的铜箔烧除，形成无铜区。
进一步，所述步骤S9中，预先在铜箔上烧蚀线路靶标。后续在具体实施例中进行具体说明。
以下以6层ELIC（任意层互联）制作为例说明本发明的具体实施过程，如图2所示，具体包括：
T1、裁板：将覆铜板裁切成所需尺寸；所述覆铜板包括基板以及设置于基板两侧的L3层和L4层铜箔；
T2、内钻：在覆铜板上制作内钻孔；
T3、第一次激光钻孔：以内钻孔为定位孔进行第一次激光钻孔；
T4、第一次填孔减铜：进行第一次填孔减铜；
T5、第一次线路制作：根据内钻孔制作内层线路；
T6、第一次压合处理：使用铜箔在覆铜板上下表面进行第一次压合处理，使在L3层上方形成L2层铜箔，在L4层下方形成L5层铜箔；
T7、第二次激光钻孔：以L3层和L4层铜箔上的盲孔靶标作为定位孔进行第二次激光钻孔；
T8、第二次填孔减铜：进行第二次填孔减铜；
T9、第二次线路制作：分别以L3层和L4层铜箔上的线路靶标制作L2层和L5层的线路；
T10、第二次压合处理：使用铜箔在覆铜板上下表面进行第二次压合处理，使在L2层上方形成L1层铜箔，在L5层下方形成L6层铜箔；
T11、第三次激光钻孔：以L2层和L5层铜箔上的盲孔靶标作为定位孔进行第三次激光钻孔；
T12、第三次填孔减铜：进行第三次填孔减铜；
T13、第三次线路制作：分别以L2层和L5层铜箔上的线路靶标制作L1层和L6层的线路；
T14、阻焊：进行阻焊处理；
T15、表面处理：进行表面处理；
T16、后工序：最后进行后工序，完成制作。
在本实施例中，任意层互联PCB产品从内层芯板（即覆铜板）开始增层，对于内层芯板而言，天然上可以将盲孔和线路层对位系统统一。也就是说，对于该6层任意层互联PCB产品， L3和L4层的盲孔和线路层对位工具一为开料后的内钻孔。另外，为了保证内钻孔具有较好的真圆度以及较小的披锋，控制内层填孔减铜孔口铜厚状况和曝光条件就可以获得比较好的内层对准度。
对于内层芯板外的层别，将盲孔和同层线路的对位工具统一做到同一内层上，这对于ELIC的整体对准度大有裨益。比如对于该6层任意层互联PCB产品，L2层的盲孔和线路，两者的对位靶标（分别是盲孔靶标和线路靶标）都设置在L3层上；L5层的盲孔和线路，两者的对位靶标都设置在L4层上。L1层的盲孔和线路，两者的对位靶标都设置在L2层上；L6层的盲孔和线路，两者的对位靶标都设置在L5层上。其中线路制作过程中，线路曝光采用LDI曝光机曝光。
对于L2、 L5层的盲孔靶标，需要在步骤T6压合后以及步骤T7激光钻孔前，以压合铣靶的靶标孔来进行对位，预先烧蚀显露出来；而对于L1、 L6层的盲孔靶标，则需要在步骤T10压合后以及步骤T11激光钻孔前，采以压合铣靶的靶标孔来进行对位，预先烧蚀显露出来。
对于L2、 L5层的线路靶标，需要在烧蚀盲孔靶标时，同时在L2、 L5层的线路靶标上方烧出一个较大的I区域（L2、 L5层的线路靶标在L3和L4层，I区域为5*8mm基材区域）。并且只烧除I区域的铜面，不烧穿铜面以下的基材，线路靶标仍在基材下，避免基材下方的区域在填孔过程镀上铜。比如L2层，其线路靶标在L3上，在L2层烧蚀盲孔靶标时，同时将L2线路靶标（在L3层）上方的铜皮烧除，只露出L2线路靶标（在L3层）上方的基材，避免L2的靶标靶标填孔过程中镀铜，避免线路LDI曝光机识别不出靶标。
在本实施例中，在进行线路制作前再次采用激光，将内埋在I区域基材下的线路靶标烧蚀显露出来。因为I区域是预先烧出的较大的无铜区，填孔减铜后不会残留铜或者残留的铜很薄，不影响烧蚀线路靶标。以L2层线路为例，进行第二次填孔减铜后，采用激光将位于L3层的L2线路靶标烧蚀显露出来。最终将L2层的线路对位工具（线路靶标）和L2层的盲孔对位工具（盲孔靶标）统一到L3层，使得L2层盲孔和线路对位一致性更好。同理对与L5，L1，L6使每层的线路和盲孔最准度整体性提升。
本发明中所用的铜箔均为0.5oz。
本发明中，盲孔靶标可以是以组的形式设置，即一组盲孔靶标包含主盲孔靶标和副盲孔靶标，二者并排设置。设置有盲孔靶标的每一层铜箔，均在相应层铜箔的四个角设置一组盲孔靶标，其中的主盲孔靶标可以是圆形，副盲孔靶标可以是六边形。对于线路靶标同样是以组的形式设置，即一组线路靶标包含主线路靶标和副线路靶标，二者并排设置，设置有线路靶标的每一层铜箔，均在相应层铜箔的四个角设置一组线路靶标，主线路靶标和副线路靶标均可以是环结构，如外环是四边形，内环是圆形。
本发明还提供一种互联PCB，其采用如上所述的制作方法制成。
综上所述，相对于常规用的两种对位系统，本发明最大的优点是，减少对准度的误差来源，可以提升任意层互联PCB盲孔与线路层整体对准度，同时将每层线路和盲孔的对位系统锁定在同一线路层面上，具有捆绑锚定作用，所以ELIC整体对准度更高。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (6)

1.一种可提高盲孔和线路层对准度的互联PCB制作方法，其特征在于， 包括步骤：
S1、裁板：将覆铜板裁切成所需尺寸；
S2、内钻：在覆铜板上制作内钻孔；
S3、内层激光钻孔：以内钻孔为定位孔进行内层激光钻孔；
S4、内层填孔减铜：进行内层填孔减铜；
S5、内层线路制作：根据内钻孔制作内层线路；
S6、压合：在覆铜板上下表面压合铜箔；
S7、外层激光钻孔：以铜箔上的盲孔靶标作为定位孔进行外层激光钻孔；
S8、外层填孔减铜：进行外层填孔减铜；
S9、外层线路制作：以铜箔上的线路靶标制作外层线路；
S10、阻焊：进行阻焊处理；
S11、表面处理：进行表面处理；
S12、后工序：最后进行后工序，完成制作。
2.根据权利要求1所述的可提高盲孔和线路层对准度的互联PCB制作方法，其特征在于，具体包括：
T1、裁板：将覆铜板裁切成所需尺寸；所述覆铜板包括基板以及设置于基板两侧的L3层和L4层铜箔；
T2、内钻：在覆铜板上制作内钻孔；
T3、第一次激光钻孔：以内钻孔为定位孔进行第一次激光钻孔；
T4、第一次填孔减铜：进行第一次填孔减铜；
T5、第一次线路制作：根据内钻孔制作内层线路；
T6、第一次压合处理：使用铜箔在覆铜板上下表面进行第一次压合处理，使在L3层上方形成L2层铜箔，在L4层下方形成L5层铜箔；
T7、第二次激光钻孔：以L3层和L4层铜箔上的盲孔靶标作为定位孔进行第二次激光钻孔；
T8、第二次填孔减铜：进行第二次填孔减铜；
T9、第二次线路制作：分别以L3层和L4层铜箔上的线路靶标制作L2层和L5层的线路；
T10、第二次压合处理：使用铜箔在覆铜板上下表面进行第二次压合处理，使在L2层上方形成L1层铜箔，在L5层下方形成L6层铜箔；
T11、第三次激光钻孔：以L2层和L5层铜箔上的盲孔靶标作为定位孔进行第三次激光钻孔；
T12、第三次填孔减铜：进行第三次填孔减铜；
T13、第三次线路制作：分别以L2层和L5层铜箔上的线路靶标制作L1层和L6层的线路；
T14、阻焊：进行阻焊处理；
T15、表面处理：进行表面处理；
T16、后工序：最后进行后工序，完成制作。
3.根据权利要求1所述的互联PCB制作方法，其特征在于，所述步骤S7中，预先在铜箔上烧蚀盲孔靶标。
4.根据权利要求1所述的互联PCB制作方法，其特征在于，所述步骤S9中，预先在铜箔上烧蚀线路靶标。
5.根据权利要求3所述的互联PCB制作方法，其特征在于，所述步骤S7中，在烧蚀盲孔靶标时，同时烧蚀一个包含线路靶标的预定区域，并将该预定区域的铜箔烧除，形成无铜区。
6.一种互联PCB，其特征在于，采用如权利要求1~5任一项所述的制作方法制成。
CN201610816903.6A 2016-09-12 2016-09-12 一种互联pcb及其提高盲孔和线路层对准度的制作方法 Active CN106376186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610816903.6A CN106376186B (zh) 2016-09-12 2016-09-12 一种互联pcb及其提高盲孔和线路层对准度的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610816903.6A CN106376186B (zh) 2016-09-12 2016-09-12 一种互联pcb及其提高盲孔和线路层对准度的制作方法

Publications (2)

Publication Number Publication Date
CN106376186A true CN106376186A (zh) 2017-02-01
CN106376186B CN106376186B (zh) 2019-01-25

Family

ID=57899221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610816903.6A Active CN106376186B (zh) 2016-09-12 2016-09-12 一种互联pcb及其提高盲孔和线路层对准度的制作方法

Country Status (1)

Country Link
CN (1) CN106376186B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109152225A (zh) * 2018-10-18 2019-01-04 莆田市涵江区依吨多层电路有限公司 一种高密度互联印制电路板的埋孔塞孔方法
CN111988915A (zh) * 2020-08-17 2020-11-24 深圳市众阳电路科技有限公司 一种pcb树脂塞孔的制作工艺
CN114727486A (zh) * 2021-01-04 2022-07-08 鹏鼎控股(深圳)股份有限公司 线路板的制备方法
CN114845484A (zh) * 2022-05-05 2022-08-02 博敏电子股份有限公司 一种多层板的跨层盲孔对位方法
WO2023216334A1 (zh) * 2022-05-12 2023-11-16 广州美维电子有限公司 一种微盲孔镭射对位方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101472405A (zh) * 2007-12-26 2009-07-01 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
TW200930205A (en) * 2007-12-31 2009-07-01 Foxconn Advanced Tech Inc Multilayer printed circuit board and method for manufacturing the same
CN101959373A (zh) * 2009-07-17 2011-01-26 北大方正集团有限公司 一种提高印制电路板盲孔对准度的方法
CN102711382A (zh) * 2012-06-14 2012-10-03 广州美维电子有限公司 Pcb逐层对位镭射钻孔的方法
CN102958291B (zh) * 2011-08-23 2015-07-08 北大方正集团有限公司 一种印刷电路板的制作方法以及印刷电路板
CN105764272A (zh) * 2016-03-25 2016-07-13 柏承科技(昆山)股份有限公司 Hdi板高集中度对位制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101472405A (zh) * 2007-12-26 2009-07-01 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
TW200930205A (en) * 2007-12-31 2009-07-01 Foxconn Advanced Tech Inc Multilayer printed circuit board and method for manufacturing the same
CN101959373A (zh) * 2009-07-17 2011-01-26 北大方正集团有限公司 一种提高印制电路板盲孔对准度的方法
CN102958291B (zh) * 2011-08-23 2015-07-08 北大方正集团有限公司 一种印刷电路板的制作方法以及印刷电路板
CN102711382A (zh) * 2012-06-14 2012-10-03 广州美维电子有限公司 Pcb逐层对位镭射钻孔的方法
CN105764272A (zh) * 2016-03-25 2016-07-13 柏承科技(昆山)股份有限公司 Hdi板高集中度对位制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109152225A (zh) * 2018-10-18 2019-01-04 莆田市涵江区依吨多层电路有限公司 一种高密度互联印制电路板的埋孔塞孔方法
CN111988915A (zh) * 2020-08-17 2020-11-24 深圳市众阳电路科技有限公司 一种pcb树脂塞孔的制作工艺
CN114727486A (zh) * 2021-01-04 2022-07-08 鹏鼎控股(深圳)股份有限公司 线路板的制备方法
CN114727486B (zh) * 2021-01-04 2024-03-15 鹏鼎控股(深圳)股份有限公司 线路板的制备方法
CN114845484A (zh) * 2022-05-05 2022-08-02 博敏电子股份有限公司 一种多层板的跨层盲孔对位方法
WO2023216334A1 (zh) * 2022-05-12 2023-11-16 广州美维电子有限公司 一种微盲孔镭射对位方法及系统

Also Published As

Publication number Publication date
CN106376186B (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
CN106376186A (zh) 一种互联pcb及其提高盲孔和线路层对准度的制作方法
CN101697660B (zh) 一种阶梯槽底部图形化线路板及其加工方法
CN103974561B (zh) 一种超厚铜电路板bga的制作方法
CN105764258A (zh) 一种在pcb上制作阶梯槽的方法
CN105744765B (zh) 一种在pcb上制作短槽孔的方法
CN108882557B (zh) Pcb板的背钻方法、装置及设备
CN103533741A (zh) 一种双面厚铜板及其制作方法
CN106793572A (zh) 多层线路板激光成盲孔的打孔方法
CN107787129A (zh) 印刷电路板金属化半通孔加工方法
CN102917554A (zh) 双铜芯多层板制作方法
CN105517349B (zh) 背钻检测方法
CN104427762B (zh) 埋阻印制板及其制作方法
CN104918423B (zh) 一种可检测内层孔环的线路板制作方法
CN105792527A (zh) 一种凹蚀印制电路板的制作方法
CN107820365A (zh) 一种pcb的加工方法及pcb
CN104684263B (zh) 一种阴阳厚铜电路板的加工方法
CN105682363B (zh) 一种板边金属化的pcb的制作方法
CN106961795A (zh) 一种pcb成型方法
CN106525114A (zh) 一种正片工艺中生产线制孔能力的测试方法
CN104053311A (zh) 导通孔的制作方法
CN107484357B (zh) 一种非对称式多板材嵌套拼贴式混压板的制作方法
CN110278669A (zh) 多层pcb板上导通孔的制作方法
CN201608969U (zh) 一种阶梯槽底部图形化线路板
CN110708878B (zh) 一种印制电路板的加工方法
CN105430909B (zh) 一种线圈板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant