CN106356403A - 具有晶体管单元和辅助单元的可减饱和的半导体器件 - Google Patents

具有晶体管单元和辅助单元的可减饱和的半导体器件 Download PDF

Info

Publication number
CN106356403A
CN106356403A CN201610553186.2A CN201610553186A CN106356403A CN 106356403 A CN106356403 A CN 106356403A CN 201610553186 A CN201610553186 A CN 201610553186A CN 106356403 A CN106356403 A CN 106356403A
Authority
CN
China
Prior art keywords
unit
semiconductor device
auxiliary unit
threshold voltage
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610553186.2A
Other languages
English (en)
Other versions
CN106356403B (zh
Inventor
R.巴布尔斯克
J.G.拉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106356403A publication Critical patent/CN106356403A/zh
Application granted granted Critical
Publication of CN106356403B publication Critical patent/CN106356403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

提供了具有晶体管单元和辅助单元的可减饱和的半导体器件。一种半导体器件（500）包括晶体管单元（TC），其当施加到栅电极（155）的栅电压超过第一阈值电压（Vthn）时将第一负载电极（310）与漂移结构（120）连接，漂移结构（120）与本体区（115）形成第一pn结（pn1）。在第一负载电极（310）的垂直投影中并且与第一负载电极（310）电连接的第一辅助单元（AC1）配置为至少在第一pn结（pn1）的正向偏置模式中将电荷载流子注入到漂移结构（120）中。第二辅助单元（AC2）配置为当在第一pn结（pn1）的正向偏置模式中栅电压低于比第一阈值电压（Vthn）低的第二阈值电压（Vthp）时以高发射极效率将电荷载流子注入到漂移结构（120）中，并且当栅电压超过第二阈值电压（Vthp）时以低发射极效率将电荷载流子注入到漂移结构（120）中。

Description

具有晶体管单元和辅助单元的可减饱和的半导体器件
背景技术
在诸如MCD（MOS控制二极管）和RC-IGBT（反向导电绝缘栅双极型晶体管）的包括晶体管单元和二极管功能性二者的半导体器件中，移动电荷载流子沿正向偏置pn结涌入半导体区域并且形成密集电荷载流子等离子体，从而导致二极管的低正向电阻。当关注的pn结整流由此从正向偏置改变到反向偏置时，反向恢复电流移除电荷载流子等离子体。反向恢复电流对半导体器件的动态切换损失有贡献。典型地，在pn结从正向偏置改变到反向偏置之前的减饱和时间段，栅控MOS沟道减弱电荷载流子等离子体以便减少动态切换损失。减饱和时间段的结束与整流的开始之间的安全时间段确保半导体器件在整流开始之前处于具有关闭的MOS沟道的闭塞模式中。在安全时间段期间，电荷载流子等离子体部分地恢复并且阻挠于某种程度的减饱和机制。
期望的是改进包括晶体管单元以及二极管功能性的半导体器件的切换特性。
发明内容
利用独立权利要求的主题来实现目的。从属权利要求涉及进一步的实施例。
根据实施例，一种半导体器件包括晶体管单元，配置为当施加到栅电极的栅电压超过第一阈值电压时将第一负载电极与漂移结构连接，漂移结构与本体区形成第一pn结。在第一负载电极的垂直投影中并且与第一负载电极电连接的第一辅助单元配置为至少在第一pn结的正向偏置模式中将电荷载流子注入到漂移结构中。第二辅助单元配置为当在第一pn结的正向偏置模式中栅电压低于比第一阈值电压低的第二阈值电压时以高发射极效率将电荷载流子注入到漂移结构中，并且当栅电压超过第二阈值电压时以低发射极效率将电荷载流子注入到漂移结构中。
根据实施例，一种半导体器件包括半导体本体，其包括漂移结构和形成在栅结构之间从半导体本体的第一表面延伸到漂移结构中的单元台面。单元台面包括瓶颈区段和在瓶颈区段与第一表面之间的宽区段，其中宽区段比瓶颈区段的窄部分更宽。晶体管单元包括与漂移结构形成第一pn结和与源区形成第二pn结的本体区。第一辅助单元平行地电连接到晶体管单元，并且第二辅助单元平行地电连接到晶体管单元，其中第一辅助单元中的瓶颈区段的窄部分比第二辅助单元中的瓶颈区段的窄部分更宽。
在阅读以下详细描述并观看附图时，本领域技术人员将认识到附加特征和优点。
附图说明
附图被包括来提供对本发明的进一步理解并且合并在本说明书中并构成本说明书的一部分。这些图图示了本发明的实施例并且与描述一起用来解释本发明的原理。本发明的其他实施例和意图的优点将是容易意识到的，因为通过参考以下详细描述它们变得更好理解。
图1A组合了根据实施例的具有晶体管单元、第一辅助单元和第二辅助单元的半导体器件的部分的示意性垂直横截面视图。
图1B是图示了用于讨论实施例的效果的图1A的晶体管单元、第一辅助单元和第二辅助单元的特性的示意图。
图1C是图示了操作图1A的半导体器件的方法的示意性时序图。
图2A是根据涉及RC-IGBT的实施例的半导体器件的一部分的示意性垂直横截面视图。
图2B是根据涉及MCD的实施例的半导体器件的一部分的示意性垂直横截面视图。
图3A是根据具有均匀分布的第一辅助单元的实施例的RC-IGBT的示意性水平横截面视图。
图3B是根据具有布置在二极管区域中心的第一辅助单元的实施例的RC-IGBT的示意性水平横截面视图。
图3C是根据具有布置在引导区域（pilot region）中心的一个或多个第一辅助单元的实施例的RC-IGBT的示意性水平横截面视图，所述引导区域被双极区域围绕。
图3D是根据具有布置在引导区域的外围部分中的辅助单元的实施例的RC-IGBT的示意性水平横截面视图，所述引导区域被双极区域围绕。
图4是用于图示根据涉及宽集电极沟道的实施例的辅助单元的布置的RC-IGBT的示意性垂直横截面视图。
图5A是根据涉及由阻挡层结构中的开口限定的辅助单元的实施例的RC-IGBT的一部分的示意性水平横截面视图。
图5B是图5A的半导体器件部分沿线B-B的垂直横截面的示意性平面投影。
图5C是图5A的半导体器件部分沿线C-C的示意性垂直横截面视图。
图6A是根据涉及由具有局部减弱部分的阻挡层结构限定的辅助单元的实施例的沿纵向台面轴的RC-IGBT的一部分的示意性垂直横截面视图。
图6B是根据涉及由单元台面宽度的变化限定的辅助单元的实施例的RC-IGBT的一部分的示意性水平横截面视图。
图6C是根据涉及限定在不同宽度的台面中的辅助单元的实施例的RC-IGBT的一部分的示意性水平横截面视图。
图7A是根据涉及由局部加宽的单元台面限定的辅助单元的另一实施例的RC-IGBT的一部分的示意性水平横截面视图。
图7B是图7A的半导体器件部分沿线B-B的垂直横截面的示意性平面投影。
图7C是图7A的半导体器件部分沿线C-C的示意性垂直横截面视图。
图7D是根据涉及在宽单元台面中的第一辅助单元和在窄单元台面中的第二辅助单元的另一实施例的RC-IGBT的一部分的示意性水平横截面视图。
图8A是用于图示实施例的效果的具有基于包括瓶颈区段的单元台面的注入单元的半导体器件的一部分的示意性垂直横截面视图。
图8B是绘制相对于瓶颈区段的窄部分的不同垂直延伸的栅电压的图8A的注入单元的存储电荷QF和集电极到发射极电压VCE的示意图。
图8C详细示出了图8B的图的在0V的栅电压附近的区段。
图9A组合了根据涉及间位（meta）单元的实施例的半导体器件的部分的示意性垂直横截面视图。
图9B是用于图示图9A中的间位单元的效果的示意图。
图10A是根据关于具有间位单元的RC-IGBT的实施例的半导体器件的一部分的示意性水平横截面视图。
图10B是图10A的半导体器件部分沿线B-B的垂直横截面的示意性平面投影。
图10C是图10A的半导体器件部分沿线C-C的示意性垂直横截面视图。
图11是根据将阻挡层结构与瓶状栅结构组合的实施例的半导体器件的垂直横截面的示意性平面投影。
具体实施方式
在以下详细描述中，参考形成其一部分的附图，并且在附图中作为说明示出了其中可以实践本发明的特定实施例。应理解的是，可以利用其他实施例，并且可以在不偏离本发明的范围的情况下做出结构或逻辑的改变。例如，针对一个实施例说明或描述的特征可以在其他实施例上使用或结合其他实施例使用以产生再进一步的实施例。意图的是，本发明包括这样的修改和变型。使用特定语言来描述示例，这不应解释为限制所附权利要求的范围。附图未按比例缩放并且仅仅用于说明的目的。在不同附图中通过相同附图标记来分别标明对应元件，如果未另外陈述的话。
术语“具有”、“包含”、“包括”、“含有”等是开放的，并且这些术语指示所陈述的结构、元件或特征的存在，但是不排除附加元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文清楚地另有指示。
术语“电连接”描述电连接的元件之间的永久的低欧姆连接，例如所关注元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括可以在电耦合的元件之间提供适于信号传输的一个或多个介于中间的元件，例如可控来暂时地在第一状态提供低欧姆连接和在第二状态提供高欧姆电解耦合的电阻器或元件。
图1A示出了半导体器件500的一部分，例如诸如具有短接栅的MGD（MOS栅控二极管）的MCD、RC-IGBT或者包括MCD或RC-IGBT功能性的器件。硅（Si）、碳化硅（SiC）、锗（Ge）、硅锗晶体（SiGe）、氮化镓（GaN）、砷化镓（GaAs）或任何其他A­IIIBV半导体形成半导体器件500的半导体本体100。
在前侧，半导体本体100具有可以是近似平面或者可以被共面表面区段横跨的第一表面101。在第一表面101与在相对的后侧并且平行于第一表面101的主要平面的第二表面之间的最小距离限定了半导体器件500的电压闭塞能力。例如，针对大约1200V的闭塞电压指定的RC-IGBT的半导体本体100可以具有90µm到110µm的厚度。涉及较高闭塞能力的实施例可以基于具有几百µm的厚度的半导体本体100。
在垂直于横截面平面的平面中，半导体本体100可以具有边长在几毫米范围中的近似矩形形状。第一表面101的法线限定垂直方向，并且与垂直方向正交的方向是水平方向。
半导体本体100包括第一导电类型的漂移结构120。漂移结构120与第二导电类型的本体区115形成第一pn结，其中本体区115形成在第一表面101与漂移结构120之间。
晶体管单元TC、第一辅助单元AC1和第二辅助单元AC2沿着从第一表面101向下延伸到至少第一pn结pn1的栅结构150形成。
栅结构150包括导电栅电极155和将栅电极155与半导体本体100分离的栅电介质151。栅电极155可以是同质结构或者可以具有包括一个或多个含金属层的分层结构。根据实施例，栅电极155可以包括重掺杂多晶硅层或者由重掺杂多晶硅层组成。栅电极155可以电连接到在半导体本体100外部的栅连接器330。栅连接器330可以形成或者可以电耦合或连接到栅极端子G。
栅电介质151可以具有均匀厚度。根据其他实施例，栅电介质151的从第一表面101移开的底部部分可以比定向到第一表面101的顶部部分更厚。栅电介质151可以包括或由以下组成：半导体氧化物，例如热生长或沉积的氧化硅；半导体氮化物，例如沉积或热生长的氮化硅；或者半导体氮氧化物，例如氮氧化硅。
晶体管单元TC还包括第一导电类型的源区110，其与指派给晶体管单元TC的本体区115形成第二pn结pn2。源区110形成在第一表面101与晶体管单元TC的本体区115之间。
晶体管单元TC的源区110以及第一和第二辅助单元AC1、AC2的本体区115电连接到第一负载电极310，第一负载电极310可以形成或者可以电耦合或连接到第一负载端子L1。晶体管单元TC的本体区115也可以电连接到第一负载电极310。漂移结构120电连接到第二负载电极320，第二负载电极320可以形成或者可以电耦合或连接到第二负载端子L2。
在高于第一阈值电压Vthn的栅电压处，反型层沿栅电介质151形成在晶体管单元TC的本体区115中以及在第一和第二辅助单元AC1、AC2中。晶体管单元TC中的反型层形成在源区110与漂移结构120之间的用于少数电荷载流子的MOS栅控沟道。第一和第二辅助单元AC1、AC2中的反型层没有到第一负载电极310的连接。第一和第二辅助单元AC1、AC2关于跨相应单个辅助单元AC1、AC2的正向电压与当第一pn结pn1被正向偏置时的栅电压之间的关系彼此不同。
第一pn结pn1在具有施加在第一负载端子L1（阳极）与第二负载端子L2（阴极）之间的正电压的正向偏置的MCD的情况下被正向偏置，或者在具有施加在第二负载端子L2（集电极）与第一负载端子L1（发射极）之间的负电压的反向偏置的RC-IGBT的情况下被正向偏置。第一和第二辅助单元AC1、AC2关于它们的有关电荷载流子注入效率的行为彼此不同。
第一和第二辅助单元AC1、AC2的不同电荷载流子注入特性可能从不同发射极效率产生，其中发射极效率是空穴电流密度与总电流密度之比。作为示例，发射极效率的变化可以通过穿过第一pn结pn1的不同垂直掺杂剂轮廓来实现。
根据另一实施例，第一和第二辅助单元AC1、AC2可以具有等同或类似的发射极效率，但是关于相邻栅结构150之间的本体区115和/或第一pn结pn1的宽度彼此不同。在第一辅助单元AC1中，通过跨从关注的单元的一侧到相对侧的发射极效率的整合给定的注入效率可以大于第二辅助单元AC2中的注入效率。根据进一步的实施例，辅助单元AC1、AC2可以具有不同的发射极效率和水平尺寸二者。
沿栅结构150形成并且与辅助单元AC1、AC2的本体区115连接的反型沟道增加了关注的单元的注入效率，使得至少第二辅助单元AC2的注入效率可以通过栅极到发射极电压VGE来控制。
在饱和时间段期间，第二辅助单元AC2是有效的，这是因为饱和注入单元以高速率将电荷载流子注入到漂移结构120中并建立密集电荷载流子等离子体。在减饱和时间段中，饱和注入单元AC2是相当欠活跃的，使得电荷载流子等离子体部分地消散。例如，在减饱和期间，饱和注入单元AC2对于VGE>Vth2的平均注入效率可以为饱和注入单元AC2对于VGE<Vth2的平均注入效率的至多50%、或至多10%、或至多1%。
替代地，在减饱和时间段期间，作为减饱和注入单元是有效的第一辅助单元AC1仍然注入足够的电荷载流子以维持跨减饱和注入单元AC1的足够低的正向电压VF。
在减饱和时间段和饱和时间段二者期间，所有类型的单元AC1、AC2、TC可以将电荷载流子注入到漂移结构120中，但是在减饱和时间段中，与饱和时间段相比，饱和注入单元AC2以显著降低的注入效率注入，使得总体更少的电荷载流子被注入到漂移结构120中。
通过提供两种不同类型的注入单元，一种类型可以适于饱和时间段的要求，并且另一类型可以适于减饱和时间段的要求。与仅具有一种类型的减饱和单元的方法相比，可以放松处理约束，并且用于饱和时间段和减饱和时间段的器件参数可以独立于彼此地被调谐。
图1B图示了晶体管单元TC、减饱和注入单元AC1和饱和注入单元AC2的不同特性。以下讨论提及例如如在n沟道RC-IGBT中那样的p型本体区115和n型源区110。对应的考虑应用于具有例如如在p沟道RC-IGBT中那样的p型源区110和n型本体区115的半导体器件500。
根据正向特性701，当施加在栅极端子G与第一负载端子L1之间的栅电压VGL1超过第一阈值电压Vthn时，沿栅电介质151形成在晶体管单元TC的本体区115中的反型层形成MOS栅控沟道，所述MOS栅控沟道将源区110与漂移结构120连接并且在第一负载电极310与漂移结构120之间提供电子路径。同时，归因于没有源区或失去这样的源区与第一负载电极310之间的连接，形成在减饱和与饱和注入单元AC1、AC2的本体区115中的反型层没有到第一负载电极310的连接。这既在正电压施加在第一负载端子L1与第二负载端子L2之间时保持，也在负电压施加在第一负载端子L1与第二负载端子L2之间时保持。
第一反向特性711图示了在负电压施加于第二负载端子L2与第一负载端子L1之间的情况下的跨单个减饱和注入单元AC1的正向电压VF与在第一pn结pn1的正向偏置模式下的栅电压VGL1之间的关系。至少对于低于另外的阈值电压Vth0的栅电压VGL1，单个减饱和注入单元AC1具有针对半导体器件500指定的最大闭塞电压的至多0.2%例如至多0.15%的低正向电压VF。例如，正向电压VF对于具有1200V的闭塞能力的半导体器件是至多2V，或者对于具有6.5kV的闭塞能力的半导体器件是至多5V。根据实施例，正向电压VF在标称反向电流处是至多20V。
当栅电压VGL1超过另外的阈值电压Vth0时，正向电压VF可以随着VGL1增加而增加，或者可以保持近似恒定一直到超过第一阈值电压Vthn。根据实施例，减饱和注入单元AC1的注入效率急剧降低，并且跨减饱和注入单元AC1的正向电压VF对于VGL1>Vth0增加以将减饱和注入单元AC1对其他器件参数的影响保持为低。与高于另外的阈值电压Vth0相比，在低于另外的阈值电压Vth0的情况下，跨第一减饱和注入单元AC1的正向电压降随着栅极到发射极电压VGE增加的增加更不陡峭。第二反向特性721图示了跨单个饱和注入单元AC2的正向电压VF与在第一pn结pn1的正向偏置模式下的栅电压VGL1之间的关系。对于低于第二阈值电压Vthp的栅电压VGL1，跨单个饱和注入单元AC2的正向电压是至多5V，第二阈值电压Vthp比另外的阈值电压Vth0更小。对于VGL1>Vthp，跨单个饱和注入单元AC2的正向电压降随着VGL1的增加而急剧增加，其指示饱和注入单元AC2的电荷载流子注入效率在Vthp与Vth0之间急剧降低。与在另外的阈值电压Vthp之上相比，在低于第二阈值电压Vthp的情况下，跨饱和注入单元AC2的正向电压降随着栅极到发射极电压VGE的增加的增加更不陡峭。
图1B还示出了对于VGL1<Vthp的饱和注入单元AC2的总体电荷载流子注入效率 ηAC21高于对于VGL1=Vth0的饱和注入单元AC2的总体电荷载流子注入效率ηAC22，其中总体电荷载流子注入效率是在相应单元类型的局部发射极效率上的表面整合。减饱和注入单元AC1对于VGL1<Vthp可以展示出比饱和注入单元AC2更低的总体电荷载流子注入效率，但是维持足够的电荷载流子注入效率至少一直到VGL1=Vth0，使得尽管相比较而言低的总体电荷载流子注入效率，但是减饱和注入单元AC1可以在栅电压VGL1介于第二阈值电压Vthp与另外的阈值电压Vth0之间的情况下在减饱和时间段内维持低正向电压VF。
典型地，用于可减饱和RC-IGBT的三级方法依赖于利用一方面在-15V的栅极到发射极电压VGE处的高注入效率与另一方面在VGE=0V处的低注入效率之间的大散布设计的注入单元。在RC-IGBT的反向导电模式（RC模式）的注入时间段期间，其中第一pn结pn1是正向偏置的。注入单元是活跃的并且以高注入效率将电荷载流子注入到漂移结构120中，以实现密集电荷载流子等离子体。在整流之前的减饱和时间段中，因此在第一与第二负载端子L1、L2之间的电压改变极性之前，注入单元被减饱和并仅以显著更低的注入效率来注入电荷载流子，使得电荷载流子等离子体密度减弱。
减饱和越有效，注入效率的散布越大。然而，当形成具有注入模式与减饱和模式之间的高散布的注入单元时，其证明是在VGE=0处的正向电压VF可以强烈地取决于工艺波动。
替代地，本实施例依赖于两种类型的注入单元。饱和注入单元AC2可以设计为具有在VGL1=-15V处的注入效率与在VGL1=0V处的注入效率之间的高散布，使得可以实现高减饱和效率。减饱和注入单元AC1可以设计为没有在VGL1=-15V处的注入效率与在VGL1=0V处的注入效率之间的散布或者具有在VGL1=-15V处的注入效率与在VGL1=0V处的注入效率之间的低散布，但是具有确保在VGL1=0V处和接近VGL1=0V处的足够低的正向电压VF，例如小于3V，其中正向电压降VF较不倾向于工艺波动。作为结果，实施例将高减饱和效率与持久地低的正向电压VF组合，即使在减饱和时间段期间也是如此。
图1C示意性地示出了基于图1A和1B的半导体器件500的RG-IGBT的操作模式。
在RC-IGBT的RC模式的饱和时间段Sat期间，栅极到发射极电压VGE低于Vthp，并且饱和注入单元AC2以高效率将电荷载流子注入到漂移结构120中，从而导致高存储电荷QF。集电极到发射极电压VCE在饱和时间段Sat期间通过反向二极管的正向电压VF1给出，其中反向二极管的特性通过饱和注入单元AC2来支配。反向二极管的正向电压VF1以及正向电阻Rfwd是低的。
在t=t1处，VGE上升到Vthp<VGE<Vth0，并且减饱和时间段Desat开始。饱和注入单元AC2切换到低注入模式。电荷载流子等离子体密度和存储电荷急剧降低，而正向电压上升并且正向电阻Rfwd增加。但是减饱和注入单元AC1仍然是活跃的并且确保反向二极管的持续的相比较而言低的正向电压VF2。
在某个时间之后，可以触发可以改变跨RC-IGBT的电压偏置的过程。例如，在半桥的另一部分中的半导体开关被接通而RC-IGBT保持关断。在关断期间，RC-IGBT的电压偏置可以重复地从反向偏置改变到正向偏置，以及反之亦然。最后，电压偏置可以改变到正向偏置，借此，RC-IGBT整流并且可以直接改变到闭塞状态中。
因为电荷载流子等离子体密度已经减小，所以与没有减饱和时间段Desat相比，更小数目的电荷载流子必须从半导体本体100排出，并且切换损失减小。因为减饱和在没有形成任何MOS栅控沟道的情况下进展，所以RC-IGBT可以立即将完全闭塞电压维持在正向偏置状态的闭塞阶段Blk。当整流电荷载流子流动结束时，栅电压可以再次降低到低于第二阈值电压，以便改进相对于伴随着整流电荷载流子流动的强电流细丝的鲁棒性并且避免栅电势在Vthn之上的动态增加。
之后，例如在t=t3处，VGE可以上升到Vthn之上，晶体管单元TC中的MOS栅控沟道接通并且RC-IGBT改变到正向偏置状态的导电阶段Cnd。
第一、第二和另外的阈值电压Vthn、Vthp、Vth0被选择来满足针对栅电压电平指定的最坏情况条件。例如，可以选择Vth0，使得减饱和注入单元AC1的正向电压对于1200V器件在减饱和模式的整个容许栅电压范围上低于15V。可以选择第二阈值电压Vthp，使得第二辅助单元AC2对总体空穴注入仅贡献至低的程度，例如在减饱和模式的完整容许栅电压范围上的至多30%或至多15%或至多5%。
例如，可耗尽三级RC-IGBT的数据表可以针对在MOS栅控沟道上的切换指定+10到+25V的栅电压电平，针对减饱和模式指定-3V到+3V的栅电压电平，以及针对饱和模式指定-15到-25V的栅电压电平。
对于具有以上规范的RC-IGBT，第一阈值电压Vthn可以是+1V与+10V之间的大约中间，例如接近5.5V。另外的阈值电压Vth0可以介于减饱和模式的最大容许电压电平与第一阈值电压Vthn之间，由此在介于+1.0V与+5.0V之间（例如介于2V与3V之间）的范围中。第二阈值电压Vthp可以是介于-15V与减饱和模式的最小容许电压电平之间的中间，由此在介于-10V与-1V之间的范围中，例如在-5.5V处。
图2A图示了根据实施例的RC-IGBT或包括RC-IGBT 501的半导体器件。如上文所描述的，在包括漂移结构120的硅半导体本体100的前侧，晶体管模块601包括可控单元Ce，所述可控单元Ce可以是如上文所描述的晶体管单元TC、减饱和注入单元AC1或饱和注入单元AC2。可控单元CE的控制电极电连接到栅导体330，栅导体330可以形成或可以电连接或耦合到栅极端子G。可控单元CE的源和本体区电连接到第一负载电极310，第一负载电极310可以形成或可以电连接或耦合到发射极端子E。
漂移结构120包括漂移区121并且可以直接邻接到可控单元Ce中的本体区。根据其他实施例，较重掺杂的阻挡层可以夹在本体区115与漂移区121之间。在漂移区121中，掺杂剂浓度可以随着与其垂直延伸的至少部分中的第一表面101的距离的增加而逐渐或步进地增加或降低。根据其他实施例，掺杂剂浓度可以在完整漂移区121中近似均匀。漂移区121中的平均掺杂剂浓度可以介于1E12cm-3与1E15cm-3之间，例如在从5E12 cm-3到5E13 cm-3的范围中。
在相对的后侧沿着第二表面102形成的基座层130直接邻接第二负载电极320，第二负载电极320可以形成或者可以电连接到集电极端子C。基座层130包括本体区115的导电类型的第一区131和漂移结构120的导电类型的第二区132。第一和第二区131、132分别从漂移结构120延伸到第二负载电极320。第一区131如后侧发射极区那样的有效，后侧发射极区将少数电荷载流子注入到在正向偏置状态的导电阶段中的漂移结构120中。第二区132如集电极短接的那样有效，集电极短接使RC模式中的后侧发射极区旁路。
第一区131可以与第二区132在RC-IGBT 501的双峰（bimodal）区域620中交替。除了双峰区域620之外，RC-IGBT 501可以包括具有引导区133的引导区域610，其中引导区133的水平延伸是双峰区域620中的第一区131的水平延伸的至少两倍大，例如至少十倍大。引导区133支持正向偏置状态的导电阶段的启动（ignition）。
第一和第二区131、132中以及如果适用的话，引导区133中的掺杂剂浓度足够高以确保与第二负载电极320的低欧姆接触。例如，在p掺杂的第一、第二或引导区131、131、133中沿第二表面102的最大掺杂剂浓度可以是至少1E16 cm-3，例如至少5E17 cm-3。在n掺杂的第一、第二或引导区131、132、133中的最大掺杂剂浓度可以是至少1E18 cm-3。
漂移结构120可以包括漂移区121的导电类型的场停止层128，其中场停止层128将漂移区121与基座层130分离。场停止层128中的平均净掺杂剂浓度是漂移区121中的最大净掺杂剂浓度的至少两倍高，并且是基座层130的第二区132中的平均掺杂剂浓度的至多一半。漂移结构120可以包括另外的掺杂区，例如形成补偿结构的区、用于局部增加电荷载流子等离子体密度的阻挡层区和/或使电场局部成形的缓冲区。
图2B提及MCD 502或包括MCD 502的半导体器件。可控单元Ce的源和本体区可以电连接到第一负载电极310，第一负载电极310可以形成或可以电连接到阳极端子A。可控单元Ce的栅电极可以电连接栅极端子或电连接到第一负载电极310。基座层130是漂移区121的导电类型的重掺杂层，其中基座层130中沿第二表面102的最大净掺杂剂浓度确保到第二负载电极320的低欧姆接触，第二负载电极320形成或电连接到阴极端子K。为了进一步的细节，参照图2A的RC-IGBT 501的描述。
减饱和注入单元AC1与饱和注入单元AC2的总面积比范围可以从1:1到1:10000，例如从1:20到1:500。晶体管单元TC与注入单元AC1、AC2的总面积比可以在从200:1到1:50、例如从10:1到1:10的范围中。饱和与减饱和注入单元AC2、AC1的放置可以与第一、第二和引导区131、132、133在后侧的位置不相关。
在图3A中，RC-IGBT 501包括双极区域620，并且相比较而言小的第一辅助单元AC1均匀地分布在完整双极区域620内。均匀分布的减饱和注入单元AC1避免了在整流期间的高局部电流密度。反向恢复电荷Qrr的雪崩诱发部分可以被保持为小。根据其他实施例，前侧处的饱和与减饱和注入单元AC2、AC1与后侧处的第一、第二和引导区131、132、133的图案对齐。
在图3B中，减饱和注入单元AC1被放置在围绕引导区域610的双峰区域620中。在半导体本体100的向后侧定向的部分中，反向电流在RC模式的饱和时间段期间主要在双峰区域620中流动。通过将减饱和注入单元AC1仅放置在双峰区域620中，反向电流在整流前不久在半导体本体100的完整垂直延伸上几乎专门在双峰区域620中流动。在减饱和时间段期间将电荷载流子专门注入在双峰区域620中导致电荷载流子等离子体集中在双峰区域620中。结果，整流电荷载流子流动没有或仅有弱水平分量，并且不生成足够的水平电压降来启动来自引导区域610的电荷载流子注入。防止引导区133不想要的启动。
如在图3B中所图示的，连续的减饱和注入单元AC1可以围绕引导区域610，其中减饱和注入单元AC1可以被定中心到围绕引导区域610的双峰区域620。作为结果的引导区域610的反向电流增益为低。根据其他实施例，多个隔离的减饱和注入单元AC1可以布置在定中心到双峰区域620并且围绕引导区域610的条中。
图3C到3D示出了具有形成在引导区133的垂直投影中的引导区域610中的减饱和注入单元AC1。减饱和注入单元AC1局部地增加引导区域610的反向电流增益，并且以该方式可以改进RC-IGBT 501的切换柔软度（softness）。已经在之前被注入通过减饱和注入单元AC1的少数电荷载流子（例如，在n沟道RC-IGBT 501的情况下的空穴）可以在整流期间启动引导区133，使得本体区115、漂移结构120和引导区133形成的双极型晶体管接通。引导区133的启动可以改进切换行为的柔软度以及以增加的切换损失为代价改进对于振荡的鲁棒性。
在图3C的RC-IGBT 501中，一个或者小数目的减饱和注入单元AC1被放置在引导区133的中心，以增加减饱和注入单元AC1之前注入的电荷载流子的水平路径长度。
在图3D中，第一减饱和注入单元AC1对称地布置在引导区域610的边缘并且接近双峰区域620，以实现低切换损失与高切换柔软度之间的折衷。
图4示出了具有扩展的第二区132的RC-IGBT 501中的减饱和注入单元AC11、AC12、AC13的可能位置，扩展的第二区132提供了用于RC模式的集电极短接。根据其中减饱和注入单元AC11放置在第二区132的垂直投影中并且处于到邻接的第一区131的大水平距离z1处的实施例，在减饱和期间通过半导体本体100的反向电流主要在第二区132与减饱和注入单元AC11之间在垂直方向上流动。电荷载流子等离子体密度在第一区131的垂直方向上保持低。当RC-IGBT整流时，作为结果的整流电荷载流子流动没有或者仅有弱水平分量，不生成或仅生成低的沿第一区131与漂移结构120之间的pn结的水平电压降，并且不启动由可控单元CE的本体区115、漂移结构120和第一区131形成的双极型晶体管。
通过将减饱和注入单元AC12、AC13放置在到第二区132的垂直投影中的第一区131的小水平距离z2处和/或在到第一区131的垂直投影中的第二区132的水平距离z3处，导致了第一区131的垂直投影中的增加的电荷载流子等离子体密度，使得在整流期间的电荷载流子流动具有水平分量。作为结果的水平电压降可以触发双极型晶体管的启动，使得可以改进切换柔软度，如果以增加的切换损失的代价可适用的话。减饱和注入单元AC11、AC12、AC13关于形成集电极短接的第二区132的放置以及减饱和注入单元AC1的数目和横向延伸确定了整流电荷载流子流动触发来自第一区131的电荷载流子注入所处的条件。
减饱和注入单元AC1与饱和注入单元AC2的不同之处在于：减饱和注入单元AC1具有更高的阈值电压，一直到它们以高效率注入电荷载流子的阈值电压。作为示例，该效果可以通过注入单元AC1、AC2中的几何尺寸和/或掺杂剂梯度的变化来实现。
图5A到5C提及RC-IGBT 501或包括具有减饱和注入单元AC1的RC-IGBT 501的其他半导体器件，减饱和注入单元AC1由注入单元AC1、AC2的本体区115与漂移区121之间的阻挡层结构125的局部变化形成。
RC-IGBT 501基于如关于图1A到1C所详细描述的半导体本体100，其中半导体本体100包括第一导电类型的漂移结构120、在第一表面101与漂移结构120之间的第二相反导电类型的本体区115以及夹在漂移结构120与第二表面102之间的基座层130。
对于图示的n沟道RC-IGBT 501，第一导电类型是n型，并且第二导电类型是p型。如下文概述的类似考虑应用于其中第一导电类型是p型和第二导电类型是n型的p沟道RC-IGBT。
漂移结构120包括具有掺杂剂浓度的漂移区121，所述掺杂剂浓度至少在其垂直延伸的部分中可以随着到第一表面101的距离的增加而逐渐或步进地增加或降低。根据其他实施例，漂移区121中的掺杂剂浓度可以近似均匀。对于基于硅的RC-IGBT 501，漂移区121中的平均掺杂剂浓度可以介于1E12 cm-3与1E15 cm-3之间，例如在从5E12 cm-3到1E14 cm-3的范围中。在基于SiC的RC-IGBT 501的情况下，漂移区121中的平均掺杂剂浓度可以介于5E14 cm-3与1E17 cm-3之间，例如在从1E15 cm-3到1E16 cm-3的范围中。
基座层130包括本体区115的导电类型的第一区131和漂移区121的导电类型的第二区132。第一区131如后侧发射极区那样的有效，所述后侧发射极电极区将少数电荷载流子注入到在导电阶段中的漂移区121中。第二区132形成使RC模式中的第一区131旁路的集电极短接。第一和第二区131、132中的杂质浓度足够高来用于形成与直接邻接第二表面102的金属的欧姆接触。p型区的平均掺杂剂浓度可以是至少1E16 cm-3，例如5E17 cm-3，并且n型区的平均掺杂剂浓度可以是至少1E18 cm-3，例如至少5E19 cm-3。
漂移结构120可以包括漂移区121的导电类型的场停止层128。场停止层128将基座层130与漂移区121分离，其中场停止层128中的平均掺杂剂浓度可以比基座层130的平均掺杂剂浓度低至少50%，例如低至少一个数量级，并且可以比漂移区121中的高至少100%，例如高至少一个数量级。
基座层130的第一和第二区131、132分别从第二表面102延伸到场停止层128，或者在没有场停止层的情况下延伸到漂移区121。第一区可以是通过第二区132水平嵌入的形成网格的点，或反之亦然。根据其他实施例，作为示例，第一和第二区131、132可以是平行于第一水平方向行进的条，或者可以形成嵌套的矩形框架。晶体管单元TC、饱和注入单元AC2和减饱和注入单元AC1的控制结构150从第一表面101延伸到漂移区121中。半导体本体100的在相邻控制结构150之间的部分形成单元台面 170。
控制结构150可以是沿单元台面 170的延伸方向延伸的条。根据实施例，延伸方向可以是专门平行于第一水平方向，使得单元台面 170和控制结构150是直条结构。根据另一实施例，延伸方向关于第一水平方向改变，使得单元台面 170和控制结构150形成交错的条。
单元台面 170可以以例如400nm到20μm、例如800nm到2μm的均匀中心到中心距离规则布置。第一表面101与控制结构150的底部之间的距离范围可以从1μm到30μm，例如从2μm到6μm。单元台面 170的横向宽度范围可以从0.05μm到10μm，例如从0.1μm到1μm。
控制结构150包括栅电极155和将栅电极155与半导体本体100分离的栅电介质151。栅电极155可以是同质结构或者可以具有包括一个或多个导电层的分层结构。根据实施例，栅电极155可以包括重掺杂多晶硅或者由重掺杂多晶硅组成。栅电极155可以电连接到栅极端子G。
栅电介质151可以包括或由以下组成：半导体氧化物，例如热生长或沉积的氧化硅；半导体氮化物，例如沉积或热生长的氮化硅；或者半导体氮氧化物，例如氮氧化硅。
晶体管单元TC、饱和注入单元AC2和减饱和注入单元AC1可以沿水平方向直接彼此级联。
图5A示出了沿控制结构150的纵轴限定的第一水平方向直接级联的晶体管单元TC、饱和注入单元AC2和减饱和注入单元AC1。晶体管单元TC、饱和注入单元AC2和减饱和注入单元AC1可以直接彼此邻接，其中不同单元类型之间的转变可以是逐渐的或突然的。根据其他实施例，晶体管单元TC和减饱和注入单元AC1沿平行于彼此行进的不同控制结构150形成。
本体区115形成在单元台面 170的向第一表面101定向的第一区段中并且可以直接邻接饱和与减饱和注入单元AC2、AC1中的第一表面101。本体区115中的平均净杂质浓度可以在从1E16 cm-3到5E18 cm-3的范围中，例如在1E17 cm-3与5E17 cm-3之间。每个本体区115可以与漂移结构120形成第一pn结pn1。
指派给晶体管单元TC的单元台面 170的部分包括与晶体管单元TC的本体区115形成第二pn结pn2的源区110。指派给饱和与减饱和注入单元AC2、AC1的单元台面 170的部分可以没有任何源区或者包括没有到第一负载电极310的连接的源区。
源区110可以形成为从第一表面101延伸到本体区115中的阱并且限定沿相应单元台面 170的纵向水平轴布置的晶体管单元TC。没有源区110的阴影区域将指派给相同单元台面 170的相邻晶体管单元TC分离，其中在阴影区域中，饱和和减饱和注入单元AC2、AC1的本体区115直接邻接第一表面101。晶体管单元TC和阴影区域沿相应单元台面 170的纵轴交替。
沿纵轴布置的相邻源区110之间的距离可以在从1μm到200μm的范围中，例如在从3μm到100μm的范围中。
电介质结构200可以将第一负载电极310与第一表面101分离。作为示例，电介质结构200可以包括来自氧化硅、氮化硅、氮氧化硅、掺杂或未掺杂硅玻璃（例如BSG（硼硅玻璃）、PSG（磷硅玻璃）或BPSG（硼磷硅玻璃））的一个或多电介质层。
第一负载电极310可以形成发射极端子E或者可以电耦合或连接到RC-IGBT 501的发射极端子E。
接触结构315从第一负载电极310延伸通过电介质结构200到半导体本体100中。接触结构315将第一负载电极310与源区110和本体区115电连接。多个空间分离的接触结构315可以直接邻接相应单元台面 170，其中接触结构315中的至少一些可以指派给源区110。其他实施例可以提供沿相应单元台面 170的整个纵向延伸延伸并且直接邻接阴影区域中的本体区115的条状接触结构315。
第二负载电极320直接邻接第二表面102和基座层130。第二负载电极320可以形成或者可以电连接到集电极端子C。
第一和第二负载电极310、320中的每一个可以由以下（一种或多种）主要成分组成或包含以下作为（一种或多种）主要成分：铝（Al）、铜（Cu）或者铝或铜的合金，例如AlSi、AlCu或AlSiCu。根据其他实施例，第一和第二负载电极310、320中的至少一个可以包含以下作为（一种或多种）主要成分：镍（Ni）、钛（Ti）、钨（W）、钽（Ta）、银（Ag）、金（Au）、铂（Pt）和/或钯（Pd）。例如，第一和第二负载电极310、320中的至少一个可以包括两个或更多的子层，其中每个子层包含Ni、Ti、Ag、Au、Pt、W和Pd中的一个或多个作为（一种或多种）主要成分，例如，硅化物、氮化物和/或合金。
单元台面 170还包括阻挡层结构125，阻挡层结构125可以夹在本体区115与漂移区121之间，使得阻挡层结构125与本体区115形成第一pn结pn1并且与漂移区121形成单极同质结。阻挡层结构125具有与漂移区121相同的导电类型。阻挡层结构125中的平均掺杂剂浓度是漂移区121中的平均掺杂剂浓度的至少十倍高。根据实施例，阻挡层结构125中的平均掺杂剂浓度范围可以从1E16 cm-3到1E18 cm-3，例如从1E17 cm-3到5E17 cm-3。在n沟道IGBT 501的情况下，阻挡层结构125中的杂质可以是磷（P）、砷（As）、铯（Se）和/或硫（S）原子/离子。
根据其他实施例，阻挡层结构125可以嵌入在本体区115内，使得本体区115的部分将阻挡层结构125与漂移区121分离。根据进一步的实施例，阻挡层结构125在到第一pn结pn1的一距离处形成在漂移区121内。
在正向偏置状态的导电阶段中，阻挡层结构125形成针对电荷载流子从电荷载流子等离子体逃逸的阻挡层并且增加电荷载流子等离子体密度。另外，在更重掺杂的阻挡层结构125中，少数电荷载流子以较高速率复合，使得阻挡层结构125关于漂移区121减小少数电荷载流子发射极效率。阻挡层结构125至少形成在饱和注入单元AC2中并且还可以形成在晶体管单元TC中。
图5C示出了阻挡层结构125中的间隙125a。间隙125a关于漂移区121局部地增加发射极效率并且限定减饱和注入单元AC1。
图6A的n沟道RC-IGBT 501示出了限定减饱和注入单元AC1的阻挡层结构125的局部减弱部分125b。在减饱和注入单元AC1中，在减弱部分125b中的平均掺杂剂浓度/剂量是阻挡层结构125的在减饱和注入单元AC1中的减弱部分125b外部的部分中的掺杂剂浓度/剂量的至多50%，例如至多10%。
在图6B中，RC-IGBT 501包括在单元台面 170的窄部分中的饱和注入单元AC2和单元台面 170的宽部分中的减饱和注入单元AC1，其中窄部分具有窄台面宽度y1，其中宽部分具有宽台面宽度y2。在减饱和注入单元AC1中，每单元长度单位的局部注入效率比在饱和注入单元AC2中更高。但是因为对于VGE<Vthp，指派给饱和注入单元AC2的总面积比指派给减饱和注入单元AC1的总面积更大，所以通过饱和注入单元AC2的总注入可以超过通过减饱和注入单元AC1的总注入。
在图6C中，RC-IGBT 501包括在窄单元台面 170x中的具有窄台面宽度y1的饱和注入单元AC2，和在宽单元台面 170y中的具有宽台面宽度y2的减饱和注入单元AC1。根据实施例，宽台面宽度y2可以在从100nm到20μm的范围中，例如在从300nm到1000nm或者从400nm到800nm的范围中，而窄台面宽度y1可以在从10到400nm的范围中，例如在从50到200nm的范围中，并且其中宽台面宽度y2比窄台面宽度y1大至少90nm。
晶体管单元TC可以形成在窄单元台面 170x中、在宽单元台面 170y中或在它们的二者中。尽管在减饱和注入单元AC1中，每单元长度单位的局部注入效率可以比在饱和注入单元AC2中更高，但是对于VGE<Vthp，如果指派给饱和注入单元AC2的总面积相对于指派给减饱和注入单元AC1的总面积足够大，则通过饱和注入单元AC2的总注入可以超过通过减饱和注入单元AC1的总注入。
图6A到6C的实施例可以彼此组合。例如，图6C的RC-IGBT 501可以包括如图6A中所图示的图案化阻挡层结构125或非图案化阻挡层结构125或者不包括任何阻挡层结构。
图7A到7C提及具有瓶状控制结构150的n沟道RC-IGBT 501。控制结构150包括凸出区段150a和在凸出区段150a与第一表面101之间的窄区段150b，其中窄区段150b从第一表面101向下延伸到至少第一pn结pn1。窄区段150b具有宽度wc1。在凸出区段150a中，控制结构150具有大于第一宽度wc1的最大宽度wc2。最大宽度wc2是大于窄区段150b的宽度wc1的至少50nm，例如至少100nm。
相应地，单元台面 170具有夹在控制结构150的相邻窄区段150b之间的宽区段170b和夹在控制结构150的相邻凸出区段150a之间的瓶颈区段170a。宽区段170b包括至少本体区115和第一pn结pn1以及漂移区121的部分。宽区段170b在单元台面170的指派给晶体管单元TC和饱和注入单元AC2的部分中的台面宽度wm1a在从100nm到900nm的范围中，例如在从300nm到800nm的范围中。瓶颈区段170a在单元台面 170的指派给晶体管单元TC和饱和注入单元AC2的部分中的最小台面宽度wm2a可以在从10nm到400nm的范围中，例如在从50nm到200nm的范围中。瓶颈区段170a分别地包括漂移区121的部分并且可以包括阻挡层结构的部分。
单元台面 170在饱和注入单元AC2中的台面宽度可以与在晶体管单元TC中相同。单元台面 170的指派给减饱和注入单元AC1的部分可以比单元台面 170的指派给饱和注入单元AC2的部分更宽。例如，单元台面 170的部分的瓶颈区段170a的在减饱和注入单元AC1中的窄部分的宽度wm2b比单元台面 170的部分的瓶颈区段170a在饱和注入单元AC2中的窄部分的宽度wm2a大至少10%，例如大至少30%。例如，宽度wm2b可以比宽度wm2a大至少50nm，例如至少150nm。
在下文中，参照图1B中的阈值电压的定义。当低于第二阈值电压Vthp的栅电压VGE应用于栅极端子G时，p型反型层形成在控制结构150周围的漂移区121中。反型层连接到本体区115，本体区115继而连接到第一负载电极310，使得漂移区121中的反型层如电荷载流子发射极那样的有效。注入的电荷载流子增加了漂移区121中的电荷载流子等离子体密度。高电荷载流子等离子体密度在饱和时间段期间导致RC-IGBT 501的RC模式的反向二极管的低正向电阻和低正向电压。如图5A到5C中所图示的阻挡层结构和栅结构150的凸出形式两者对增加在VGE<Vthp处和在VGE>Vthp处的注入效率之间的散布有贡献。散布越高，在减饱和时间段中的减饱和效率越好。
在RC-IGBT 501的整流之前的RC模式的减饱和时间段期间，栅电压VGE上升到大于第二阈值电压Vthp但是低于另外的阈值电压Vth0的电压。反型沟道消耗。在饱和注入单元AC2中，控制结构150的凸出区段150a遮挡本体区115以免受漂移结构120在控制结构150与基座层130之间的连续部分。饱和注入单元AC2中的本体区115的剩余电荷载流子注入效率为低。
替代地，在减饱和注入单元AC1中，本体区115保持通过单元台面 170的较宽瓶颈部分170a的相比而言高的注入速率，尽管没有沿控制结构150的p型反型层。减饱和注入单元AC1的总体注入效率保持足够高以确保在减饱和时间段期间漂移区121中的足够的电荷载流子等离子体密度以及即使在RC模式的减饱和时间段中跨反向二极管的足够低的正向电压降。归因于减饱和注入单元AC2中较小的关键台面尺寸，由减饱和注入单元AC2支配的正向电压降较不易于受尺寸变化和工艺波动的影响。
RC-IGBT 501组合总体注入效率的高散布和作为结果的高减饱和效率与减饱和时间段中的足够最小注入效率和作为结果的RC模式中的稳定正向电压行为。
图7D提及具有形成在宽单元台面 170y中的减饱和注入单元AC1的布局，宽单元台面 170y具有大于窄单元台面 170x的台面宽度wm1a的台面宽度wm1b，窄单元台面 170x包括饱和注入单元AC2或者饱和注入单元AC2和晶体管单元TC。沿线B-B的横截面可以对应于沿具有台面宽度wm1a和wm1b的图7中的线B-B的横截面，所述台面宽度wm1a和wm1b提及瓶颈台面的宽台面区段的宽度。宽单元台面 170y可以包括源区110或可以没有源区110。晶体管单元TC和饱和注入单元AC1可以形成在相同窄单元台面 170x中或在不同的窄单元台面170y中。
根据另一实施例，漂移结构120包括如图5A到5C中所图示的阻挡层结构，并且宽和窄单元台面 170y、170x的侧壁可以是近似垂直的。
图8A到8C图示了RC模式中的反向二极管的正向电压VF、漂移区121中的存储电荷QF以及单元台面 170的瓶颈区段中的窄部分的垂直延伸的相关性。
图8A示出了注入单元AC，其控制结构150具有大约5μm的总垂直延伸。控制结构150是瓶状的，其在接近第一表面101的窄区段150b中具有最小宽度wc1和在远离第一表面101的凸出区段150a中具有最大宽度wc2。最小宽度wc1是大约1μm，并且最大宽度wc2是大约1.2μm。
单元台面 170包括在近似恒定宽度的窄部分中具有大约200nm的宽度wm2的瓶颈区段170a，和在第一表面101与瓶颈区段170a之间具有大约400nm的宽度wm1的宽区段170b。宽区段170b包括本体区115。第一pn结pn1的宽度近似于宽区段170b的宽度wm1。瓶颈区段170a的窄部分的垂直延伸可以在从300nm到4μm的范围中。
在图8B中，连续线801-804示出在包括图8A的注入单元AC的RC-IGBT的RC模式中的作为在瓶颈区段170a的窄部分的2.5 μm (801)、2.1 μm (802)、1.8 μm (803)和1.5 μm(804)的垂直延伸处的栅电压VGE的函数的集电极到发射极电压VCE。点线811、812、813、814示出在单元台面 170的瓶颈区段的窄部分的2.5 μm (811)、2.1 μm (812)、1.8 μm (813)和1.5 μm (814)的垂直延伸处的与注入效率成比例的存储电荷QF。流过该结构的电流的量不取决于栅电压VGE并且在标称值的范围中。
图8C更详细地示出了在VGE=0周围的图8B的图的一部分。
集电极到发射极电压VCE和存储电荷QF二者都强烈地取决于栅电压VGE并且在VG=0V处和周围强烈地改变。指派给1.5μm的窄部分的垂直延伸的集电极到发射极电压梯度804确保在VG=0处针对相应注入单元的低正向电压降，其是三级可减饱和的RC-IGBT的减饱和模式的典型栅电压电平。另一方面，工艺波动可能导致瓶颈区段的窄部分的该垂直延伸小于1.8μm，从而导致大于100V的关注的注入单元AC的正向电压VF和集电极到发射极电压梯度802。
实施例允许将具有确保在VGE=-15V与VGE=0V之间的电荷存储的高散布的电荷存储梯度811的注入单元AC与如下的注入单元组合，所述注入单元具有类似于即使在减饱和栅电压VG=0V处也确保低电压降的集电极到发射极电压梯度804的集电极到发射极电压梯度。
图9A到9B提及除了第一和第二辅助单元AC1、AC2之外还包括第三辅助单元AC3（间位单元）的实施例，第三辅助单元AC3用于即使在超过第一阈值电压Vthn的栅电压VGL1处也维持足够程度的电荷载流子注入，第一阈值电压Vthn是针对通过晶体管单元TC中的本体区115的MOS栅控沟道的阈值电压。
间位单元AC3可以均匀地分布在晶体管单元TC、饱和注入单元AC2以及减饱和注入单元AC1当中。间位单元AC3被设计为使得它们即使在高于第一阈值电压Vthn的栅电压电平处也具有足够高的电荷载流子注入效率。在n沟道RC-IGBT中，间位单元AC3如空穴发射极那样的有效，即使正栅电压VGE包括通过晶体管单元TC的本体区115的反型沟道也是如此。
在用于可减饱和n沟道RC-IGBT的典型三级操作模式中，负栅电压VGE用于增加注入单元中的空穴注入效率。大约0V的栅电压VGE被施加用于减饱和时间段，在所述减饱和时间段中，注入单元的注入效率降低。
另一方面，RC-IGBT的典型应用包括控制RC-IGBT的栅电压和感测电流的驱动器部件，其中驱动器部件可以在感测的电流低于某个阈值时将RC-IGBT接通，所述某个阈值可以是针对RC-IGBT指定的标称集电极电流IC,nom的大约10%。因为对于低电流驱动器部件典型地不始终可靠地检测实际电流方向，所以驱动器部件可以接通RC-IGBT，即使RC-IGBT被反向偏置也是如此。作为结果，驱动器部件即使在RC模式中也可以将+15V的栅电压VGE施加到RC-IGBT的栅极端子。对于该情况，间位单元AC3可以确保足够的空穴被注入到漂移结构120中，以维持足够密集的电荷载流子等离子体并避免跨RC模式中的反向二极管的电压降的失控。间位单元AC3注入足够的电荷载流子以用于维持在高于第一阈值电压Vthn的栅电压处的双极电流。
包括饱和注入单元AC2、减饱和注入单元AC1和间位单元AC3的三种类型的辅助单元允许独立于彼此地适配RC模式中的低于Vthp、介于Vtph与Vth0之间以及高于Vth0的操作模式。间位单元AC3可以专门布置在双极区域中，例如专门在集电极沟道132的垂直投影中。与注入单元AC1相比，间位单元AC3可以具有减小的阳极效率。间位单元AC3可以由本体区115的局部尺寸变化或由单元台面 170中的垂直掺杂剂轮廓的变化来限定。
根据实施例，间位单元AC3中的本体区115可以具有比饱和与减饱和注入单元AC2、AC1的本体区115低的掺杂剂剂量/浓度。根据另一实施例，沿第一pn结pn1的漂移区121中的掺杂剂浓度增加，并且可以形成沿第一pn结pn1延伸的局部阻挡层结构125或阻挡层结构125的局部增强部分125c。根据其他实施例，复合中心的增加的浓度可以减小本体区115中的有效掺杂剂浓度。另一实施例可以增加间位单元AC3中的单元台面 170的宽度。
间位单元AC3与邻接的晶体管单元TC、饱和注入单元AC2或减饱和注入单元AC1之间的转变可以是平滑的或陡峭的。不同的单元类型可以沿相同单元台面 170交替或者可以形成在不同单元台面 170中。因为间位单元AC3的功能包括即使在晶体管单元中的MOS栅控沟道被接通时也要注入电荷载流子，所以间位单元AC3形成在与晶体管单元TC至少5µm，例如至少20µm的最小距离中，并且减饱和注入单元AC1和饱和单元AC2中的至少一个从晶体管单元TC延伸到间位单元AC3。
图10A到10C提及具有直接邻接晶体管单元TC的间位单元AC3的实施例。在间位单元AC3中，阻挡层区125的增强区段125x可以局部地减小本体区115的注入效率。
沿接触结构315，晶体管单元TC的本体区115可以包括重掺杂的接触区115a，其改进晶体管单元TC中的欧姆接触和过电流切换坚固性。相对地，饱和与减饱和注入单元AC1、AC2的本体区115可以没有重掺杂的接触区115。
另外，在接触区115a外部，晶体管单元TC的本体区115可以具有比减饱和注入单元AC1、饱和注入单元AC2或二者的本体区115更高的掺杂剂浓度，使得在关注的注入单元中的本体区的发射极效率低于在晶体管单元TC中。
图11中图示的RC-IGBT 501将阻挡层结构125与如参照图7A到7C所描述的具有瓶颈区段170a的单元台面170组合。在图示的实施例中，阻挡层结构125是均匀的。根据其他实施例，阻挡层结构125可以被图案化并且可以包括如参照图5A到6A所描述的减饱和注入单元AC1中的减弱部分或间隙。进一步的实施例可以包括如参照图9A到10C所描述的间位单元AC3。
尽管已经在本文中说明和描述了特定实施例，但是本领域普通技术人员将意识到的是，多种替代和/或等同实施方式可以取代所示出和描述的特定实施例，而不偏离本发明的范围。本申请意图涵盖本文讨论的特定实施例的任何改编或变型。因此，意图的是仅由权利要求及其等同物来限定本发明。

Claims (25)

1.一种半导体器件，包括：
晶体管单元（TC），配置为当施加到栅电极（155）的栅电压超过第一阈值电压（Vthn）时将第一负载电极（310）与漂移结构（120）连接，漂移结构（120）与本体区（115）形成第一pn结（pn1）；
第一辅助单元（AC1），其在第一负载电极（310）的垂直投影中并且与第一负载电极（310）电连接并且配置为至少在第一pn结（pn1）的正向偏置模式中将电荷载流子注入到漂移结构（120）中；以及
第二辅助单元（AC2），配置为当在第一pn结（pn1）的正向偏置模式中栅电压低于比第一阈值电压（Vthn）低的第二阈值电压（Vthp）时以高发射极效率将电荷载流子注入到漂移结构（120）中，并且当栅电压超过第二阈值电压（Vthp）时以低发射极效率将电荷载流子注入到漂移结构（120）中。
2.如权利要求1所述的半导体器件，其中
第一辅助单元（AC1）配置为当栅电压低于介于第一阈值电压（Vthn）与第二阈值电压（Vthp）之间的另外的阈值电压（Vth0）时以高发射极效率将电荷载流子注入到漂移结构（120）中，并且当栅电压超过另外的阈值电压（Vth0）时以低发射极效率将电荷载流子注入到漂移结构（120）中。
3.如权利要求1或2所述的半导体器件，其中
在低于另外的阈值电压（Vth0）的栅电压处，跨第一辅助单元（AC1）的正向电压降随栅电压的增加的增加比高于另外的阈值电压（Vth0）更不陡峭。
4.如权利要求1到3所述的半导体器件，其中
在低于第二阈值电压（Vthp）的栅电压（VGE）处，跨第二辅助单元（AC2）的正向电压降随栅电压的增加的增加比高于另外的阈值电压（Vthp）更不陡峭。
5.如权利要求1到4所述的半导体器件，其中
在低于第二阈值电压（Vthp）的栅电压（VGE）处，第二辅助单元（AC2）将少数电荷载流子注入到漂移结构（120）中的注入效率比高于第二阈值电压（Vthp）更高。
6.如权利要求1到5所述的半导体器件，其中
在低于第二阈值电压（Vthp）的栅电压（VGE）处，通过第二辅助单元（AC2）进行的少数电荷载流子到漂移结构（120）中的总注入比通过第一辅助单元（AC1）进行的更高。
7.如权利要求1到6所述的半导体器件，还包括：
在漂移结构（120）与第二负载电极（320）之间的基座层（130），基座层（130）包括第一区（131）和分离第一区（131）的相反掺杂的第二区（132），其中第一区（131）和第二区（132）分别从漂移结构（120）延伸到第二负载电极（320）。
8.如权利要求7所述的半导体器件，其中
第一和第二区（131、132）形成在双峰区域（620）中，并且基座层（130）还包括引导区域（610），引导区域（610）包括第一区（131）的导电类型的引导区（133），其中引导区（133）的至少一个水平尺寸超过第一区（131）的对应水平尺寸的至少两倍。
9.如权利要求1到8所述的半导体器件，其中
第一辅助单元（AC1）是均匀分布的。
10.如权利要求8所述的半导体器件，其中
第一辅助单元（AC1）布置在引导区域（610）中。
11.如权利要求10所述的半导体器件，其中
第一辅助单元（AC1）布置在引导区域（610）的中央。
12.如权利要求10或11所述的半导体器件，其中
第一辅助单元（AC1）布置在引导区域（610）的外围部分中。
13.如权利要求8所述的半导体器件，其中
第一辅助单元（AC1）布置在双峰区域（620）中。
14.如权利要求8所述的半导体器件，其中
双峰区域（620）围绕引导区域（610）。
15.如权利要求13所述的半导体器件，其中
第一辅助单元（AC1）以围绕引导区域（610）的条形成在双峰区域（620）中。
16.如权利要求1到15所述的半导体器件，其中
漂移结构（120）包括漂移区（121）和在漂移区（121）与至少在第二辅助单元（AC2）中的本体区（115）之间的阻挡层结构（125），并且阻挡层结构（125）中的平均掺杂剂浓度是漂移区（121）中的平均掺杂剂浓度的至少十倍高。
17.如权利要求16所述的半导体器件，其中
阻挡层结构（125）包括在第一辅助单元（AC1）中的间隙（125a）。
18.如权利要求16所述的半导体器件，其中
在第一辅助单元（AC1）中，阻挡层结构（125）的减弱部分（125b）中的平均掺杂剂浓度是第二辅助单元（AC2）中的阻挡层结构（125）的部分中的平均掺杂剂浓度的至多50%。
19.如权利要求1到18所述的半导体器件，其中
本体区（115）形成在栅结构（150）之间的单元台面（170）中，栅结构（150）包括栅电极（155）并且从包括漂移结构（120）和本体区（115）的半导体本体（100）的第一表面（101）延伸到漂移结构（120）中。
20.如权利要求19所述的半导体器件，其中
指派给第一辅助单元（AC1）的单元台面（170）或单元台面（170）的部分比指派给第二辅助单元（AC2）的单元台面（170）或单元台面（170）的部分更宽。
21.如权利要求19所述的半导体器件，其中
单元台面（170）包括瓶颈区段（170a）和在瓶颈区段（170a）与第一表面（101）之间的宽区段（170b），其中宽区段（170b）比瓶颈区段（170a）的窄部分更宽。
22.如权利要求21所述的半导体器件，其中
第一辅助单元（AC1）的瓶颈区段（170a）的窄部分比第二辅助单元（AC2）的瓶颈区段（170a）的窄部分更宽。
23.如权利要求1到22所述的半导体器件，还包括：
第三辅助单元（AC3），配置为当在第一pn结（pn1）的正向偏置模式中栅电压超过第一阈值电压（Vthn）时，以高发射极效率将电荷载流子注入到漂移结构（120）中，其中
第一辅助单元（AC1）配置为当栅电压低于介于第一阈值电压（Vthn）与第二阈值电压（Vthp）之间的另外的阈值电压（Vth0）时以高发射极效率将电荷载流子注入到漂移结构（120）中，并且当栅电压超过另外的阈值电压（Vth0）时以低发射极效率将电荷载流子注入到漂移结构（120）中。
24.如权利要求1到23所述的半导体器件，其中：
第一辅助单元（AC1）形成在宽单元台面（170y）中，并且第二辅助单元（AC2）形成在窄单元台面（170x）中。
25.一种半导体器件，包括：
半导体本体（100），包括漂移结构（120）和形成在栅结构（150）之间从半导体本体（100）的第一表面（101）延伸到漂移结构（120）中的单元台面（170），单元台面（170）包括瓶颈区段（170a）和在瓶颈区段（170a）与第一表面（101）之间的宽区段（170b），其中宽区段（170b）比瓶颈区段（170a）的窄部分更宽；
晶体管单元（TC），包括与漂移结构（120）形成第一pn结（pn1）和与源区（110）形成第二pn结（pn2）的本体区（115）；
第一辅助单元（AC1），平行地电连接到晶体管单元（TC）；以及
第二辅助单元（AC2），平行地电连接到晶体管单元（TC），其中第一辅助单元（AC1）中的瓶颈区段（170a）的窄部分比第二辅助单元（AC2）中的瓶颈区段（170a）的窄部分更宽。
CN201610553186.2A 2015-07-14 2016-07-14 具有晶体管单元和辅助单元的可减饱和的半导体器件 Active CN106356403B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015111347.3A DE102015111347B4 (de) 2015-07-14 2015-07-14 Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
DE102015111347.3 2015-07-14

Publications (2)

Publication Number Publication Date
CN106356403A true CN106356403A (zh) 2017-01-25
CN106356403B CN106356403B (zh) 2019-09-17

Family

ID=57629744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610553186.2A Active CN106356403B (zh) 2015-07-14 2016-07-14 具有晶体管单元和辅助单元的可减饱和的半导体器件

Country Status (3)

Country Link
US (1) US9899478B2 (zh)
CN (1) CN106356403B (zh)
DE (1) DE102015111347B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9666665B2 (en) * 2014-04-09 2017-05-30 Infineon Technologies Ag Semiconductor device with semiconductor mesa including a constriction
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
CN108604594B (zh) 2016-08-12 2021-10-08 富士电机株式会社 半导体装置及半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
US20100213505A1 (en) * 2009-02-26 2010-08-26 Infineon Technologies Austria Ag Semiconductor device and method for producing a semiconductor device
CN103117295A (zh) * 2011-09-21 2013-05-22 英飞凌科技奥地利有限公司 具有可控反向二极管的功率晶体管
CN103426929A (zh) * 2012-05-21 2013-12-04 英飞凌科技奥地利有限公司 半导体器件及其制造方法、集成电路以及超结半导体器件
CN104681604A (zh) * 2013-11-27 2015-06-03 英飞凌科技股份有限公司 半导体器件和具有势垒区的绝缘栅双极型晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9076838B2 (en) * 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9419080B2 (en) * 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719495A (zh) * 2008-09-30 2010-06-02 英飞凌科技奥地利有限公司 半导体器件及其制造方法
US20100213505A1 (en) * 2009-02-26 2010-08-26 Infineon Technologies Austria Ag Semiconductor device and method for producing a semiconductor device
CN103117295A (zh) * 2011-09-21 2013-05-22 英飞凌科技奥地利有限公司 具有可控反向二极管的功率晶体管
CN103426929A (zh) * 2012-05-21 2013-12-04 英飞凌科技奥地利有限公司 半导体器件及其制造方法、集成电路以及超结半导体器件
CN104681604A (zh) * 2013-11-27 2015-06-03 英飞凌科技股份有限公司 半导体器件和具有势垒区的绝缘栅双极型晶体管

Also Published As

Publication number Publication date
CN106356403B (zh) 2019-09-17
DE102015111347A1 (de) 2017-01-19
US20170018633A1 (en) 2017-01-19
US9899478B2 (en) 2018-02-20
DE102015111347B4 (de) 2020-06-10

Similar Documents

Publication Publication Date Title
CN104867925B (zh) 半导体器件及有与背面电极直接邻接区的rc‑igbt
CN104681604B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
CN106449727B (zh) 防雪崩的准垂直hemt
US9553179B2 (en) Semiconductor device and insulated gate bipolar transistor with barrier structure
CN104347424B (zh) 具有单元沟槽结构和接触点的半导体器件及其制造方法
US10453929B2 (en) Methods of manufacturing a power MOSFET
CN106356403B (zh) 具有晶体管单元和辅助单元的可减饱和的半导体器件
CN105097907B (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN109698230A (zh) 具有dV/dt可控性的IGBT
CN106206701B (zh) 控制反向导电的igbt
CN107564955A (zh) 具有完全耗尽的沟道区的功率半导体器件及其操作方法
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN104979386B (zh) 具有包括收缩部的半导体台面的半导体器件
TW201611240A (zh) 半導體裝置
JPH0147024B2 (zh)
KR102473625B1 (ko) 래치-업 저항 트랜지스터
CN105097905A (zh) 绝缘栅双极晶体管
US10083956B2 (en) Semiconductor device
US20150263149A1 (en) Semiconductor device
CN104916705A (zh) Jfet及其制造方法
US20140284658A1 (en) Semiconductor device
CN106129057B (zh) 双向功率开关
CN105914233B (zh) 一种高鲁棒性快恢复超结功率半导体晶体管及其制备方法
CN107039513A (zh) 具有增强的双极放大的功率半导体晶体管
TWI446549B (zh) 接近自然崩潰裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant