TWI446549B - 接近自然崩潰裝置 - Google Patents

接近自然崩潰裝置 Download PDF

Info

Publication number
TWI446549B
TWI446549B TW096120338A TW96120338A TWI446549B TW I446549 B TWI446549 B TW I446549B TW 096120338 A TW096120338 A TW 096120338A TW 96120338 A TW96120338 A TW 96120338A TW I446549 B TWI446549 B TW I446549B
Authority
TW
Taiwan
Prior art keywords
region
contact
nnbd
collapse
natural
Prior art date
Application number
TW096120338A
Other languages
English (en)
Other versions
TW200849609A (en
Inventor
Guy Silver
Juinerong Wu
Original Assignee
Guy Silver
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38802131&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI446549(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Guy Silver filed Critical Guy Silver
Publication of TW200849609A publication Critical patent/TW200849609A/zh
Application granted granted Critical
Publication of TWI446549B publication Critical patent/TWI446549B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/248—Supports; Mounting means by structural association with other equipment or articles with receiving set provided with an AC/DC converting device, e.g. rectennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

接近自然崩潰裝置 相關申請案之交互參照
本申請案主張序號為11/446,699的美國專利申請案(於2006年6月4日提出申請，名稱為“Near Natural Breakdown Device”)之優先權，序號為11/446,699的美國專利申請案是序號為10/963,357的美國專利申請案(於2004年10月12日提出申請，名稱為“EM Rectifying Antenna Suitable For Use In Conjunction With A Natural Breakdown Device”)之續案部分，這兩個申請之全部內容都以參照方式被併入本文。
發明領域
本發明是關於利用一偏壓在應用於包括高速切換及振盪器應用的裝置之一半導體區域內產生一自然崩潰狀態的半導體裝置。處於零偏壓時，該等裝置之半導體區域具有接近一自然崩潰狀態。在被偏壓之後，該區域處於自然崩潰狀態(被完全空乏)，從而使裝置能夠傳導電流。具有一接近自然崩潰狀態的一半導體裝置之一例子在序列號為10/963,357的美國專利申請案中被揭露，該申請案之名稱為“EMRectifying Antenna Suitable for use in Conjunction with a Natural Breakdown Device”，於2004年10月12日提出申請(“共同審理的申請案”)。
 發明背景
第2圖顯示了一習知的pn接面二極體之電流對電壓特性。第1圖是習知的突變pn接面二極體100之一示意代表圖。如第1圖所示，習知的pn接面二極體100包括p區域101及n區域102。p區域101可(例如)利用一p型摻雜劑(即，電子受子，例如硼)被摻雜，且n區域102可利用一n型摻雜劑(即，電子施子，例如磷)被摻雜。在接近p區域101與n區域102之間的突變接面處，由於這兩個區域之電化學電勢的差值所產生的平衡性及這兩個區域之間的電荷載子(例如，電子及“電洞(holes)”)之擴散使該等電荷載子空乏，以分別在p區域101及n區域102內形成“空乏(depletion)”區域103及104。在一所謂的“突變接面近似”下，空乏區域103之寬度xp 及空乏區域104之寬度xn (具有橫跨該pn接面的一從外部施加的電壓V)分別由以下給出：
其中εs 是矽之介電常數，q是一電子之電荷，是該pn接面之“內建(built－in)”電勢，NA 及ND 分別是p區域101及n區域102之摻雜濃度。
如第2圖所示，水平軸顯示了橫跨pn接面的電壓V，且垂直軸顯示了經過pn接面的二極體電流ID 。如第2圖所示，當橫跨該pn接面的電壓V大於零伏特且大於電壓Vth (“臨界電壓”)時，該pn接面被強烈地“正向偏壓”，且二極體電流ID 隨著電壓V指數倍地增加。當橫跨該pn接面的電壓V小於0伏特但不小於電壓Vbr (“崩潰電壓”)時，該pn接面被“逆向偏壓”，且二極體電流ID 非常小。在逆向偏壓下，當該電壓之幅值增加時，所產生的載子之能量增加，從而引起崩潰現象1 ，例如，處於電壓Vbr 時的穿隧效應(tunneling)及衝擊游離化(impact ionization)。處於電壓Vbr 時，二極體電流ID 變得非常大，且二極體已經“崩潰”。當崩潰時，橫跨該pn接面的平均電場之大小(以每釐米之伏特為單位)由以下經驗運算式給出：
其中ND 是NA 及NB 之較小者。
1 在此揭露中，詞語“非自然崩潰”被用以指崩潰現象，與以下詳細描述的“自然崩潰”及“接近自然崩潰”現象區別。
 發明概要
本發明提供一種“接近自然崩潰狀態”，該“接近自然崩潰狀態”在施加一偏壓時在半導體裝置上產生一自然崩潰狀態。該自然崩潰狀態被用於電流傳導或切換應用。一“接近自然崩潰裝置”(“NNBD”)具有當被偏壓時獲得自然崩潰狀態之新的作用區域。在本發明之一實施例中，該NNBD是一二終端接近自然崩潰裝置。一NNBD可被用於高速振盪器及切換應用。
依據本發明之一實施例，一種用於形成一NNBD的半導體裝置及方法被揭露。該半導體裝置包括形成與一第二區域相鄰的一半導體區域，其中該第一半導體區域是一強制或非強制接近自然崩潰裝置，當一預定電壓具有小於或等於(例如)曾納崩潰及突崩潰的非自然崩潰電壓之幅值時，該第一半導體區域被完全空乏。橫跨該第一及第二區域施加非自然崩潰電壓。該第二區域可是一第二導電類型之一半導體材料，該第二導電類型之極性與該第一導電類型之極性相反。可選擇的方式是，該第二區域可是形成該第一區域之一肖特基能障(schottky barrier)的一金屬。此外，該半導體裝置可包括與該第二區域相鄰的一第三區域，該第二區域及該第三區域都包含半導體材料，使得該第一區域、第二區域及第三區域形成一雙極電晶體。在此一雙極電晶體中，該第一區域可是該雙極電晶體之一射極或一集極。
包括一P－I－N類型二極體結構、一MOSFET及一JFET結構的NNBD裝置也是可能的。
當結合以下詳細描述及附圖考慮時，本發明可被較好地理解。
圖式簡單說明
第1圖是習知的pn接面二極體100之一示意代表圖；第2圖顯示了一習知的pn接面二極體之電流(I)對電壓(V)特性；第3圖是依據本發明之一實施例的一強制接近自然崩潰裝置(NNBD)300之一示意代表圖，該強制接近自然崩潰裝置具有在施加一自然崩潰電壓Vfbr 之前處於一接近自然崩潰狀態的P型區域；第4圖顯示了NNBD 300之電流－電壓(IV)特性；第5(a)圖是依據本發明之一實施例的NNBD 500之一示意代表圖，該NNBD 500是具有在施加一自然崩潰電壓Vfbr NPN 之前處於接近自然崩潰狀態的一集極半導體區域之NPN電晶體；第5(b)圖顯示了當集極半導體區域501在自然崩潰狀態下被完全空乏的NNBD 500之一展開圖；第5(c)圖是依據本發明之一實施例的NNBD 510之一示意代表圖，該NNBD 510是具有在施加一自然崩潰電壓Vfbr PNP 之前處於接近自然崩潰狀態的一集極半導體區域之PNP電晶體；第5(d)圖顯示了當集極半導體區域511在自然崩潰狀態下被完全空乏的NNBD 510之一展開圖；第5(e)圖顯示了一雙極電晶體之集極電流IC 對VCE 的IV曲線；第5(f)圖是依據本發明之一實施例的NNBD 520之一示意代表圖，該NNBD 520是具有在施加一自然崩潰電壓Vfbr 之前處於接近自然崩潰狀態的一射極半導體區域之NPN電晶體；第5(g)圖顯示了當射極半導體區域在自然崩潰狀態下被完全空乏的NNBD 520之一展開圖；第5(h)圖是依據本發明之一實施例的NNBD 530之一示意代表圖，該NNBD 530是具有在施加自然崩潰電壓之前處於接近自然崩潰狀態的集極半導體區域及射極半導體區域之NPN電晶體；第5(i)圖顯示了當集極半導體區域及射極半導體區域在自然崩潰狀態下被完全空乏的NNBD 530之一展開圖；第5(j)圖是依據本發明之一實施例的NNBD 540之一示意代表圖，該NNBD 540是具有在施加一自然崩潰電壓Vfbr 之前處於接近自然崩潰狀態的一射極半導體區域之PNP電晶體；第5(k)圖顯示了當該射極半導體區域在自然崩潰狀態下被完全空乏時的NNBD 540之一展開圖；第5(1)圖是依據本發明之一實施例的NNBD 550之一示意代表圖，以及當集極半導體區域及射極半導體區域在自然崩潰狀態下被完全空乏的NNBD 550之一展開圖，該NNBD 550是具有在施加自然崩潰電壓之前處於接近自然崩潰狀態的集極半導體區域及射極半導體區域之PNP電晶體；第6(a)圖是依據本發明之一實施例的NNBD 600之一示意代表圖，該NNBD 600具有在處於一逆向自然崩潰電壓Vfbr 時被完全空乏的一N型區域；第6(b)圖顯示了NNBD 600之電流－電壓(IV)特性；第6(c)圖是依據本發明之一實施例的NNBD 600之一示意代表圖，該NNBD 600具有在處於一逆向自然崩潰電壓Vfbr 時被完全空乏的一N型區域；第7(a)圖是依據本發明之一實施例的在施加零偏壓時以及施加一逆向偏壓Vfbr 時的NNBD 700之一示意代表圖；NNBD 700表示處於一強制接近自然崩潰狀態下的一強制接近自然崩潰N肖特基二極體；第7(b)圖是依據本發明之一實施例的在施加零偏壓時以及施加一逆向偏壓Vfbr 時的NNBD 710之一示意代表圖；NNBD 710表示處於一強制接近自然崩潰狀態下的一強制接近自然崩潰P肖特基二極體；第8(a)及8(c)圖顯示了NNBD 800及NNBD 820，在處於零偏壓及一自然崩潰電壓Vfbr 時各自包括與一接觸相鄰的一強制接近自然崩潰區域；第8(b)及8(d)圖顯示了NNBD 810及NNBD 830，各自包括兩個強制接近自然崩潰區域，該等強制接近自然崩潰區域各自在零偏壓及一自然崩潰電壓Vfbr 時與一接觸相鄰；第9圖顯示了依據本發明的NNBD架構及在偏壓下的特性之表格；第10(a)圖顯示了在正向電流及正向偏壓下的NNBD 300之IV曲線，當該Vfbr 在其最小偏壓(接近零)時用以在p區域301上產生一自然崩潰狀態。
第10(b)圖顯示了在逆向電流及逆向偏壓下的NNBD 300之IV曲線，當該Vfbr 在其最小偏壓(接近零)時用以在p區域301上產生一自然崩潰狀態。
第11(a)圖顯示了依據本發明之一實施例的NNBD 1100之一示意代表圖，該NNBD 1100是具有一P型接近自然崩潰區域的一NNBD P－I－N二極體；第11(b)圖顯示了依據本發明之一實施例的NNBD 1110之一示意代表圖，該NNBD 1110是具有一N型接近自然崩潰區域的一NNBD P－I－N二極體；第11(c)圖顯示了依據本發明之一實施例的NNBD 1120之一示意代表圖，該NNBD 1120是具有一P型接近自然崩潰區域及一N型接近自然崩潰區域的一NNBD P－I－N二極體；第12圖顯示了依據本發明之一實施例的NNBD 1200之一示意代表圖，該NNBD 1200是具有與一源極接觸相鄰的一接近自然崩潰區域的一NNBD MOSFET電晶體；第13圖顯示了依據本發明之一實施例的NNBD 1300之一示意代表圖，該NNBD 1300是具有與一汲極接觸相鄰的一接近自然崩潰區域的一NNBD MOSFET電晶體；第14圖顯示了依據本發明之一實施例的NNBD 1400之一示意代表圖，該NNBD 1400是具有與一汲極接觸相鄰的一接近自然崩潰區域之一NNBD JFET電晶體；第15圖顯示了依據本發明之一實施例的NNBD 1500之一示意代表圖，該NNBD 1500是具有與一源極接觸相鄰的一接近自然崩潰區域之一NNBD JFET電晶體；第16圖顯示了依據本發明之一實施例的NNBD 1600之一示意代表圖，該NNBD 1600是一具有與一閘極接觸相鄰的一接近自然崩潰區域之一NNBD JFET電晶體。
為了有利於該等圖式之間的比較，類似的元件由類似的參考符號表示。
 較佳實施例之詳細說明
以下詳細描述是指當整個區域被空乏多數載子時，被完全空乏的p型區域或n型區域。此區域可包括以任何適合形式、形狀、尺寸、層、結構、傳導性或濃度的不同材料。雖然此處所示的NNBD之例子及圖式顯示了同質或均勻的摻雜劑濃度之區域，但是此等區域只是為了說明目的被提供。本發明同樣可應用於其各個區域內的該等摻雜劑濃度是非同質或非均勻的半導體裝置。除此之外，本發明可應用於具有異質接面的裝置。
如共同審理的申請案中所描述，當一半導體裝置之該等半導體區域(P型或N型)中的一者被完全空乏而沒有施加一外部偏壓時，該半導體裝置(“NBD”)處於一“自然崩潰”狀態。本發明引入“接近自然崩潰”狀態。當在施加一特定偏壓下一半導體裝置上的一半導體區域(P型或N型)被完全空乏時(同時其在零偏壓時未被完全空乏)，該半導體裝置被認為處於一“接近自然崩潰”狀態(即，當一非零偏壓被施加給該裝置時，一半導體裝置之半導體區域從一“接近自然崩潰”狀態改變到一“自然崩潰”狀態)。該非零偏壓是在電流導通發生時的一電壓位準時，且可被用作一切換電壓。具有處於一接近自然崩潰狀態的半導體區域之半導體裝置是一“接近自然崩潰裝置”(NNBD)。
依據本發明，接近自然崩潰狀態可應用於習知或新的半導體裝置以產生新的特性。新的裝置可藉由利用接近自然崩潰狀態而產生。
接近自然崩潰狀態可應用於在“非自然崩潰”狀態下運作的半導體裝置架構。此等半導體裝置之例子包括穿隧效應(即，曾納效應)或衝擊游離化(即，突崩潰效應)裝置。一接近自然崩潰裝置之崩潰電壓之幅值小於或等於任何非自然崩潰電壓之幅值。利用以下所描述的技術，一半導體裝置可被製造以具有與一非自然崩潰電壓一致的自然崩潰電壓。利用以下討論的方程式P/方程式N或該項技術領域內具有通常知識者所知的其他公式，可計算出自然崩潰電壓範圍。當一裝置具有幅值小於該裝置之“非自然崩潰”電壓之崩潰電壓的一接近自然崩潰電壓時，該裝置經歷一自然崩潰而不是“非自然崩潰”。當該裝置之自然崩潰電壓與其“非自然崩潰”電壓一致時，相同的崩潰現象可能同時發生，且可能產生由於這兩個現象所引起的電流，使得總電流超過由於這兩個崩潰效應中的任何一者所產生的電流。例如，具有一曾納崩潰電壓的一半導體裝置可被設計以具有一半導體區域，該半導體區域具有當處於曾納崩潰電壓時為一自然崩潰電壓的一接近自然崩潰狀態(即，一接近自然崩潰曾納裝置)。在此一裝置中，當處於曾納崩潰電壓時，該裝置經歷組合崩潰效應。該裝置可較快速地切換，且可產生比一曾納裝置更強的電流。突崩潰與自然崩潰之組合效應可應用於半導體裝置。因此，在一半導體裝置內可設計一接近自然崩潰狀態，以在一自然崩潰電壓從接近零變化到該裝置之“非自然崩潰”電壓(幅值)時，產生一被完全空乏的區域。
該接近自然崩潰狀態可在習知或新的半導體裝置架構上實現。在一實施例中，該等實施步驟可是：(1)選擇一自然崩潰電壓Vfbr ；(2)在該裝置內選擇一半導體區域及摻雜濃度以在零偏壓時產生一接近自然崩潰狀態；(3)利用摻雜濃度計算半導體區域之寬度，利用方程式N/方程式P或為該項技術領域內具有通常知識者所知的其他公式。(模擬也可被用於決定寬度)。這些步驟也可被用於也具有一非自然崩潰電壓的半導體裝置。該自然崩潰電壓Vfbr (依據以上的步驟(1)被決定)及該非自然崩潰電壓判斷該裝置是在一非自然崩潰狀態還是在一自然崩潰狀態下崩潰。對於在正常預期操作期間在一非自然崩潰狀態下沒有崩潰的一裝置，此一區域(即，自然崩潰區域)之寬度可被選擇達到此一區域之最大寬度，以仍經歷一接近自然崩潰狀態。因此，最大自然崩潰電壓可自該區域之摻雜濃度及寬度計算出。在選擇一適合的自然崩潰偏壓給一應用之後，該裝置之寬度可藉由解方程式P/方程式N或該項技術領域內具有通常知識者所知的其他公式，且自該被選擇的自然崩潰偏壓及半導體摻雜濃度而計算出。對於經歷一非自然崩潰的裝置，最大自然崩潰電壓是非自然崩潰電壓。
該接近自然崩潰狀態可被實現以提供下列給裝置：較廣泛範圍的崩潰電壓、低電壓高速切換、電壓保護或調整、切換、阻止不期望的崩潰、提供一電流，且將其他崩潰影響與一自然崩潰結合。
依據本發明之一實施例，具有一非自然崩潰的pn接面二極體包括一半導體區域(比如說，p型區域)，當從外部施加一非自然崩潰電壓Vbr 時，該半導體區域具有小於或等於可相當的尺寸及可相當的摻雜濃度之習知的突變pn接面之空乏寬度xp 的寬度wp 。該Vbr 電壓是在習知的突變pn接面二極體由於(例如)穿隧效應(即，曾納效應)或衝擊游離化(即，突崩潰效應)進入一非自然崩潰狀態之前橫跨該pn接面施加的最大偏壓。即：
其中εs 是矽之介電常數，q是一電子之電荷，φi 是該pn接面之“內建”電勢，NA 及ND 分別是p區域101及n區域102之摻雜濃度。當wp ＝xp (對於n型區域，wn ＝xn )時，該區域被稱為一非強制接近自然崩潰區域，且當wp <xp (對於n型區域，wn <xn )時，該區域被稱為一“強制接近自然崩潰”區域。
第3圖是依據本發明之一實施例的NNBD 300之一示意代表圖。如第3圖所示，NNBD 300包括p區域301及n區域302，其中p區域301具有一空乏寬度305及p區域寬度306(wp )，當一外部非自然崩潰偏壓Vbr 被施加時，p區域寬度306(wp )小於或等於具有可相當的尺寸及摻雜濃度之一習知的pn接面之p區域內的一對應的空乏寬度xp 。處於非自然崩潰電壓時的p區域301之空乏寬度xp 在第3圖中由長度307指出以供參照。(當一從外部施加的非自然崩潰電壓Vbr 被施加時，具有小於一習知的pn接面內的對應的半導體區域之空乏寬度的一空乏寬度之半導體區域在此處被稱為具有一“強制崩潰”寬度。當一從外部施加的非自然崩潰電壓Vbr 被施加時，具有等於一習知的pn接面內的對應的半導體區域之空乏寬度的一空乏寬度之半導體區域在此處被稱為具有一“非強制接近自然崩潰”寬度)。相反地，當一從外部施加的逆向非自然崩潰電壓Vbr 被施加時，n區域302之寬度可小於、大於或等於可相當的摻雜濃度及尺寸的一習知的pn接面二極體之n區域的空乏區域xn 。處於非自然崩潰電壓時的n區域302之空乏寬度xn 在第3圖中由長度317指出以供參照。
本發明之一實施例是在p區域301上的一強制接近自然崩潰狀態，且n區域302具有一大於xn 之寬度。接觸區域303及304也被顯示，其等允許NNBD 300連接到一電子電路。p區域301及n區域302內的摻雜濃度足夠高，使得接觸303及304是歐姆接觸。接觸區域303及304可(例如)藉由利用習知的化學蒸汽沉積技術或該項技術領域內具有通常知識者所知的其他方法沉積一習知的互連導體(例如，鋁或銅)而被連接。利用離子植入或該項技術領域內具有通常知識者所知的其他方法，p區域301及n區域302可在一習知的矽基材內形成。
基於摻雜濃度、空乏寬度、自然崩潰電壓及非自然崩潰電壓，一NNBD 300之p區域寬度wp 可被計算出。利用以下步驟，NNBD 300之適合的寬度wp 可被計算出：(1)首先選擇一習知的PN接面二極體之一p區域及一n區域之摻雜濃度，使得在施加零偏壓之情況下，該p區域具有一空乏寬度Zp (由第3圖之寬度305指出)，且該n區域具有一空乏寬度Zn (由第3圖之寬度315指出)。(p區域及n區域之空乏寬度可被用以選擇適合的摻雜濃度)。當橫跨該pn接面沒有施加任何外部電壓時，此等尺寸在習知的pn接面二極體內產生一內建電壓Vbuilt－in 。而且當習知的PN接面二極體從外部被施加一等於非自然崩潰電壓Vbr 的逆向偏壓時，該p區域具有一空乏寬度xp ，且該n區域具有一空乏寬度xn 。該非自然崩潰狀態之空乏寬度xp 是wp 之最大寬度。寬度wp 大於zp 。在一強制NNBD中，該自然崩潰電壓Vfbr 之幅值小於Vbr 之幅值。在一非強制NNBD中，自然崩潰偏壓Vfbr 等於Vbr 。
(2)在零偏壓與該裝置之非自然崩潰電壓Vbr 之間選擇NNBD之期望的自然崩潰電壓Vfbr 。當被施加的偏壓在零與Vfbr 之間時，只有一漏電流流過該NNBD。然而，當被施加的偏壓具有大於Vfbr 的一幅值時，一較大的多數載子逆向電流將流過該NNBD。當NNBD被偏壓到被選擇的自然崩潰電壓Vfbr 時，自然崩潰狀態發生。
(3)計算p區域301之空乏寬度wp ，使得當電壓Vfbr 施加在接觸區域303與接觸區域304之間時，整個p區域301被完全空乏。假設一突變接面近似，該寬度wp 可利用以下方程式P被計算出：
如該項技術領域具有通常知識者所知，有其他方法計算wp 。當wp ＝xp 時，Vfbr ＝Vbr 。摻雜濃度可由載子之數目表示。NNBD 300之寬度wp 也可藉由其他步驟計算出，例如：(1)選擇一期望的自然崩潰電壓Vfbr ；(2)選擇摻雜濃度及空乏寬度zp ；以及(3)利用以上所提到的方程式P(或者該項技術領域內具有通常知識者所知的其他公式)計算寬度wp 。當在該半導體區域內沒有經歷一非自然崩潰狀態的一半導體裝置被完全空乏時，wp 之最大寬度是半導體寬度，且寬度wp 大於zp 。
注意到寬度wp 在以上利用一突變接面近似被計算出。其他適合的方法也可被使用。寬度wp 可利用一不同的接面近似被計算出，取決於實際應用。如以上所解釋，依據本發明之一實施例，狀態wp <xp 被稱為一“強制接近自然崩潰狀態”，且在此一狀態下，p區域301被稱為一“強制接近自然崩潰區域”。當p區域301處於一強制接近自然崩潰狀態時，Vfbr 之值小於Vbr 。依據本發明之另一實施例，狀態wp ＝xp 被稱為一“非強制接近自然崩潰狀態”，且在此一狀態下，p區域301被稱為一“非強制接近自然崩潰區域”。當NNBD具有一“非強制接近自然崩潰區域”時，自然崩潰及非自然崩潰將發生，且產生大的電流。
一旦wp 被決定，一NNBD可產生任何適合寬度的n區域302，使得當NNBD 300被偏壓至Vfbr 時，接觸區域303與n區域302之間的p區域301被完全空乏。當NNBD 300被逆向偏壓至Vfbr 時，wn (由寬度316指出)是NNBD 300上的n區域302之空乏區域寬度。n區域302之寬度可從wn 變化到大於xn ，只要n區域302在p區域301被完全空乏之前未被完全空乏。當接觸區域303及304之間施加的外部電壓是－Vfbr 時，NNBD 300之p區域301被完全空乏。本發明之一實施例提供一強制接近自然崩潰狀態給p區域301(其wp 小於xp )，且n區域302之寬度是在wn 到大於xn 之間的一值。本發明之一實施例是一非強制接近自然崩潰狀態，其中p區域301具有等於xp 之寬度wp ，且n區域302之寬度可自wn 到大於xn 之間變化。
在本發明之另一實施例中，如第6(a)圖中所示，n區域602可被置於一強制接近自然崩潰狀態下，而在NNBD 600之p區域601內不具有一接近自然崩潰狀態。一NNBD可具有多於一個崩潰區域。在此實施例中，p區域601之寬度可自wp 到大於xp 之間變化，只要當n區域602被完全空乏時，p區域601沒有被完全空乏。在第6(a)圖中，p區域601之空乏寬度wp 及處於自然崩潰時的空乏寬度wn 在第6(a)中分別由寬度606及616指出。本發明之一實施例提供一非強制接近自然崩潰n區域602(即，wn 等於xn )及p區域601(具有在wp 與大於xp 之間的一寬度)。本發明之另一實施例提供在n區域602(其產生的wn 小於xn )，且p區域601之寬度具有wp 與大於xp 之間的一寬度時的一強制接近自然崩潰狀態。在此實施例中，p區域601之寬度可從wp 變化到大於xp ，只要當n區域602被完全空乏時，p區域601沒有被完全空乏。具有此一架構的NNBD包括強制接近自然崩潰二極體。此等NNBD區域可是強制接近自然崩潰區域或非強制接近自然崩潰區域。
一般而言，一NNBD具有在一Vfbr 之逆向偏壓下被完全空乏的p區域或n區域中的一者。一旦該NNBD具有一被完全空乏的區域，則電場將強制電子、電洞或此二者穿過被完全空乏的區域，從而產生一電流。例如，第3圖之NNBD 300具有處於一強制接近自然崩潰狀態的p區域301，以及具有大於xn 之寬度的n區域302。當NNBD 300具有一從外部施加的逆向偏壓Vfbr 時，p區域301被完全空乏(即，接觸區域303與p區域301內的空乏區域邊緣之間的距離為零)。在該狀態下，由於p區域301內的電場之極性，自接觸區域303進入p區域301內的電子立即掃過p區域301進入n區域302。類似地，自n區域302進入空乏區域的電洞掃過p區域301進入接觸區域303。
一旦橫跨NNBD 300之從外部施加的逆向偏壓達到Vfbr ，與p區域301及n區域302相關的空乏區域保持相同的寬度，即使電壓進一步被增加。這是因為在p區域301內沒有可得到額外的電洞用以空乏來自n區域302的電子。因此，當外部施加的逆向偏壓的幅值超過Vfbr 時，額外的電壓在n區域302之中性區域(neutral region)內看似一電壓降。此引入的電壓使一電子電流(即，逆向電流)從接觸區域303流入n型區域302。
當橫跨NNBD 300施加介於零與臨界電壓之間的一正向偏壓(即，0<VIN <Vth )時，p區域301及n區域302內的空乏寬度減少。橫跨該等空乏區域的電壓降也減少。在此體制下，與外部施加的電壓成正比的一小的正向漏電流流入NNBD 300。當外部施加的電壓達到臨界電壓Vth 時，NNBD 300內的空乏寬度大大地減小以允許一大的電流流過。一旦從外部施加的電壓超過該臨界電壓(即，VIN >＝Vth )，則該NNBD 300傳導一正向偏壓電流。
當被逆向偏壓時，NNBD 300以一多數載子裝置操作(電子被注入n區域)，與被正向偏壓時的一少數載子裝置相反。多數載子裝置之切換時間典型地是比少數載子裝置之切換時間更快。
第4圖是NNBD 300之電流對電壓(IV)特性之圖。當從外部施加的電壓是一幅值大於Vfbr 的逆向偏壓時，NNBD 300傳導可感知的逆向電流，且當從外部施加的電壓大於Vth 時傳導正向電流。當該偏壓在Vfbr 與Vth 之間時，NNBD 300傳導一可忽略的漏電流。
總結而言，當大於Vfbr 的一偏壓被施加時，本發明之一NNBD允許一傳導電流流過。處於Vfbr 時，一NNBD之一半導體區域具有一自然崩潰狀態。利用裝置之一接近自然崩潰狀態，允許具有比利用非自然崩潰狀態(例如，曾納效應及突崩潰效應)所獲得的傳導之電壓範圍更廣泛且更具有彈性的電壓範圍。當被偏壓時，該NNBD以一多數載子裝置操作。若該被施加的偏壓超過該臨界電壓Vth 時，該NNBD提供一傳導電流。本發明NNBD對習知的PN接面二極體之應用產生一新範圍的作用偏壓；即，該偏壓之幅值小於Vbr 。此新的作用範圍使NNBD修改式PN接面二極體能夠具有可被用於各種應用(包括振盪器電路及高速開關)的兩個活動區域。
依據本發明之另一實施例，如以上所討論，第6(a)圖顯示了具有n型區域602的NNBD 600，該n型區域602具有小於xn (即，當施加一外部逆向非自然崩潰電壓Vbr 時的一習知的pn接面二極體之空乏寬度)的一寬度wn 。假設一突變接面近似，該寬度wn 可利用以下方程式N計算出：
一類似的決定提供NNBD 600之寬度wn (由寬度616指出)。當NNBD 600從外部被施加逆向偏壓Vfbr 時，n區域602被完全空乏(即，接觸區域604與n區域602內的空乏區域邊緣之間的距離為零)。在此狀態下，自接觸區域604進入n區域602的電洞立即掃過n區域602進入p區域601。類似地，自p區域601進入空乏區域的電子掃過n區域602進入接觸區域604。
一旦NNBD 600具有從外部施加的逆向偏壓Vfbr 時，與n區域602及p區域601有關的空乏區域之寬度不會增加。這是因為在n區域602內不可得到任何電子用以空乏來自p區域601的電洞。因此，當外部施加的逆向偏壓之幅值增加到大於Vfbr 時，在p區域601之中性區域將引入一電壓。由於剛才所描述的空乏區域之電場之掃掠影響，此引入的電壓將使一逆向電流從接觸604流入p區域601。
當NNBD 600被從外部施加在零與臨界電壓之間的一正向偏壓時(即，0<VIN <Vth )，p區域601及n區域602內的空乏寬度減少。橫跨該等空乏區域的電壓降也減少。在此體制下，與外部施加的電壓成正比的一小的正向漏電流流入NNBD 600。當外部施加的電壓非常接近Vth 時，NNBD 600內的空乏寬度非常小以允許流過一大的電流。一旦從外部施加的電壓超過該臨界電壓(即，VIN >＝Vth )，NNBD 600傳導電流。
第6(b)圖是NNBD 600之電流對電壓特性之圖。依據本發明的另一實施例提供wn ＝xn (即，非強制接近自然崩潰空乏狀態)。非強制NNBD 600具有與一非強制NNBD 300相同的行為。
當橫跨NNBD 300或600施加一外部電壓Vfbr 時，橫跨空乏區域的電壓等於Vfbr 加上內建電勢Vbuilt－in 。因此，穿過空乏區域的載子之電勢比外部施加的電壓高Vbuilt－in 。為了補償此電壓差值，等於Vbuilt－in 除以總的NNBD電阻之一增加的電流流過NNBD 300或600。只要NNBD 300之p區域301或NNBD 600之n區域602被完全空乏，電流增加發生。當開啟電壓時具有一增加的電流可有助於減少截止至導通及導通至截止切換時間。
如該項技術領域內具有通常知識者所知，不具有產生一真正的p型歐姆接觸之接觸材料。而是可利用一具有一足夠薄的空乏區域之p型肖特基接觸來仿真一p型歐姆接觸。當該薄的空乏區域利用一高度摻雜p型材料被產生時允許穿隧。利用一高度摻雜的p型材料可能是不被期望的，或者不可提供一足夠低的電阻。在該接觸/半導體接面內的電阻與接面之空乏區域寬度成正比。當NNBD 300及NNBD 600被逆向偏壓時，利用肖特基接觸仿真的歐姆接觸處於正向偏壓。將該等肖特基接觸正向偏壓減少了接觸空乏寬度，從而增加了接觸穿隧能力。增加穿隧能力減少了歐姆接觸電阻。
依據本發明之另一實施例，第7(a)圖顯示了具有n區域702及導體701與703之NNBD 700，當施加一零偏壓時具有空乏寬度704，且處於一逆向偏壓Vfbr 時n區域702被完全空乏，且導體701及703是被提供用於將NNBD 700連接到一電子電路的接觸。利用與NNBD 700相當的材料，電壓Vfbr 之幅值小於一習知的n肖特基二極體之崩潰電壓Vbr 。n區域702內的摻雜濃度足夠高，使得導體703與n區域702之間的接面是一歐姆接觸，且導體701形成至n區域702之一肖特基能障。在NNBD 700中，當施加零偏壓時，n區域702具有一空乏寬度704。當NNBD 700被逆向偏壓至Vfbr 時，n區域702被完全空乏，具有一空乏寬度705。一旦n區域702被橫跨NNBD 700的逆向偏壓Vfbr 完全空乏時，與NNBD 700內的空乏區域有關的電場將電子從接觸701掃到接觸703，從而產生經過NNBD 700的一逆向電流。只要一逆向偏壓(其幅值大於或等於Vfbr )從外部施加給NNBD 700，則n區域702將保持被完全空乏。處於正向偏壓下的NNBD 700實質上以與處於正向偏壓狀態下的具有可相當的材料及尺寸之習知的n型肖特基二極體所執行方式相同的方式執行。
依據本發明之另一實施例，第7(b)圖描述了具有p區域712及導體711與713之NNBD 710，該p區域712處於一零偏壓時具有空乏區域714，且處於一逆向偏壓Vfbr 時p區域712被完全空乏，且導體711及713是被提供用於將NNBD 710連接到一電子電路的接觸。電壓Vfbr 之幅值小於可與NNBD 710相當的材料及尺寸的一習知的p肖特基二極體之非自然崩潰電壓Vbr 。p區域712內的摻雜濃度足夠高，使得導體713與p區域712之間的接面是一歐姆接觸，且導體711形成p區域712之一肖特基能障。在NNBD 710中，當施加零偏壓時，p區域712具有一空乏寬度714。當NNBD 710被逆向偏壓至Vfbr 時，p區域712被完全空乏，具有一空乏寬度715。一旦當NNBD 710被逆向偏壓至Vfbr 時，p區域712被完全空乏，與NNBD 710空乏區域有關的電場將電子從接觸713掃掠到接觸711，從而產生經過NNBD 710的一逆向電流。只要幅值大於或等於Vfbr 的一逆向偏壓從外部施加給NNBD 710，p區域712被完全空乏。處於正向偏壓下的NNBD 710實質上以與處於正向偏壓狀態下的具有相當的尺寸及材料之習知的p型肖特基二極體所執行方式相同的方式執行。
以下步驟決定NNBD 700之一強制接近自然崩潰寬度：(1)找出一非自然崩潰電壓Vbr ，處於偏壓Vbr 時的一空乏寬度xn ，以及在利用一n區域摻雜濃度的一習知的肖特基二極體處於零偏壓時的一空乏寬度zn ；(2)找出可用於肖特基二極體700的在零與Vbr (或者等於Vbr )之間的一逆向自然崩潰偏壓Vfbr ；以及(3)計算n區域702之空乏寬度wn ，使得橫跨NNBD 700的一逆向自然崩潰偏壓Vfbr 被施加時，n區域702被完全空乏。空乏寬度wn 在zn 與xn 之間。類似的步驟可被用以決定NNBD 710之一強制接近自然崩潰寬度。區域702及712分別包括不同摻雜濃度之多個n型及p型區域。NNBD 700或710可以一類似的方法或其他方法產生。
當橫跨NNBD 700或710的一外部電壓Vfbr 被施加時，橫跨空乏區域的電壓等於Vfbr 加上內建電勢Vbuilt－in 。因此，穿過空乏帶區域的載子之電勢比外部施加的電壓高Vbuilt－in 。為了補償此電壓差值，等於Vbuilt－in 除以總的NNBD電阻之一增加的電流流過該NNBD。只要NNBD 700之n區域702或NNBD 710之p區域712被完全空乏，電流增加發生。而且當NNBD 700及710從外部被施加一大於或等於Vfbr 之電壓時，其等不具有任何中性區域。處於Vfbr 時具有一增加的電流及沒有任何中性區域可有助於減少截止至導通及導通至截止切換時間。
該技術之應用提供一接近自然崩潰狀態給一習知的肖特基二極體，產生一新的作用偏壓範圍；即，逆向偏壓之範圍在零與Vbr 之間。此新的作用區域使一接近自然崩潰狀態之修改式肖特基二極體能夠具有兩個作用區域用於包括振盪器電路及高速開關的應用。
依據本發明之另一實施例，一NNBD也可利用三或更多個半導體區域形成，該等半導體區域中的一者或更多者與一接觸相鄰，且當從外部被偏壓至一自然崩潰電壓時被完全空乏。一半導體區域可包括相同極性類型之多個部分。第5(a)圖顯示了NNBD 500，該NNBD 500是具有一集極半導體區域501的一NPN雙極電晶體，該集極半導體區域501是具有一自然崩潰電壓Vfbr NPN 的一自然崩潰區域。當橫跨NNBD 500之集極區域501及基極區域503施加等於Vfbr NPN 的一電壓VCB 時，在集極接觸502下的集極半導體區域501被完全空乏(即，集極區域501處於自然崩潰狀態)。第5(b)圖顯示了當集極半導體區域501處於自然崩潰狀態時的NNBD 500之一展開圖，其中基極半導體區域503具有一中性區域504。第5(c)圖顯示了NNBD 510，該NNBD 510是具有一集極半導體區域511的一PNP雙極電晶體，該集極半導體區域511是具有一自然崩潰電壓Vfbr PNP 的一自然崩潰區域。當橫跨NNBD 510之集極區域511及基極區域513施加等於Vfbr PNP 的一電壓VCB 時，在集極接觸512下的集極半導體區域511被完全空乏(即，集極區域511處於自然崩潰狀態)。第5(d)圖顯示了當集極半導體區域511處於自然崩潰狀態時的NNBD 510之一展開圖，其中基極半導體區域513具有一中性區域寬度514。
當橫跨NNBD 500之集極區域501與基極區域503施加等於或大於Vfbr NPN 的一電壓VCB 時，該NNBD 500集極基極接面處的空乏區域寬度保持不變，因為集極半導體區域501處於自然崩潰狀態。因此，當電壓VCB 超過等於或大於Vfbr NPN 的一值時，NNBD 500之基極區域503內的中性區域504之寬度沒有改變。在基極區域503內具有不受VCB 影響的一基極中性區域504寬度使橫跨集極區域501與基極區域503產生一內部電壓差值。兩個現象補償了此內部電壓差值。首先，集極電流之增加減少了內部電壓降。此外，在NNBD 500之基極區域503內的中性區域504產生了一電場。當一習知的雙極電晶體以正向活動模式操作時(即，基極－射極接面被正向偏壓，基極－集極接面被逆向偏壓)，集極電流藉由將來自射極區域的載子注入到基極區域而被控制，基於VBE 電壓及基極電流，與VCB 電壓無關。因此，在NNBD 500內，在該基極中性區域內產生的電場是主導因素。在NNBD 510內也產生類似的效應，使得在NNBD 510之基極513之中性區域也產生一電場。
以正向活動模式操作的一習知的雙極電晶體具有各種非理想效應及崩潰狀態，例如，由於隨著電壓增加，該基極中性區域內的寬度減少而引起集極電流增加的厄列效應(Early effect)。厄列效應可從第5(e)圖中看出，第5(e)圖顯示了一雙極電晶體之集極電流IC 對VCE 的IV曲線。在從第5(e)圖中，實線(即，541)顯示了對於一習知的雙極電晶體，由於厄列效應引起的集極電流增加。如以上所解釋，NNBD 500之基極區域503內的中性區域504之寬度沒有隨著電壓VCB 之增加而減少。因此，NNBD 500沒有表現出厄列效應之集極電流變化。第5(e)圖中所示的虛線(即，542)表示具有是一接近自然崩潰區域之一集極半導體區域的一雙極電晶體之集極電流(例如，NNBD 500)。而且，當基極區域被完全空乏時，一習知的雙極電晶體具有一衝穿(punch－through)崩潰狀態發生，因為基極－集極空乏區域增加直到其到達基極－射極空乏區域。NNBD 500沒有經歷一衝穿崩潰狀態。以一類似的方式，NNBD 510沒有經歷一衝穿崩潰狀態。
當NNBD 500以一截止模式操作(即，基極－射極及基極－集極接面被逆向偏壓)時－－集極半導體區域510處於一自然崩潰狀態－－來自集極接觸502的集極電流進入基極區域503之中性區域504。然而，基極－射極空乏區域內的電場之極性阻止進入該基極中性區域504的電流穿過該基極－射極接面。因此，NNBD 500內的集極電流實質上流出基極接觸。NNBD 510以與NNBD 500之截止模式類似的截止模式操作。
一NNBD也可由一雙極電晶體形成，其中當該射極半導體區域從外部被偏壓至一自然崩潰電壓時，該射極半導體區域被完全空乏。第5(f)圖顯示了是一NPN雙極電晶體的NNBD 520，該NPN雙極電晶體在被施加一自然崩潰電壓Vfbr 之前具有處於接近自然崩潰狀態的的一射極半導體區域。第5(g)圖顯示了當該射極半導體區域在自然崩潰狀態下被完全空乏時的NNBD 520之一展開圖，其中該基極半導體區域具有一中性區域。第5(j)圖顯示了是一PNP雙極電晶體的NNBD 540，該PNP雙極電晶體在被施加一自然崩潰電壓Vfbr 之前具有處於接近自然崩潰狀態的的一射極半導體區域。第5(k)圖顯示了該射極半導體區域在自然崩潰狀態下被完全空乏時的NNBD 540之一展開圖，其中該基極半導體區域具有一中性區域。當NNBD 520或NNBD 540在該射極半導體區域被完全空乏時以一截止模式操作時，該射極電流實質上如以上討論流出該基極接觸。
一NNBD也可由一具有集極半導體區域及射極半導體區域的雙極電晶體形成，當該集極半導體區域及射極半導體區域從外部被偏壓至一自然崩潰電壓時，其等被完全空乏。第5(h)圖顯示了是一NPN電晶體的NNBD 530，該NPN電晶體在施加自然崩潰電壓之前具有處於接近自然崩潰狀態的的集極半導體區域及射極半導體區域。第5(i)圖顯示了當集極半導體區域及射極半導體區域在自然崩潰狀態下被完全空乏時的NNBD 530之一展開圖，其中該基極半導體區域具有一中性區域。第5(1)圖顯示了是一PNP電晶體的NNBD 550及集極半導體區域及射極半導體區域在自然崩潰狀態下被完全空乏時的一展開圖，該PNP電晶體在自然崩潰電壓被施加之前具有處於接近自然崩潰狀態的一集極BD半導體區域及射極半導體區域。如以上所討論的，NN 530及NNBD 550將表現出具有處於接近自然崩潰狀態的一集極區域之一雙極電晶體與具有處於接近自然崩潰狀態的一射極半導體區域之一雙極電晶體的組合效應。
第8(a)及8(c)圖分別顯示了NNBD裝置800及820，每個NNBD裝置具有三個或更多個半導體區域，該等半導體區域中的一者與一接觸相鄰；當從外部施加一自然崩潰電壓時，該半導體區域被完全空乏。第8(b)及8(d)圖分別顯示了NNBD裝置810及830，每個NNBD裝置具有三個或更多個半導體區域，該等區域中的兩者與一接觸相鄰；當從外部施加一自然崩潰電壓時，該等半導體區域中的每個被完全空乏。
以下步驟提供一種自一裝置產生一接近自然崩潰裝置(NNBD)的一般方法：1)在該裝置內選擇與一接觸相鄰的一半導體區域，且利用該裝置之摻雜濃度計算當該裝置沒有被偏壓時的該區域上的空乏區域之寬度(Zp )。對於需在一裝置之一半導體區域(具有空乏區域寬度Zp )上實現的一接近自然狀態，該區域之寬度(Wp )需要大於Zp 。
2)利用該區域之目前寬度及非自然崩潰電壓Vbr 計算或模擬該自然崩潰電壓Vfbr 之最大幅值，且利用空乏寬度Zp 計算電壓Vfbr 之最小值。處於Vfbr 偏壓時，該區域由於自然崩潰效應被完全空乏。當Vfbr 之幅值等於發生在該區域內的一非自然崩潰狀態之崩潰電壓時，崩潰效應之一組合可能發生。當電壓Vfbr 之幅值小於發生在該區域內的一非自然崩潰狀態之崩潰電壓時，只有自然崩潰現象發生。而且Vfbr 之極性是該半導體區域內的一空乏區域之寬度增加的方向。
3)選擇Vfbr ，且計算該NNBD之該區域之一新的寬度(WNNBC )。
以上的一般方法之一變化使用與以上步驟1)相同的步驟1)以及以下步驟2)及3)：2)決定適合具有一接近自然崩潰狀態的接近自然崩潰區域之最大寬度及最小寬度。最大寬度是該區域之目前寬度與該區域處於一非自然崩潰電壓Vbr 時的空乏寬度(可被計算或模擬出)之間的較小的值(幅值)。該區域之最小值大於空乏寬度Zp 。在該最小寬度與最大寬度之間選擇該區域之一寬度(WNNBC )。
3)利用該區域之被選擇的寬度(WNNBC )計算Vfbr 。處於Vfbr 偏壓時，該區域由於自然崩潰效應被完全空乏。
一旦一崩潰電壓已被決定，則被用以產生一接近自然崩潰狀態的一半導體區域之摻雜濃度及寬度可被決定。藉由選擇該半導體區域之某一寬度，該摻雜濃度可被決定。決定摻雜濃度之一限制因素是，當電壓之幅值小於已決定的自然崩潰電壓Vfbr 時，摻雜濃度必須不會產生一非自然崩潰狀態(即，穿隧)。該半導體區域之寬度也可藉由選擇某一摻雜濃度而被決定。該寬度之選擇必須在電壓之幅值小於已選擇的自然崩潰電壓時，不會產生一非自然崩潰狀態(例如，突崩潰)。
在施加一非零電壓下，一裝置內與一接觸相鄰的一被完全空乏的區域獲得：(1)由於該空乏區域所產生的電場，在接觸/半導體接面處的電子從被完全空乏的p區域移到n區域(在接觸/半導體接面處的正載子(電洞)從被完全空乏的n區域移到p區域)。在此情況下，在被完全空乏的p區域與接觸/半導體接面處的外部電子之間的距離(在被完全空乏的n區域與接觸/半導體接面處的外部正載子(電洞)之間的距離)為零。因此，獲得一逆向偏傳導電流。(2)若一被完全空乏的p區域在該接觸/半導體接面處具有外部電子(一被完全空乏的n區域在該接觸/半導體接面處具有外部正載子(電洞))，則產生逆向偏傳導性。(3)若一被完全空乏的p區域在該接觸/半導體接面處具有外部電子(一被完全空乏的n區域在該接觸/半導體接面處具有外部正載子(電洞))，則逆向偏傳導性與一臨界電壓一起發生。(4)該接觸/半導體接面處的電子朝著該空乏區域所產生的電場之方向移動(該接觸/半導體接面處的外部正載子(電洞)以與電場之方向相同的方向移動)。例如，一NNBD二極體在接近自然崩潰電壓時導通，而不是如一習知的二極體之情況在崩潰電壓時導通。
第9圖顯示了依據本發明的在偏壓下的NNBD架構及特性之一表格。該表格之左邊的第一行是NNBD之架構，如同該架構以一線性的方式安排一樣。被用以表示該架構的詞語如下：“Sch”－－接觸半導體肖特基能障；“Ohm”－－接觸半導體歐姆能障；“N non－F”－－非強制接近自然崩潰n型區域；“P non－F””－－非強制接近自然崩潰p型區域；“N Forced”－－強制接近自然崩潰n型區域；“P Forced”－－強制接近自然崩潰p型區域；“N”－－不處於一崩潰狀態下的n型區域；“P”－－不處於一崩潰狀態下的p型區域；第二行指出當該架構被正向偏壓在該架構之左側上，或者被負向偏壓在該架構之右側上時，該架構是否具有一強制自然崩潰狀態(“是”)或不是(“否”)。若第二行指示一“是(Yes)”，則第三行接著指出哪一接面具有強制自然崩潰狀態。第四行指出當該架構被負向偏壓在該架構之左側上，或者被正向偏壓在該架構之右側上時，該架構是否具有一強制自然崩潰狀態(“Yes”)或不具有一強制自然崩潰狀態(“No”)。若第四行指出一“是(Yes)”，則第五行指出哪一接面具有強制自然崩潰狀態。
藉由增加區域及/後利用不同的材料，第9圖中的NNBD架構可被用以導出表現接近自然崩潰狀態的其他NNBD架構。用以導出其他NNBD架構的一些方法可包括：例如，在接面之間加入一本質材料(intrinsic material)，利用非同質材料或不會阻止電場穿過接面的修改。舉一例而言，具有一架構“Ohm | P Forced | N | Ohm”的NNBD架構29可被修改為“Ohm | P Forced |本質(Intrinsic)| N | N＋| Ohm”。
當一NNBD具有一等於非自然崩潰電壓Vbr 的電壓Vfbr 時，自然崩潰效應與非自然崩潰之組合發生。在崩潰狀態期間，效應之組合使用多數載子，從而減少裝置電容。藉由減少裝置電容，與利用一崩潰效應(例如，突崩潰或曾納崩潰)的一裝置相比，該NNBD可具有一較短的截止切換時間。
當Vfbr 被設定為一非常小的值(非常接近零偏壓)時，一NNBD之崩潰狀態可被認為具有一接近零的正向臨界電壓。例如，當NNBD 300被一接近零的逆向偏電壓偏壓時(被完全空乏)，NNBD 300傳導電流。內建電壓及Vfbr 被用以產生NNBD 300之一電流。該電流非常大，使得並不需要關心該裝置之電阻。第10(a)圖及第10(b)圖顯示了NNBD 300之IV曲線，當該Vfbr 為處於其最小偏電壓(接近零)時，用以在p區域301上產生一自然崩潰狀態。第10(a)圖顯示了處於正向電流及正向偏壓下的NNBD 300之IV曲線。第10(b)圖表示了處於逆向電流及逆向偏壓下的NNBD 300之IV曲線。第10(b)圖顯示了該NNBD 300在正向臨界電壓及接近零的正向臨界電壓時具有一逆向崩潰狀態。當一自然崩潰電壓Vfbr 被設定為一小的值(非常接近零)時，一NNBD在一接近零的臨界電壓時傳導電流，且功能類似於一理想的半導體裝置。例如，當一外部施加的電壓小於正向偏壓(Vth )時，NNBD 300具有理想的二極體特性。第10(a)及第10(b)圖顯示了理想的二極體IV曲線，包括從零到小於Vth 的正向偏壓區域，以及整個逆向偏壓區域。
NNBD二極體之應用包括截波(clipping)、定位(clamping)、電壓調整，或者需要一預定電壓位準的應用。並聯連接多個NNBD二極體將增加流過該電路之總的電流量。串聯連接多個NNBD二極體將增加用以產生一自然崩潰狀態所需的電壓之幅值。
一NNBD二極體可被配置，以使在Vfbr 電壓下，該空乏區域充分延伸橫跨該p區域及n區域，因此在崩潰狀態下，該裝置內沒有任何中性區域。在自然崩潰狀態期間不具有任何中性區域可增加從一截止(off)到一導通(on)狀態的切換速度。這是因為載子穿過一中性區域所需的過渡時間為零。而且每個單位長度，載子穿過空乏區域的過渡時間比載子穿過一中性區域之過渡時間更快。
該Vfbr 電壓是基於該自然崩潰區域內的離子之數目。該半導體區域內的此等離子之分佈沒有改變自然崩潰電壓Vfbr 。產生一Vfbr 崩潰電壓所需的離子之數目可利用同質材料及突變pn接面近似計算出。一旦所需的離子數目被計算出，則該等離子之分佈可被選擇以最好地適配期望的應用。在NNBD之一自然崩潰區域內的離子之分佈可能比利用穿隧效應(包括曾納效應)產生一崩潰的其他裝置更具有彈性。這是因為穿隧需要與自然崩潰區域不同的一特定的摻雜濃度。一個例子在相鄰接觸附近具有一較高濃度的離子以減少接觸/半導體接面電阻。離子植入可被用以控制一半導體區域內的離子之數目。
由於穿隧(即，曾納效應)引起的崩潰需要一特定的摻雜濃度。由於突崩潰效應引起的崩潰需要特定電場強度，基於所使用的半導體材料。由自然崩潰狀態引起的崩潰只取決於被完全空乏的半導體區域內的載子之數目，從而允許具有較大的彈性以視實現所需的裝置參數之需要分佈該等載子。
當在本發明之一NNBD內將一接近自然崩潰區域偏壓時，該接近自然崩潰區域之空乏區域寬度依循如下準則增加：－若該強制接近自然崩潰區域沒有被完全空乏，則該強制接近自然崩潰區域沒有對經過該裝置產生的電流產生貢獻；－若該強制接近自然崩潰區域被完全空乏且與一接觸相鄰，則一電子電流自該相鄰的接觸流過該被完全空乏的強制接近自然崩潰區域，或者自該被完全空乏的強制接近自然崩潰區域流入該相鄰的接觸。該電子電流之方向由該強制接近自然崩潰區域內的電場之極性決定。
利用與一接觸或半導體區域(p型或n型)相鄰的一本質材料，可產生一接近自然崩潰狀態。一接近自然崩潰區域可利用與一本質材料相鄰的p型或n型材料產生。在本發明之另一實施例中，一NNBD使用一強制接近自然崩潰區域，該強制接近自然崩潰區域由與至少一本質半導體區域相鄰的一p型半導體區域或一n型半導體區域產生。在本發明之另一實施例中，一NNBD使用一非強制接近自然崩潰區域，該非強制接近自然崩潰區域由與至少一本質半導體區域相鄰的一p型半導體區域或一n型半導體區域產生。
利用一現存的裝置(使用本質材料)產生一NNBD之一例子是一NNBD P－I－N二極體(即，一p型/本質/n型二極體架構)，具有一或兩個強制接近自然崩潰區域。第11(a)圖顯示了一示意代表圖NNBD 1100，該NNBD 1100是具有P型接近自然崩潰區域1101的一NNBD P－I－N二極體。第11(b)圖顯示了一示意代表圖NNBD 1110，該NNBD 1110是具有N型接近自然崩潰區域1112的一NNBD P－I－N二極體。第11(c)圖顯示了一示意代表圖NNBD 1120，該NNBD 1120是具有一P型接近自然崩潰區域1121及一N型接近自然崩潰區域1122的一NNBD P－I－N二極體。由於中性區域之數目減少，具有處於一接近崩潰狀態的一或多個半導體區域之一NNBD P－I－N二極體被期望具有比一習知的P－I－N二極體更快速的過渡時間。
本發明可被應用以產生MOSFET電晶體，其中與源極或汲極接觸相鄰的半導體區域可由接近自然崩潰區域提供。第13圖顯示了NNBD 1300之一示意代表圖，其是具有與汲極接觸1302相鄰的一接近自然崩潰區域1301的一增強模式NNBD MOSFET電晶體(一n通道或一p通道)。由於空乏區域之電場，具有處於一接近自然崩潰狀態的與該汲極接觸相鄰的一接近自然崩潰區域被期望減少過渡時間。第12圖顯示了NNBD 1200之一示意代表圖，其是具有與源極接觸1202相鄰的一接近自然崩潰區域1201的一增強模式NNBD MOSFET電晶體(一n通道或一p通道)。具有處於一接近自然崩潰狀態的與一源極接觸相鄰的一接近自然崩潰區域產生阻止一通道電流流過該NNBD MOSFET裝置的源極空乏區域之電場。此一NNBD MOSFET裝置可被用於電路保護。
本發明也可被應用於JFET電晶體，其中與源極、汲極或閘極接觸相鄰的半導體區域可被提供為接近自然崩潰區域。第14圖顯示了NNBD 1400之一示意代表圖，其是具有與汲極接觸1402相鄰的一接近自然崩潰區域1401的一NNBD JFET電晶體(n通道或p通道)。由於空乏區域之電場，具有處於一接近自然崩潰狀態的與一汲極接觸相鄰的一接近自然崩潰區域被期望減少過渡時間。第15圖顯示了NNBD 1500之一示意代表圖，其是一NNBD JFET電晶體(n通道或p通道)，具有與源極接觸1502相鄰的一接近自然崩潰區域1501。具有處於一接近自然崩潰狀態的與一源極接觸相鄰的一接近自然崩潰區域產生阻止一電流流過該NNBD JFET裝置的源極空乏區域之電場。此一NNBD JFET裝置可被用於產生電路保護。
第16圖顯示了一示意代表圖NNBD 1600，其是具有與閘極接觸1602相鄰的一接近自然崩潰區域1601的一NNBD JFET電晶體(n通道或p通道)。當接近自然崩潰區域1601處於一接近自然崩潰狀態時，由於該接近自然崩潰效應，通道1603內形成的空乏寬度沒有隨著一閘極－源極電壓內的一變化而變化。而且，一電流自通道1603流過接近自然崩潰區域1601，且流出閘極接觸1602。當接近自然崩潰區域1601處於一接近自然崩潰狀態時，通道1603寬度沒有減少，從而允許NNBD 1600獲得一最小通道寬度。此一NNBD裝置可被用以產生電路保護。
本發明可被應用於崩潰光二極體(avalanche photodiodes)，其中鄰近接收光子之接觸的半導體區域是一非強制接近自然崩潰區域。在另一實施例中，一NNBD崩潰光二極體具有一接收光子的與一接觸相鄰的P型區域，該P型區域是一非強制接近自然崩潰區域。因此，當該NNBD崩潰光二極體被偏壓至接近自然崩潰電壓時，突崩潰效應及接近自然崩潰狀態一起發生。由於產生一相對恆定的背景電流之接近自然崩潰狀態，這可改良與習知的崩潰光二極體相關的雜訊問題。該NNBD崩潰光二極體背景電流可能高於一習知的崩潰光二極體，然而一旦光子被接收，發生的突崩倍增(avalanche multiplication)將產生比背景電流大得多的電流。
本發明可被應用於崩潰光電晶體，其中與該集極接觸相鄰的半導體區域是一非強制接近自然崩潰區域。在另一實施例中，一NNBD崩潰光電晶體具有一與該集極接觸相鄰的非強制自然崩潰區域。該NNBD崩潰光電晶體可具有與以上所討論的一崩潰光二極體之優勢相同的優勢。
以上的詳細描述被提供以描述以上特定的實施例，且不被預指是受限制的。本發明之範圍內的各種修改及變化是可能的。本發明在以下申請專利範圍內闡述。
300．．．NNBD
301．．．p區域
302．．．n區域
303．．．接觸區域
304．．．接觸區域
305．．．空乏寬度
306．．．p區域寬度
307．．．長度
315．．．寬度
316．．．寬度
317．．．寬度
500．．．NNBD
501．．．集極半導體區域
502．．．集極接觸
503．．．基極區域
504．．．中性區域
510．．．NNBD
511．．．集極半導體區域
512．．．集極接觸
513．．．基極區域
514．．．中性區域
520．．．NNBD
530．．．NNBD
540．．．NNBD
541．．．實線
542．．．虛線
550．．．NNBD
600．．．NNBD
601．．．p區域
602．．．n區域
604．．．接觸區域
606．．．寬度
616．．．寬度
700．．．NNBD
701．．．導體
702．．．n區域
703．．．導體
704．．．空乏寬度
705．．．空乏寬度
710．．．NNBD
711．．．導體
712．．．p區域
713．．．導體
714．．．空乏區域
715．．．空乏寬度
800．．．NNBD
810．．．NNBD
820．．．NNBD
830．．．NNBD
1100．．．NNBD
1101．．．P型接近自然崩潰區域
1110．．．NNBD
1112．．．N型接近自然崩潰區域
1120．．．NNBD
1121．．．P型接近自然崩潰區域
1122．．．N型接近自然崩潰區域
1200．．．NNBD
1201．．．接近自然崩潰區域
1202．．．源極接觸
1300．．．NNBD
1301．．．接近自然崩潰區域
1302．．．汲極接觸
1400．．．NNBD
1401．．．接近自然崩潰區域
1402．．．汲極接觸
1500．．．NNBD
1501．．．接近自然崩潰區域
1502．．．源極接觸
1600．．．NNBD
1601．．．接近自然崩潰區域
1602．．．閘極接觸
1603．．．通道
第1圖是習知的pn接面二極體100之一示意代表圖；第2圖顯示了一習知的pn接面二極體之電流(I)對電壓(V)特性；第3圖是依據本發明之一實施例的一強制接近自然崩潰裝置(NNBD)300之一示意代表圖，該強制接近自然崩潰裝置具有在施加一自然崩潰電壓Vfbr 之前處於一接近自然崩潰狀態的P型區域；第4圖顯示了NNBD 300之電流－電壓(IV)特性；第5(a)圖是依據本發明之一實施例的NNBD 500之一示意代表圖，該NNBD 500是具有在施加一自然崩潰電壓Vfbr NPN 之前處於接近自然崩潰狀態的一集極半導體區域之NPN電晶體；第5(b)圖顯示了當集極半導體區域501在自然崩潰狀態下被完全空乏的NNBD 500之一展開圖；第5(c)圖是依據本發明之一實施例的NNBD 510之一示意代表圖，該NNBD 510是具有在施加一自然崩潰電壓Vfbr PNP 之前處於接近自然崩潰狀態的一集極半導體區域之PNP電晶體；第5(d)圖顯示了當集極半導體區域511在自然崩潰狀態下被完全空乏的NNBD 510之一展開圖；第5(e)圖顯示了一雙極電晶體之集極電流IC 對VCE 的IV曲線；第5(f)圖是依據本發明之一實施例的NNBD 520之一示意代表圖，該NNBD 520是具有在施加一自然崩潰電壓Vfbr 之前處於接近自然崩潰狀態的一射極半導體區域之NPN電晶體；第5(g)圖顯示了當射極半導體區域在自然崩潰狀態下被完全空乏的NNBD 520之一展開圖；第5(h)圖是依據本發明之一實施例的NNBD 530之一示意代表圖，該NNBD 530是具有在施加自然崩潰電壓之前處於接近自然崩潰狀態的集極半導體區域及射極半導體區域之NPN電晶體；第5(i)圖顯示了當集極半導體區域及射極半導體區域在自然崩潰狀態下被完全空乏的NNBD 530之一展開圖；第5(j)圖是依據本發明之一實施例的NNBD 540之一示意代表圖，該NNBD 540是具有在施加一自然崩潰電壓Vfbr 之前處於接近自然崩潰狀態的一射極半導體區域之PNP電晶體；第5(k)圖顯示了當該射極半導體區域在自然崩潰狀態下被完全空乏時的NNBD 540之一展開圖；第5(l)圖是依據本發明之一實施例的NNBD 550之一示意代表圖，以及當集極半導體區域及射極半導體區域在自然崩潰狀態下被完全空乏的NNBD 550之一展開圖，該NNBD 550是具有在施加自然崩潰電壓之前處於接近自然崩潰狀態的集極半導體區域及射極半導體區域之PNP電晶體；第6(a)圖是依據本發明之一實施例的NNBD 600之一示意代表圖，該NNBD 600具有在處於一逆向自然崩潰電壓Vfbr 時被完全空乏的一N型區域；第6(b)圖顯示了NNBD 600之電流－電壓(IV)特性；第6(c)圖是依據本發明之一實施例的NNBD 600之一示意代表圖，該NNBD 600具有在處於一逆向自然崩潰電壓Vfbr 時被完全空乏的一N型區域；第7(a)圖是依據本發明之一實施例的在施加零偏壓時以及施加一逆向偏壓Vfbr 時的NNBD 700之一示意代表圖；NNBD 700表示處於一強制接近自然崩潰狀態下的一強制接近自然崩潰N肖特基二極體；第7(b)圖是依據本發明之一實施例的在施加零偏壓時以及施加一逆向偏壓Vfbr 時的NNBD 710之一示意代表圖；NNBD 710表示處於一強制接近自然崩潰狀態下的一強制接近自然崩潰P肖特基二極體；第8(a)及8(c)圖顯示了NNBD 800及NNBD 820，在處於零偏壓及一自然崩潰電壓Vfbr 時各自包括與一接觸相鄰的一強制接近自然崩潰區域；第8(b)及8(d)圖顯示了NNBD 810及NNBD 830，各自包括兩個強制接近自然崩潰區域，該等強制接近自然崩潰區域各自在零偏壓及一自然崩潰電壓Vfbr 時與一接觸相鄰；第9圖顯示了依據本發明的NNBD架構及在偏壓下的特性之表格；第10(a)圖顯示了在正向電流及正向偏壓下的NNBD 300之IV曲線，當該Vfbr 在其最小偏壓(接近零)時用以在p區域301上產生一自然崩潰狀態。
第10(b)圖顯示了在逆向電流及逆向偏壓下的NNBD 300之IV曲線，當該Vfbr 在其最小偏壓(接近零)時用以在p區域301上產生一自然崩潰狀態。
第11(a)圖顯示了依據本發明之一實施例的NNBD 1100之一示意代表圖，該NNBD 1100是具有一P型接近自然崩潰區域的一NNBD P－I－N二極體；第11(b)圖顯示了依據本發明之一實施例的NNBD 1110之一示意代表圖，該NNBD 1110是具有一N型接近自然崩潰區域的一NNBD P－I－N二極體；第11(c)圖顯示了依據本發明之一實施例的NNBD 1120之一示意代表圖，該NNBD 1120是具有一P型接近自然崩潰區域及一N型接近自然崩潰區域的一NNBD P－I－N二極體；第12圖顯示了依據本發明之一實施例的NNBD 1200之一示意代表圖，該NNBD 1200是具有與一源極接觸相鄰的一接近自然崩潰區域的一NNBD MOSFET電晶體；第13圖顯示了依據本發明之一實施例的NNBD 1300之一示意代表圖，該NNBD 1300是具有與一汲極接觸相鄰的一接近自然崩潰區域的一NNBD MOSFET電晶體；第14圖顯示了依據本發明之一實施例的NNBD 1400之一示意代表圖，該NNBD 1400是具有與一汲極接觸相鄰的一接近自然崩潰區域之一NNBD JFET電晶體；第15圖顯示了依據本發明之一實施例的NNBD 1500之一示意代表圖，該NNBD 1500是具有與一源極接觸相鄰的一接近自然崩潰區域之一NNBD JFET電晶體；第16圖顯示了依據本發明之一實施例的NNBD 1600之一示意代表圖，該NNBD 1600是一具有與一閘極接觸相鄰的一接近自然崩潰區域之一NNBD JFET電晶體。
300．．．NNBD
301．．．p區域
302．．．n區域
303．．．接觸區域
304．．．接觸區域
305．．．空乏寬度
306．．．p區域寬度
307．．．長度
315．．．寬度
316．．．寬度
317．．．寬度

Claims (19)

  1. 一種半導體裝置，包含：一第一接觸及一第一區域，該第一區域由一第一導電類型的一半導體材料形成與該第一接觸相鄰，形成一電流路徑之一部份；以及一第二區域，在該電流路徑內與該第一接觸分隔與該第一區域相鄰，其中該第一區域具有一完全空乏部分，當跨越該第一接觸及該第一及第二區域施加一非零電壓時，該完全空乏部分延伸至該第一接觸，且在跨越該第一接觸及該第一及第二區域零偏壓時，該完全空乏部分係與該第一接觸分隔，其中該第一接觸形成一歐姆連接至該第一區域。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第二區域包含一第二導電類型之一半導體材料，該第二導電類型之極性與該第一導電類型之極性相反。
  3. 如申請專利範圍第2項所述之半導體裝置，其中該第二區域具有一寬度，使得在該非零電壓時該第二區域被完全空乏。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該第二區域包含形成對該第一區域的一肖特基能障之一導電材料。
  5. 如申請專利範圍第1項所述之半導體裝置，進一步包含與該第二區域相鄰的一第三區域，其中該第二區域包含一第二導電類型之一半導體材料，該第二導電類型之極 性與該第一導電類型之極性相反，以及其中該第三區域包含該第一導電類型之一半導體材料。
  6. 如申請專利範圍第5項所述之半導體裝置，進一步包含與該第三區域相鄰之一第二接觸，使得該第二接觸提供對該第三區域之一歐姆接觸。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該第一區域具有一寬度，使得一第一摻雜濃度及該寬度係組配來在該非零電壓致使一大於漏電流之電流流經該電流路徑及防止一突崩崩潰或曾納崩潰。
  8. 如申請專利範圍第1項所述之半導體裝置，進一步包含與該第二區域相鄰的一第四區域，形成與該第二區域的接觸之一歐姆接觸。
  9. 如申請專利範圍第1項所述之半導體裝置，其中該半導體裝置係運作為一選自於由下列群組所組成之裝置：(a)一P-I-N二極體；(b)一MOSFET；(c)一JFET；(d)一突崩光二極體以及(e)一突崩光電晶體。
  10. 如申請專利範圍第1項所述之方法，進一步包含：形成與該第二區域相鄰的一第四區域，該第四區域形成與該第二區域接觸之一歐姆接觸。
  11. 一種用於提供一半導體裝置的方法，包含以下步驟：形成一第一接觸及以一第一導電類型的一半導體材料形成一第一區域與該第一接觸相鄰形成一電流路徑之一部分；以及在該電流路徑內形成與該第一接觸分隔與該第一 區域相鄰的一第二區域，其中該第一區域包括一完全空乏部分，使得當跨越該第一接觸、該第一區域及第二區域施加一非零電壓時，該完全空乏部分延伸至該第一接觸，且在跨越該第一接觸及該第一及第二區域零偏壓時，該完全空乏部分與該第一接觸分隔，其中該第一接觸形成一歐姆連接至該第一區域。
  12. 如申請專利範圍第11項所述之方法，其中該第二區域以一第二導電類型之一半導體材料形成，該第二導電類型之極性與該第一導電類型之極性相反。
  13. 如申請專利範圍第11項所述之方法，其中該第二區域自一金屬形成，該第二區域形成對該第一區域之一肖特基能障。
  14. 如申請專利範圍第11項所述之方法，進一步包含：形成與該第二區域相鄰的一第三區域，其中該第二區域包含一第二導電類型之一半導體材料，該第二導電類型之極性與該第一導電類型之極性相反，以及其中該第三區域包含該第一導電類型之一半導體。
  15. 如申請專利範圍第14項所述之方法，進一步包含形成與該第三區域相鄰之一第二接觸，使得該第二接觸提供對該第二區域之一歐姆接觸。
  16. 如申請專利範圍第11項所述之方法，其中該第一區域具有一寬度，使得在該非零電壓時一第一摻雜濃度及該寬度係組配來致使一大於漏電流之電流流經該電流路徑及防止一突崩崩潰或曾納崩潰。
  17. 如申請專利範圍第11項所述之方法，其中該方法形成一半導體裝置，該半導體裝置係運作為一選自於由下列群組所組成之裝置：(a)一P-I-N二極體；(b)一MOSFET；(c)一JFET；(d)一突崩光二極體以及(e)一突崩光電晶體。
  18. 一種用於自一現存的半導體裝置提供具有一自然崩潰狀態之一半導體裝置的方法，包含以下步驟：自該現存的半導體裝置選擇具有與一接觸相鄰之一現存的寬度及一第一摻雜濃度且具有當施加一偏壓時向該接觸增加大小之一空乏帶的一第一半導體區域；在該現存的半導體裝置內選擇與該第一區域相鄰的一第二區域，該接觸、該第一區域及該第二區域係一電流路徑之部分；選擇一非零電壓以產生該自然崩潰狀態，其中該空乏帶向該接觸增加大小，且其係小於或等於一於該電流路徑中致使一突崩崩潰或一曾納崩潰之電壓；決定在該自然崩潰電壓該空乏帶之一寬度；提供一具有如該現存的裝置之相同結構的半導體裝置，除了該現存的第一半導體區域被替換為具有如該現存的半導體之相同摻雜濃度及等於經決定之該寬度之一寬度的一第一半導體區域之外。
  19. 一種用以利用一空乏帶在一非零電壓傳導電流的方法，包含以下步驟：提供一第一接觸；以及提供具有一第一摻雜濃度的一第一半導體區域與 具有該空乏帶之該第一接觸相鄰；提供與該第一半導體區域相鄰的一第二區域，使得該第一接觸、該第一半導體區域及該第二區域供一電流路徑使用，及當跨越該第一接觸、該第一半導體區域及該第二區域施加該非零電壓致使一電流流經該電流路徑時，該空乏帶延伸至該第一接觸。
TW096120338A 2006-06-04 2007-06-06 接近自然崩潰裝置 TWI446549B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/446,699 US20070215873A1 (en) 2004-10-12 2006-06-04 Near natural breakdown device

Publications (2)

Publication Number Publication Date
TW200849609A TW200849609A (en) 2008-12-16
TWI446549B true TWI446549B (zh) 2014-07-21

Family

ID=38802131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096120338A TWI446549B (zh) 2006-06-04 2007-06-06 接近自然崩潰裝置

Country Status (7)

Country Link
US (1) US20070215873A1 (zh)
EP (1) EP2030244A4 (zh)
JP (1) JP2009540542A (zh)
KR (1) KR20090035506A (zh)
CN (1) CN101501858B (zh)
TW (1) TWI446549B (zh)
WO (1) WO2007143208A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5565895B2 (ja) * 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
WO2012028652A1 (en) * 2010-09-01 2012-03-08 Vibronical Ag Electronic apparatus and electronic circuit comprising such an electronic apparatus
WO2012055630A1 (en) * 2010-10-25 2012-05-03 Vibronical Ag Electronic apparatus and electronic circuit comprising such an electronic apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3045129A (en) * 1960-12-08 1962-07-17 Bell Telephone Labor Inc Semiconductor tunnel device
US3831185A (en) * 1973-04-25 1974-08-20 Sperry Rand Corp Controlled inversion bistable switching diode
JPS5011683A (zh) * 1973-06-01 1975-02-06
JPS573225B2 (zh) * 1974-08-19 1982-01-20
US3979613A (en) * 1975-06-18 1976-09-07 Sperry Rand Corporation Multi-terminal controlled-inversion semiconductor devices
JPS54149591A (en) * 1978-05-17 1979-11-22 Hitachi Ltd Constant-voltage diode
GB2056166B (en) * 1979-08-08 1983-09-14 Philips Electronic Associated Hot-electron or hot-hole transistor
US4901120A (en) * 1987-06-10 1990-02-13 Unitrode Corporation Structure for fast-recovery bipolar devices
US5629544A (en) * 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
US6396191B1 (en) * 1999-03-11 2002-05-28 Eneco, Inc. Thermal diode for energy conversion
JP4154074B2 (ja) * 1999-05-27 2008-09-24 株式会社日立製作所 サージアブソーバ

Also Published As

Publication number Publication date
WO2007143208A3 (en) 2008-05-15
WO2007143208A2 (en) 2007-12-13
KR20090035506A (ko) 2009-04-09
CN101501858A (zh) 2009-08-05
JP2009540542A (ja) 2009-11-19
EP2030244A4 (en) 2010-10-13
CN101501858B (zh) 2015-09-16
EP2030244A2 (en) 2009-03-04
TW200849609A (en) 2008-12-16
US20070215873A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
US10153275B2 (en) Method of operating an IGBT having switchable and non-switchable diode cells
CN104299997A (zh) 电荷补偿半导体器件
US12094970B2 (en) Electrostatic discharge guard ring with complementary drain extended devices
CN107799517B (zh) 用于半导体结构的esd装置
US20170117394A1 (en) Bipolar transistor with superjunction structure
JP2009290070A (ja) 半導体装置
US10886909B2 (en) Electric assembly including an insulated gate bipolar transistor device and a wide-bandgap transistor device
US7244970B2 (en) Low capacitance two-terminal barrier controlled TVS diodes
JP2013509731A (ja) 接合型電界効果トランジスタおよびその製造方法
KR20180108542A (ko) 래치-업 저항 트랜지스터
US9064953B2 (en) Semiconductor device including a drift zone and a drift control zone
US9698138B2 (en) Power semiconductor device with improved stability and method for producing the same
JP4822292B2 (ja) 半導体装置
TWI446549B (zh) 接近自然崩潰裝置
US10347621B2 (en) Electrostatic discharge guard ring with snapback protection
CN110085583B (zh) 半导体器件和操作方法
US20090250696A1 (en) Near natural breakdown device
JP2005072560A (ja) 半導体装置およびその設計方法
KR20150025731A (ko) 전력 반도체 소자
EP1542287B1 (en) High-frequency bipolar transistor
US20150187919A1 (en) Power semiconductor device
KR101525304B1 (ko) 전기 기기 및 그 제조 방법
KR100510436B1 (ko) 수평형 절연 게이트 바이폴라 트랜지스터
KR0133556B1 (ko) 수평형 절연게이트 바이폴라 트랜지스터
KR100424443B1 (ko) 다이버터 구조의 횡형 트렌치 전극 절연 게이트 바이폴라트랜지스터

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees