CN101501858B - 近自然击穿器件 - Google Patents
近自然击穿器件 Download PDFInfo
- Publication number
- CN101501858B CN101501858B CN200780029171.5A CN200780029171A CN101501858B CN 101501858 B CN101501858 B CN 101501858B CN 200780029171 A CN200780029171 A CN 200780029171A CN 101501858 B CN101501858 B CN 101501858B
- Authority
- CN
- China
- Prior art keywords
- contact
- district
- semiconductor region
- nnbd
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 178
- 239000004065 semiconductor Substances 0.000 claims abstract description 191
- 230000000694 effects Effects 0.000 claims description 32
- 230000005684 electric field Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 30
- 230000007935 neutral effect Effects 0.000 description 23
- 239000000463 material Substances 0.000 description 16
- 239000002800 charge carrier Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 230000003503 early effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000002301 combined effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005284 basis set Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
- H01Q1/248—Supports; Mounting means by structural association with other equipment or articles with receiving set provided with an AC/DC converting device, e.g. rectennas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
近自然击穿器件,包括半导体区,其中该半导体区是强制或非强制近自然击穿区,其在横过器件施加大小小于或等于非自然击穿(例如齐纳击穿和雪崩击穿)的击穿电压的预定电压时完全耗尽。
Description
技术领域
本发明涉及半导体器件,其利用偏压来在器件的半导体区中产生自然击穿情况,从而用于包括高速开关和振荡器的应用。在零偏置,器件的半导体区具有近自然击穿情况。在偏置后,该区处于自然击穿情况(完全耗尽)并引起器件传导电流。具有近自然击穿情况的半导体器件的一个实例在2004年十月12日提交的题为“EM Rectifying Antenna Suitable for use inConjunction with a Natural Breakdown Device”序列号为10/963357的美国专利申请(“也未决的申请”)中公开。
背景技术
图2示出传统pn结二极管的电流相对电压的特性。图1是传统的突变pn结二极管100的示意图。如图1所示,传统pn结二极管100包括p区101和n区102。P区101例如可以用p型掺杂剂(即电子受主,诸如硼)掺杂,而n区102可以用n型掺杂剂(即电子施主,诸如磷)掺杂。靠近p区101和n区102之间的突变结,由于两个区电化电势的差别导致的平衡以及两个区之间电荷载流子(例如,电子和“空穴”)的扩散使电荷载流子耗尽,从而在p区101和n区102中分别形成“耗尽”区103和104。在所谓的“突变结近似”下,耗尽区103的宽度xp和耗尽区104的宽度xn分别由
给出,其中εs是硅的介电常数,q是电子电荷,φi是pn结的“固有(built-in)”电势,NA和ND分别是p区101和n区102的掺杂浓度。
如图2所示,横轴示出横过pn结的电压V,而纵轴示出横过pn结的二极管电流ID。如图2所示,当横过pn结的电压V大于零伏并大于电压Vth (“阈值电压”)时,pn结强烈地“正向偏置”并且二极管电流ID随着电压V成指数增长。当横过pn结的电压V小于零伏但不小于电压Vbr(“击穿电压”)时,pn结“反向偏置”并且二极管电流ID很小。在反向偏置下,当电压大小增加,产生的载流子能量增加,导致击穿现象1,例如,在电压Vbr的隧穿和碰撞电离。在电压Vbr,二极管电流ID变得很大并且二极管“击穿”。在击穿时,横过pn结的平均电场(伏每厘米)的大小由经验公式给出:
其中ND是NA和NB的较小者。
发明内容
本发明提供“近自然击穿情况”,其当施加偏压时在半导体器件上产生自然击穿情况。自然击穿情况用于电流传导或开关应用。“近自然击穿器件”(“NNBD”)具有在偏置时获得自然击穿情况的新的有源区。在本发明的一个实施例中,NNBD是二端子近自然击穿器件。NNBD可以用在高速振荡器和开关应用中。
根据本发明的一个实施例,公开了半导体器件和形成NNBD的方法。半导体器件包括邻近第二区形成的半导体区,其中第一半导体区是强制或非强制近自然击穿器件,其在大小小于或等于例如齐纳击穿和雪崩击穿的非自然击穿电压的预定电压时完全耗尽。非自然击穿电压横过第一和第二区施加。第二区可以是极性与第一导电类型相反的第二导电类型的半导体材料。可选地,第二区可以是对第一区形成肖特基势垒的金属。此外,半导体器件可以包括邻近第二区的第三区,第二区和第三区都包括半导体材料,从而第一区、第二区和第三区形成双极晶体管。在这种双极晶体管中,第一区可以是双极晶体管的发射或集电极。
包括P-I-N型二极管结构、MOSFET和JFET结构的NNBD器件也是可能的。
——————————
1在本公开中,术语“非自然击穿”用来指击穿现象,区别于下面详细描述的“自然击穿”和“近自然击穿”现象。
考虑以下的详细描述及附图,可以更好地理解本发明。
附图说明
图1是传统pn结二极管100的示意图。
图2示出传统pn结二极管的电流(I)相对电压(V)的特性。
图3是根据本发明的一个实施例的在施加自然击穿电压Vfbr之前具有处在近自然击穿情况的P型区的强制近自然击穿器件(NNBD)300的示意图。
图4示出NNBD 300的电流-电压(IV)特性。
图5(a)是根据本发明的一个实施例的NNBD 500的示意图,在施加自然击穿电压VfbrNPN之前具有处在近自然击穿情况的集电半导体区的NPN晶体管。
图5(b)示出当在自然击穿情况下集电半导体区501完全耗尽时NNBD500的放大图。
图5(c)是根据本发明的一个实施例的NNBD 510的示意图,在施加自然击穿电压Vfbr PNP之前具有处在近自然击穿情况的集电半导体区的PNP晶体管。
图5(d)示出当在自然击穿情况下集电半导体区511完全耗尽时NNBD510的放大图。
图5(e)示出双极晶体管的集电电流IC相对VCE的IV曲线。
图5(f)是根据本发明的一个实施例的NNBD 520的示意图,在施加自然击穿电压Vfbr之前具有处在近自然击穿情况的发射半导体区的NPN晶体管。
图5(g)示出当在自然击穿情况下发射半导体区完全耗尽时NNBD 520的放大图。
图5(h)是根据本发明的一个实施例的NNBD 530的示意图,在施加自然击穿电压之前具有处在近自然击穿情况的集电和发射半导体区的NPN晶体管。
图5(i)示出当在自然击穿情况下集电和发射半导体区都完全耗尽时NNBD 530的放大图。
图5(j)是根据本发明的一个实施例的NNBD 540的示意图,在施加自然击穿电压Vfbr之前具有处在近自然击穿情况的发射半导体区的PNP晶体管。
图5(k)示出当在自然击穿情况下发射半导体区完全耗尽时NNBD 540的 放大图。
图5(1)是根据本发明的一个实施例的NNBD 550的示意图,在施加自然击穿电压之前具有处在近自然击穿情况的集电和发射半导体区的PNP晶体管;以及当在自然击穿情况下集电和发射半导体区都完全耗尽时的放大图。
图6(a)是根据本发明的一个实施例的NNBD 600的示意图,具有在反向自然击穿电压Vfbr时完全耗尽的N型区。
图6(b)示出NNBD 600的电流-电压(IV)特性。
图6(c)是根据本发明的一个实施例的NNBD 600的示意图,具有在反向自然击穿电压Vfbr时完全耗尽的N型区。
图7(a)是根据本发明的一个实施例的在施加零偏压和在反向偏压Vfbr的NNBD 700的示意图;NNBD 700代表在强制近自然击穿情况下的强制近自然击穿N肖特基二极管。
图7(b)是根据本发明的一个实施例的在施加零偏压和在反向偏压Vfbr的NNBD 710的示意图;NNBD 710代表在强制近自然击穿情况下的强制近自然击穿P肖特基二极管。
图8(a)和8(c)示出NNBD 800和NNBD 820,各自包括邻近在零偏压偏置和在自然击穿电压Vfbr的接触的一个强制近自然击穿区。
图8(b)和8(d)示出NNBD 810和NNBD 830,各自包括都邻近在零偏压偏置和在自然击穿电压Vfbr的接触的两个强制近自然击穿区。
图9示出根据本发明的NNBD结构和在偏压下的特性的表。
图10(a)示出当Vfbr在其最小偏压(近零)以在p区301上产生自然击穿情况时,在正向电流和正向偏压下的NNBD 300的IV曲线。
图10(b)示出当Vfbr在其最小偏压(近零)以在p区301上产生自然击穿情况时,在反向电流和反向偏压下的NNBD 300的IV曲线。
图11(a)示出根据本发明的一个实施例的NNBD 1100的示意图,其是具有P型近自然击穿区的NNBD P-I-N二极管。
图11(b)示出根据本发明的一个实施例的NNBD 1110的示意图,其是具有N型近自然击穿区的NNBD P-I-N二极管。
图11(c)示出根据本发明的一个实施例的NNBD 1120的示意图,其是具有P型近自然击穿区和N型近自然击穿区的NNBD P-I-N二极管。
图12示出根据本发明的一个实施例的NNBD 1200的示意图,其是具有 邻近源极接触的近自然击穿区的NNBD MOSFET晶体管。
图13示出根据本发明的一个实施例的NNBD 1300的示意图,其是具有邻近漏极接触的近自然击穿区的NNBD MOSFET晶体管。
图14示出根据本发明的一个实施例的NNBD 1400的示意图,其是具有邻近漏极接触的近自然击穿区的NNBD JFET晶体管。
图15示出根据本发明的一个实施例的NNBD 1500的示意图,其是具有邻近源极接触的近自然击穿区的NNBD JFET晶体管。
图16示出根据本发明的一个实施例的NNBD 1600的示意图,其是具有邻近漏极接触的近自然击穿区的NNBD JFET晶体管。
为了便于图之间的比较,类似的元素分配类似的附图标记。
具体实施方式
以下详细描述是指当整个区的多数载流子耗尽时完全耗尽的p型或n型区。该区可以包括任何适当形式、形状、尺度、层、结构、电导性或浓度的不同材料。尽管这里对NNBD示出的实例和图示出了均质或均匀的掺杂剂浓度的区,但是这样的区只是出于说明的目的提供的。本发明同样可用于掺杂剂浓度在其各个区中是非均质或非均匀的半导体器件。另外,本发明可以用于具有异质结的器件。
如也未决的申请中所述,半导体器件(“NBD”)当其半导体区之一(P型或N型)不用外部偏压而完全耗尽时处在“自然击穿”情况。本发明引入“近自然击穿”情况。当半导体器件上的半导体区(P型或N型)虽然在零偏置下没有完全耗尽但是在施加特殊偏压时变得完全耗尽(即,半导体器件的半导体区在向该器件施加非零偏压时从“近自然击穿”情况变成“自然击穿”情况)时,半导体器件被称作处在“近自然击穿”情况。非零偏压是发生电流导电时的并且可以用作开关电压的电压电平。具有处在近自然击穿情况的半导体区的半导体器件是“近自然击穿器件”(NNBD)。
根据本发明,近自然击穿情况可以用在传统的或者新的半导体器件上以创造新的特性。新器件可以利用近自然击穿情况来创造。
近自然击穿情况可以用于在“非自然击穿”情况下运行的半导体器件结构。这些半导体器件的实例包括隧穿(即齐纳效应)或碰撞电离(即雪崩效应)器件。近自然击穿器件的击穿电压的大小小于或等于任何非自然击穿电 压。使用下面描述的技术,可以使得半导体器件的自然击穿电压与非自然击穿电压一致。使用下面讨论的方程P/方程N或其他本领域技术人员已知的公式,可以计算自然击穿电压的范围。当器件具有大小小于该器件“非自然击穿”的击穿电压的近自然击穿电压时,该器件经历自然击穿而不是“非自然击穿”。当器件的自然击穿电压与其“非自然击穿”电压一致时,可以同时发生相同的击穿现象并且可以产生由于所述现象导致的电流,从而总电流超过由于任一击穿效应导致的电流。例如,具有齐纳击穿电压的半导体器件可以设计成具有半导体区,该半导体区具有在齐纳击穿电压时变成自然击穿电压的近自然击穿情况(即近自然击穿齐纳器件)。在这种器件中,在齐纳击穿电压,该器件经历组合击穿效应。器件可以开关更快并可以产生比齐纳器件更强的电流。雪崩击穿和自然击穿的组合效应可以应用在半导体器件上。因此,可以在半导体器件中设计近自然击穿情况以在对于该器件的从接近零变化到“非自然击穿”电压(大小)的自然击穿电压下产生完全耗尽区。
近自然击穿情况可以在传统的或新的半导体器件结构上实现。在一个实施例中,实现的步骤可以是:(1)选择自然击穿电压Vfbr,(2)选择器件内的半导体区和掺杂浓度以产生零偏置时的近自然击穿情况,(3)使用掺杂浓度并使用方程P/方程N或其他本领域技术人员已知的公式来计算半导体区的宽度。(还可以使用模拟来确定宽度)。这些步骤也可以用于具有非自然击穿电压的半导体器件。自然击穿电压Vfbr(根据以上步骤(1)确定)和非自然击穿电压确定器件是否在非自然击穿情况或者自然击穿情况下击穿。对于在其期望的正常运行当中不在非自然击穿情况下击穿的器件,这种区(即自然击穿区)的宽度可以选择到这种区仍然经历近自然击穿情况的最大宽度。因此,最大自然击穿电压可以从该区的掺杂浓度和宽度来计算。在对应用选择适当的自然击穿偏压之后,器件的宽度可以通过解方程P/方程N或其他本领域技术人员已知的公式并从所选择的自然击穿偏压和半导体掺杂浓度来计算。对于经历非自然击穿的器件,最大自然击穿电压是非自然击穿电压。
可以实现近自然击穿情况以提供击穿电压范围较宽、低电压高速开关、电压保护或调节、开关的器件,避免不希望的击穿,提供电流并将自然击穿与其他击穿效应组合。
根据本发明的一个实施例,具有非自然击穿的pn结二极管包括半导体区(例如,p型区),该半导体区当外部施加非自然击穿电压Vbr时宽度wp小于或等于尺度可比且掺杂剂浓度可比的传统突变pn结的耗尽宽度xp。Vbr电压是在传统突变pn结二极管的区由于例如隧穿(即齐纳效应)或碰撞电离(即雪崩效应)而进入非自然击穿情况之前,可以横过pn结施加的最大偏压。也就是说:
其中εs是硅的介电常数,q是电子电荷,φi是pn结的“固有”电势,NA和ND分别是p区101和n区102的掺杂浓度。当wp=xp(对n型区为wn=xn)时,该区被称作非强制近自然击穿区,而当wp<xp(对n型区为wn<xn)时,该区被称作“强制近自然击穿”区。
图3是根据本发明的一个实施例的NNBD 300的示意图。如图3所示,NNBD 300包括p区301和n区302,p区301具有耗尽宽度305,当施加外部非自然偏置击穿电压Vbr时,p区宽度306(wp)小于或等于尺度及掺杂剂浓度可比的传统pn结的p区中的对应的耗尽宽度xp。p区301在非自然击穿电压时的耗尽宽度xp在图3中由长度307标明作为参考。(当外部施加非自然击穿电压Vbr时,耗尽宽度小于传统pn结中对应的半导体区的耗尽宽度的半导体区在这里被称作具有“强制近自然击穿”宽度。当外部施加非自然击穿电压Vbr时,耗尽宽度等于传统pn结中对应的半导体区的耗尽宽度的半导体区在这里被称作具有“非强制近自然击穿”宽度。)相反地,当外部施加反向非自然击穿电压Vbr时,n区302的宽度可以小于、大于或等于掺杂浓度及尺度可比的传统pn结二极管的n区的耗尽区xn。n区302在非自然击穿电压时的耗尽宽度xn在图3中由长度317标明作为参考。
本发明的一个实施例是在具有大于xn的宽度的p区301、n区302上的强制近自然击穿情况。还示出了允许NNBD 300连接到电子电路的接触区303和304。p区301和n区302中的掺杂浓度足够高,从而接触303和304是欧姆接触。接触区303和304可以例如通过使用传统化学气相沉积技术或本领域技术人员已知的其他手段沉积传统互连导体(例如,铝或铜)来连接。p区301和n区302可以使用离子注入或本领域技术人员已知的其他手段来形成在传统硅衬底中。
NNBD 300的p区宽度wp可以根据掺杂浓度、耗尽宽度、自然击穿电压和非自然击穿电压来计算。NNBD 300的适当的宽度wp可以使用以下步骤来计算:
(1)首先为传统pn结二极管的p区和n区选择掺杂浓度,从而在施加零偏压下,p区具有耗尽宽度zp(由图3的宽度305标明)而n区具有耗尽宽度zn(由图3的宽度315标明)。(p区和n区的耗尽宽度可以用于选择合适的掺杂浓度。)当横过pn结没有施加外部电压时,这些尺度在传统pn结二极管中产生固有电压Vbuilt-in。同样当传统pn结二极管被外部施加等于非自然击穿电压Vbr的反向偏压时,p区具有耗尽宽度xp而n区具有耗尽宽度xn。非自然击穿情况的耗尽宽度xp是wp的最大宽度。宽度wp大于zp。在强制NNBD中,自然击穿电压Vfbr的大小小于Vbr的大小。在非强制NNBD中,偏置自然击穿电压Vfbr等于Vbr。
(2)为器件的零偏置和非自然击穿电压Vbr之间的NNBD选择期望的自然击穿电压Vfbr。当施加的偏压在零和Vbr之间时,仅泄漏电流流过NNBD。然而,当施加的偏压的大小大于Vfbr时,较大的多数载流子反向电流会流过NNBD。当NNBD被偏置时产生自然击穿情况以选择自然击穿电压Vfbr。
(3)为p区301计算耗尽宽度wp,从而当电压Vfbr施加到接触303和接触304之间时,整个p区301变为完全耗尽。采用突变结近似,宽度wp可以使用以下方程P来计算:
本领域技术人员已知的还有其他方式来计算wp。当wp=xp时,Vfbr等于Vbr。掺杂浓度可以由载流子数量表示。NNBD 300的宽度wp也可以由其他步骤计算,例如:(1)选择希望的自然击穿电压Vfbr;(2)选择掺杂浓度和耗尽宽度zp;并且(3)使用上述方程P(或本领域技术人员已知的其他公式)来计算宽度wp。当半导体器件在将要完全耗尽的半导体区内不经历非自然击穿情况时,wp的最大宽度是半导体区宽度并且宽度wp大于zp。
注意上面宽度wp使用突变结近似来计算。也可以使用其他合适的方法。根据应用,宽度wp可以使用不同的结近似来计算。如上面解释的,根据本发明的一个实施例,情况wp<xp被称作“强制近自然击穿情况”,并且在这种情况下,p区301被称作“强制近自然击穿区”。当p区301处在强制近自然击穿情况时,Vfbr的值小于Vbr。根据本发明的另一个实施例,情况wp= xp被称作“非强制近自然击穿情况”,并且在这种情况下,p区301被称作“非强制近自然击穿区”。当NNBD具有“非强制近自然击穿区”时,会发生自然击穿和非自然击穿并产生显著的电流。
一旦wp确定,NNBD可以产生n区302的任何适合的宽度,从而当NNBD300在Vfbr偏置时p区301会在接触区303和n区302之间完全耗尽。当NNBD300反向偏置到Vfbr时,wn(由宽度316标明)是NNBD 300上n区302的耗尽区宽度。只要n区302不在p区301变成完全耗尽之前变成完全耗尽,n区302的宽度范围可以从wn到大于xn。当施加到接触303和304之间的外部电压为-Vfbr时,NNBD 300的p区301完全耗尽。本发明的一个实施例在wp小于xp的p区301上以及宽度为wn到大于xn之间的值的n区302上提供强制近自然击穿情况。本发明的一个实施例是非强制近自然击穿情况,其中p区301具有等于xp的宽度wp而n区301的宽度范围可以从wn到大于xn。
在本发明的另一实施例中,如图6(a)所示,可以使NNBD 600的n区602处在强制近自然击穿情况下而不用p区601处在近自然击穿情况。NNBD可以有多于一个的击穿区。在本实施例中,只要当n区602变成完全耗尽时p区601不变成完全耗尽,p区601的宽度范围可以从wp到大于xp。在图6(a)中,p区601的耗尽宽度wp和自然击穿时的耗尽宽度wn分别在图6(a)中标为606和616。本发明的一个实施例提供非强制近自然击穿n区602(即wn等于xn),以及宽度在wp到大于xp之间的p区601。本发明的另一实施例提供强制近自然击穿情况,造成n区602的wn小于xn,p区601的宽度在wp和大于xp之间。在本实施例中,只要当n区602变成完全耗尽时p区601不变成完全耗尽,p区601的宽度范围可以从wp到大于xp。具有这种结构的NNBD包括强制近自然击穿二极管。这些NNBD区可以是强制近自然击穿区或非强制近自然击穿区。
通常,NNBD具有在反向偏置Vfbr下完全耗尽的p区或n区之一。一旦NNBD具有完全耗尽区,电场将会强迫电子、空穴、或这两者横过完全耗尽区从而产生电流。例如,图3的NNBD 300具有处在强制近自然击穿情况的p区301和宽度大于xn的n区302。当NNBD 300具有外部施加的反向偏压Vfbr时,p区301变成完全耗尽(即,接触303和p区301内耗尽区边缘之间的距离变成零)。在该情况下,由于p区301内电场的极性,从接触区303进入p区301的电子立即扫过p区301进入n区302。同样,从n区302进 入耗尽区的空穴也扫过p区301进入接触区303。
一旦外部施加的横过NNBD 300的反向偏压达到Vfbr,与p区301和n区302相联系的耗尽区即使电压进一步增加也维持相同的宽度。这是因为在p区301中没有额外的空穴可用于耗尽来自n区302的电子。结果,随着外部施加的反向偏压的大小超过Vfbr,在n区302的中性区中出现额外的电压作为电压降。该感应电压导致电子电流(即反向电流)从接触区303流入n型区302。
当零和阈值电压之间的正向偏压(即0<VIN<Vth)横过NNBD 300施加时,p区301和n区302中的耗尽宽度都减小。横过耗尽区的电压降也减小。在该状态(regime)下,与外部施加的电压成比例的小的正向泄漏电流在NNBD 300中流动。随着外部施加的电压达到阈值电压Vth,NNBD 300中的耗尽宽度显著变小以允许显著的电流流动。一旦外部施加的电压超过阈值电压(即,VIN>=Vth),NNBD 300传导正向偏置电流。
当反向偏置时,与正向偏置时的少数载流子器件相反,NNBD 300作为多数载流子器件运行(电子注入n区)。多数载流子器件的开关时间典型地快过少数载流子器件的开关时间。
图4是NNBD 300的电流相对电压(IV)特性的图。NNBD 300在外部施加的电压为反向偏压并且大小大于Vfbr时传导可观的反向电流,而在外部施加的电压大于Vth时传导正向电流。当偏压在Vfbr和Vth之间时NNBD 300传导可以忽略的泄漏电流。
综上,本发明的NNBD在施加大于Vfbr的偏压时允许传导电流。在Vfbr时,NNBD的半导体区具有自然击穿情况。在器件上使用近自然击穿情况,比使用非自然击穿情况例如齐纳和雪崩效应获得的,允许有更宽和更灵活的传导电压范围。NNBD在偏置时作为多数载流子器件运行。如果施加的偏压超过阈值电压Vfbr,NNBD提供传导电流。本NNBD发明对传统PN结二极管的应用造成新的有源(active)偏压的范围;即,偏压的大小小于Vbr。这个新的有源范围使得NNBD修改的PN结二极管具有两个有源区,其可以用于各种应用,包括振荡器电路和高速开关。
根据本发明的另一实施例,如上所述,图6(a)示出NNBD 600,其n型区602具有小于xn的宽度wn(即,当施加外部反向非自然击穿电压Vbr时传统pn结二极管的耗尽宽度)。采用突变结近似,宽度wn可以使用以下方程N 来计算:
类似的确定为NNBD 600提供宽度wn(由宽度616标明)。当NNBD 600被外部施加反向偏压Vfbr时,n区602变成完全耗尽(即,接触区604和n区602内的耗尽区边缘之间的距离变成零)。在该情况下,从接触区604进入n区602的空穴立即扫过n区602进入p区601。同样,从p区601进入耗尽区的电子也扫过n区602进入接触区604。
一旦NNBD 600具有外部施加的反向偏压Vfbr,与n区602和p区601相联系的耗尽区宽度不会增加。这是因为在n区602中没有可用的电子来耗尽来自p区601的空穴。因此,随着外部施加的反向偏压的大小增加到大于Vfbr,将会在p区601的中性区内感应出电压。由于刚才描述的耗尽区电场的扫过效应,该感应电压将会导致反向电流从接触604流入p区601。
当NNBD 600被外部施加零和阈值电压之间的正向偏压(即0<VIN<Vth)时,p区601和n区602中的耗尽宽度都减小。横过耗尽区的电压降也减小。在该状态下,与外部施加的电压成比例的小的正向泄漏电流在NNBD 600中流动。随着外部施加的电压变得非常接近Vth,NNBD 600中的耗尽宽度显著变小以允许显著的电流流动。一旦外部施加的电压超过阈值电压(即,VIN>=Vth),NNBD 600传导电流。
图6(b)是NNBD 600的电流相对电压特性的图。根据本发明的另一实施例提供wn=xn(即非强制近自然击穿耗尽情况)。非强制NNBD 600具有与非强制NNBD 300相同的行为。
当外部电压Vfbr横过NNBD 300或600施加时,横过耗尽区的电压等于Vfbr加上固有电势Vbuilt-in。因此,横过耗尽区的载流子电势比外部施加的电压高出电压Vbuilt-in。为了补偿该电压差别,等于Vbuilt-in除以总NNBD电阻的电流增加流过NNBD 300或600。只要NNBD 300的p区301或NNBD 600的n区602完全耗尽就发生该电流增加。在导通电压下具有增加的电流可以有助于减小断通和通断的开关时间。
现有技术中已知没有接触材料能造成真的p型欧姆接触。p型欧姆接触可以使用耗尽区足够薄的p型肖特基接触来模仿。薄的耗尽区允许隧穿,这是由于其使用高掺杂p型材料来制造。使用高掺杂p型材料可能是不希望的 或者可能不能提供足够低的电阻。接触/半导体结处的电阻与结的耗尽区宽度成比例。当NNBD 300和NNBD 600反向偏置时,使用肖特基接触模仿的欧姆接触在正向偏置下。正向偏置肖特基接触减小了接触耗尽宽度,从而增大接触隧穿能力。增大隧穿能力减小了欧姆接触电阻。
根据本发明的另一实施例,图7(a)示出NNBD 700,其n区702在施加零偏压时具有耗尽区704,而在反向偏压Vfbr时n区702完全耗尽,NNBD 700还具有作为为连接NNBD 700到电子电路提供的接触的导体701和703。Vfbr的大小小于使用与NNBD 700可比的材料的传统n肖特基二极管的击穿电压Vbr。n区702中的掺杂浓度足够高,从而导体703和n区702之间的结是欧姆接触并且导体701形成对n区702的肖特基势垒。在施加零偏压的NNBD700中,n区702具有耗尽宽度704。当NNBD 700反向偏置到Vfbr时,n区702完全耗尽,具有耗尽宽度705。一旦n区702被横过NNBD 700的反向偏压Vfbr完全耗尽,与NNBD 700中的耗尽区相联系的电场将电子从接触701扫到接触703,从而导致经过NNBD 700的反向电流。只要大小大于或等于Vfbr的反向偏压横过NNBD 700而外部施加,n区702会维持完全耗尽。正向偏置下的NNBD 700的表现与正向偏置情况下的材料和尺度可比的传统n型肖特基二极管基本相同。
根据本发明的另一实施例,图7(b)示出NNBD 710,其p区712在零偏压时具有耗尽区714,而在反向偏压Vfbr时p区712完全耗尽,NNBD 710还具有作为为连接NNBD 710到电子电路提供的接触的导体711和713。Vfbr的大小小于与NNBD 710可比的材料和尺度的传统p肖特基二极管的非自然击穿电压Vbr。p区712中的掺杂浓度足够高,从而导体713和p区712之间的结是欧姆接触并且导体711形成对p区712的肖特基势垒。在施加零偏压的NNBD 710中,p区712具有耗尽宽度714。当NNBD 710反向偏置到Vfbr时,p区712完全耗尽,具有耗尽宽度715。当NNBD 710在Vfbr被反向偏置时,一旦p区712变成完全耗尽,与NNBD 710耗尽区相联系的电场将电子从接触713扫到接触711,从而导致经过NNBD 710的反向电流。只要大小大于或等于Vfbr的反向偏压外部施加到NNBD 710上,p区712完全耗尽。正向偏置下的NNBD 710的表现与正向偏置情况下的材料和尺度可比的传统p型肖特基二极管基本相同。
以下步骤为NNBD 700确定强制近自然击穿宽度:(1)找到非自然击穿 电压Vbr、在偏压Vbr时的耗尽宽度xn、以及使用n区掺杂浓度的传统肖特基二极管在零偏置时的耗尽宽度zn,(2)找到可以由肖特基二极管700使用的零和Vbr之间(或等于Vbr)的反向偏置自然击穿电压Vfbr,以及(3)计算n区702的耗尽宽度wn,从而当横过NNBD 700施加反向自然击穿偏压Vfbr时,n区702变成完全耗尽。耗尽宽度wn在zn和xn之间。可以用类似的步骤来为NNBD 710确定强制近自然击穿宽度。区702和712分别包括不同掺杂浓度的多个n型和p型段。NNBD 700或710可以由类似的方法或其他方法制造。
当横过NNBD 700或710施加外部电压Vfbr时,横过耗尽区的电压等于Vfbr加上固有电势Vbuilt-in。因此横过耗尽带区的载流子电势比外部施加的电压高Vbuilt-in。为了补偿该电压差别,等于Vbuilt-in/总NNBD电阻的电流增加流过NNBD。只要NNBD 700的n区702或NNBD 710的p区712完全耗尽就发生该电流增加。当外部施加大于或等于Vfbr的电压时,NNBD 700和710也没有中性区。在Vfbr时具有增加的电流并且没有中性区可以有助于减小断通和通断开关时间。
本技术的应用为传统肖特基二极管提供近自然击穿情况以产生新的有源偏压范围;即,在零和Vbr之间的反向偏压范围。该新的有源区使得近自然击穿情况修改的肖特基二极管具有两个有源区,以用于包括振荡器电路和高速开关的应用。
根据本发明的另一实施例,NNBD也可以使用三个或多个半导体区来形成,所述半导体区的一个或多个邻近接触并当在自然击穿电压下被外部偏置时变成完全耗尽。半导体区可以包括相同极性类型的多个段。图5(a)示出NNBD 500,其是具有集电(collector)半导体区501的NPN双极晶体管,集电半导体区501是具有自然击穿电压Vfbr NPN的自然击穿区。当等于Vfbr NPN的电压VCB横过NNBD 500的集电区501和基(base)区503施加时,集电半导体区501在集电接触502下变成完全耗尽(即,集电区501处在自然击穿情况)。图5(b)示出集电半导体区501处在自然击穿情况下而基半导体区503具有中性区504时,NNBD 500的放大图。图5(c)示出NNBD 510,其是具有集电半导体区511的PNP双极晶体管,集电半导体区511是具有自然击穿电压Vfbr PNP的自然击穿区。当等于Vfbr PNP的电压VCB横过NNBD 510的集电区511和基区513施加时,集电半导体区511在集电接触512下变成完 全耗尽(即,集电区511处在自然击穿情况)。图5(d)示出集电半导体区511处在自然击穿情况下而基半导体区513具有中性区514时,NNBD 510的放大图。
当等于或大于Vfbr NPN的电压VCB横过NNBD 500的集电区501和基区504施加时,位于NNBD 500集电基结处的耗尽区宽度保持不变,集电半导体区501处在自然击穿情况。因此,NNBD 500的基区503中的中性区504的宽度当电压VCB超过等于或大于Vfbr NPN的值时不变。具有不受基区503中VCB影响的基中性区504宽度导致横过集电区501和基区504的内部电压差别。两种现象补偿该内部电压差别。首先,集电电流的增加使内部电压降减小。此外,在NNBD 500的基区504中的中性区503中产生电场。如在正向有源模式(即基发射结正向偏置,基集电结反向偏置)运行的传统双极晶体管中一样,集电电流受载流子根据VBE电压和基电流从发射区注入基区的控制,而与VCB电压无关。因此,在NNBD 500中,在基中性区内产生的电场是主要效应。类似的效应发生在NNBD 510中,从而在NNBD 510的基513的中性区中也产生电场。
随着电压增加,在正向有源模式运行的传统双极晶体管具有各种不理想的效应和击穿情况,诸如由于基中性区中缩小的宽度而导致增大的集电电流的厄雷效应(Early effect)。厄雷效应可以从图5(e)看出,图5(e)示出双极晶体管的集电电流IC相对VCE的IV曲线。在图5(e)中,实线(即541)示出由于对传统双极晶体管的厄雷效应的集电电流增加。如上面解释的,NNBD 500的基区503中的中性区504的宽度不随电压VCB增大而减小。因此,NNBD500不表现厄雷效应的集电电流改变。图5(e)所示的虚线(即542)代表集电半导体区是近自然击穿区的双极晶体管(例如,NNBD 500)的集电电流。另外,传统双极晶体管随着基集电耗尽区增加直到到达基发射耗尽区,具有在基区变成完全耗尽时发生的穿通击穿情况。NNBD 500不经历穿通击穿情况。以同样方式,NNBD 510也不经历穿通击穿情况。
当NNBD 500在截止模式运行时(即基发射和基集电结都反向偏置)——集电半导体区501处在自然击穿情况——来自集电接触502的集电电流进入基区503的中性区504。然而,基发射耗尽区中电场的极性避免了电流横过基发射结进入基中性区504。结果,NNBD 500中的集电电流基本流出基接触。NNBD 510类似于NNBD 500在截止模式运行。
NNBD也可以通过双极晶体管形成,其发射半导体区在外部偏置为自然击穿电压时变成完全耗尽。图5(f)示出NNBD520,其是具有在施加自然击穿电压Vfbr之前在近自然击穿情况的发射半导体区的NPN双极晶体管。图5(g)示出当发射半导体区在自然击穿情况下完全耗尽而基半导体区具有中性区时NNBD 520的放大图。图5(j)示出NNBD 540,其是具有在施加自然击穿电压Vfbr之前在近自然击穿情况的发射半导体区的PNP双极晶体管。图5(k)示出当发射半导体区在自然击穿情况下完全耗尽而基半导体区具有中性区时NNBD 540的放大图。如上所述,当NNBD 520或540在截止模式运行时,当发射半导体区完全耗尽,发射电流基本流出基接触。
NNBD也可以通过双极晶体管形成,其集电和发射半导体区在外部偏置为自然击穿电压时都变成完全耗尽。图5(h)示出NNBD 530,其是具有在施加自然击穿电压之前在近自然击穿情况的集电和发射半导体区的NPN晶体管。图5(i)示出当集电和发射半导体区在自然击穿情况下都完全耗尽而基半导体区具有中性区时NNBD 530的放大图。图5(l)示出NNBD 550,其是具有在施加自然击穿电压之前在近自然击穿情况的集电和发射半导体区的PNP晶体管;以及当集电和发射半导体区在自然击穿情况下都完全耗尽时的放大图。如上所述,NNBD 530和550会表现出具有处在近自然击穿情况的集电区的双极晶体管和具有处在近自然击穿情况的发射半导体区的双极晶体管的组合效应。
图8(a)和8(c)分别示出NNBD器件800和820,各自具有三个或多个半导体区,所述半导体区的一个或多个邻近接触;半导体区当外部施加自然击穿电压时变成完全耗尽。图8(b)和8(d)分别示出NNBD器件810和830,各自具有三个或多个半导体区,所述半导体区的两个或多个邻近接触;这些半导体区的每个当外部施加自然击穿电压时变成完全耗尽。
以下步骤提供用于从器件制造近自然击穿器件(NNBD)的通常方法:
1)选择器件内邻近接触的半导体区并使用器件的掺杂浓度来计算当器件不偏置时该区上耗尽区的宽度(zp)。对于要在耗尽区宽度为zp的器件的半导体区上实现的近自然情况,区的宽度(wp)需要大于zp。
2)使用区的电流宽度和非自然击穿电压Vbr来计算或模拟自然击穿电压Vfbr的最大大小并使用耗尽宽度zp来计算Vfbr的最小值。在Vfbr的偏压时,该区由于自然击穿效应而完全耗尽。当Vfbr的大小等于发生在该区内的非自 然击穿情况的击穿电压时,可以发生击穿效应的组合。当电压Vfbr的大小小于发生在该区内的非自然击穿情况的击穿电压时,仅发生自然击穿现象。另外,Vfbr的极性在半导体区内一个耗尽区的宽度增大的方向上。
3)选择Vfbr并计算NNBD的区的新的宽度(wNNBC)。
以上通常的方法的变化使用相同的以上步骤1)以及以下的步骤2)和3):
2)确定适合用于具有近自然击穿情况的近自然击穿区的最大和最小宽度。最大宽度是该区的电流宽度和在非自然击穿电压Vbr时横过该区的耗尽宽度之间的较小值(大小),可以计算或模拟。该区的最小值大于耗尽宽度zp。在最小和最大宽度之间选择该区的宽度(wNNBC)
3)由选择的该区的宽度wNNBC来计算Vfbr。在Vfbr偏压时,该区由于自然击穿效应而完全耗尽。
一旦确定了击穿电压,就可以确定用于造成近自然击穿情况的半导体区的掺杂浓度和宽度。掺杂浓度可以通过选择一定的半导体区宽度来确定。确定掺杂浓度的限制因素是,在电压大小小于确定的自然击穿电压Vfbr时,掺杂浓度不能造成非自然击穿情况(即隧穿)。半导体区的宽度也可以通过选择一定的掺杂浓度来确定。宽度的选择不能在电压大小小于选择的自然击穿电压时造成非自然击穿情况(即雪崩)。
在施加非零电压的器件中邻近接触的完全耗尽区获得:(1)由于耗尽区产生的电场,在接触/半导体结处的电子从完全耗尽的p区移动到n区(在接触/半导体结处的正载流子(空穴)从完全耗尽的n区移动到p区)。在此情形下,完全耗尽的p区和在接触/半导体结处的外部电子之间的距离(完全耗尽的n区和在接触/半导体结处的外部正载流子(空穴)之间的距离)为零。结果,获得反向偏置传导电流。(2)如果完全耗尽的p区在接触/半导体结处具有外部电子(完全耗尽的n区在接触/半导体结处具有外部正载流子(空穴)),则发生反向偏置电导性。(2)如果完全耗尽的p区在接触/半导体结处具有外部电子(完全耗尽的n区在接触/半导体结处具有外部正载流子(空穴)),则产生有阈值电压的反向偏置电导性。(3)在接触/半导体结处的电子沿耗尽区造成的电场的反方向移动(在接触/半导体结处的外部正载流子(空穴)沿电场的相同方向移动)。例如,NNBD二极管在近自然击穿电压导电,而不是像传统二极管的情形那样在雪崩击穿电压。
图9示出根据本发明,在偏压下NNBD结构和特性的表。表左侧的第一列是NNBD的结构,仿佛结构以线性方式布局。用来标明结构的术语如下:
“Sch”——接触-半导体肖特基势垒,
“Ohm”——接触-半导体欧姆势垒,
“N non-F”——非强制近自然击穿n型区,
“P non-F”——非强制近自然击穿p型区,
“N Forced”——强制近自然击穿n型区,
“P Forced”——强制近自然击穿p型区,
“N”——不在击穿情况下的n型区,
“P”——不在击穿情况下的p型区,
第二列标明当结构在结构的左侧正偏置或在结构的右侧负偏置时,结构是(“Y”)否(“N”)具有强制近自然击穿情况。如果第二列标明“Y”则第三列标明哪个结具有强制近自然击穿情况。第四列标明当结构在结构的左侧负偏置或在结构的右侧正偏置时,结构是(“Y”)否(“N”)具有强制近自然击穿情况。如果第四列标明“Y”则第五列标明哪个结具有强制近自然击穿情况。
图9中的NNBD结构可以用于通过添加区和/或利用不同材料导出其他表现近自然击穿情况特性的NNBD结构。导出其他NNBD结构的一些方法可以包括,例如,在结之间添加本征材料、使用不避免电场横过结的非均质材料或修改。作为实例,具有结构“Ohm|P Forced|N|Ohm”的NNBD结构29可以修改成“Ohm|P Forced|本征|N|N+|Ohm”。
当NNBD具有等于非自然击穿电压Vbr的Vfbr电压时,发生自然击穿效应和非自然击穿的组合。效应的组合在击穿情况当中利用多数载流子,从而减小器件电容。通过减小器件电容,NNBD可以具有比使用一种击穿效应例如雪崩击穿或齐纳击穿的器件更短的截止开关时间。
当Vfbr设定为非常小的值时,非常靠近零偏置,可以认为NNBD的击穿情况具有近零正向阈值电压。例如,当被近零反向偏压偏置(完全耗尽)时,NNBD 300传导电流。固有电压和Vfbr都用于为NNBD 300产生电流。电流非常大,从而不需要担心器件上的电阻。图10(a)和图10(b)示出当Vfbr在其最小偏压(近零)以在p区301上造成自然击穿情况时,NNBD 300的IV曲线。图10(a)示出正向电流和正向偏压下的NNBD 300的IV曲线。图10(b)示出反向电流和反向偏压下的NNBD 300的IV曲线。图10(b)示出NNBD 300在正向阈值电压时具有反向击穿情况并具有近零正向阈值电压。当自然击穿电压Vfbr设定为小值时,非常接近零,NNBD在近零阈值电压下传导电流并起到类似理想半导体器件的作用。例如,当外部施加的电压小于正向偏压(Vth)时,NNBD 300具有理想二极管特性。图10(a)和图10(b)示出理想二极管IV曲线,包括从零到小于Vth的正向偏置区以及整个反向偏置区。
NNBD二极管的应用包括削波(clipping)、电平固定(clamping)、调压(voltage regulating)、或者要求预定电压电平的应用。并联多个NNBD二极管会增大流过电路的电流的总量。串联多个NNBD二极管会增大产生自然击穿情况所要求的电压的大小。
NNBD二极管可以构造成具有在Vfbr电压下横过p区和n区完全延伸的耗尽区从而击穿情况下的器件内没有中性区。在自然击穿情况当中没有中性区可以增大从不导电(断)到导电(通)情况的开关速度。这是因为载流子横过中性区需要的切换时间为零。另外,每单元长度的载流子横过耗尽区的切换时间比载流子横过中性区的切换时间快。
Vfbr电压是根据自然击穿区内离子的数量。半导体区内这些离子的分布不改变自然击穿电压Vfbr。产生Vfbr击穿电压要求的离子数量可以使用均质材料和突变pn结近似来计算。一旦计算出要求的离子数量,就可以选择离子的分布以最好地适应期望的应用。NNBD的自然击穿区内离子的分布可以比使用隧穿来造成击穿的包括使用齐纳效应的其他器件更灵活。这是因为与自然击穿区不同,隧穿要求特殊的掺杂浓度。一个实例是在靠近邻近的接触处具有较高的离子浓度以减小接触/半导体结电阻。可以使用离子注入来控制半导体区内的离子数量。
由于隧穿的击穿(即齐纳效应)要求具有特殊的掺杂浓度。由于雪崩效应的击穿根据使用的半导体材料要求特殊的电场强度。由自然击穿情况引起的击穿仅依赖于完全耗尽的半导体区内的载流子数量,从而允许根据需要更灵活地分布载流子以实现要求的器件参数。
当在本发明的NNBD内偏置近自然击穿区时,近自然击穿区的耗尽区宽度增加服从以下规则:
-如果强制近自然击穿区没有完全耗尽,则强制近自然击穿区对得到的通过器件的电流没有贡献;
-如果强制近自然击穿区完全耗尽并邻近接触,则电子电流或者从邻近的接触横过完全耗尽的强制近自然击穿区流动,或者从完全耗尽的强制近自然击穿区流入邻近的接触。电子电流的方向由强制近自然击穿区内电场的极性来确定。
近自然击穿情况可以使用邻近接触或半导体区(p型或n型)的本征材料来造成。近自然击穿区可以使用邻近本征材料的p型或n型材料来造成。在本发明的另一实施例中,NNBD使用由邻近至少一个本征半导体区的p型或n型半导体区造成的强制近自然击穿区。在本发明的另一实施例中,NNBD使用由邻近至少一个本征半导体区的p型或n型半导体区造成的非强制近自然击穿区。
使用现有器件利用本征材料造成的NNBD的实例是有一个或两个强制近自然击穿区的NNBD P-I-N二极管(即,p型/本征/n型二极管结构)。图11(a)示出NNBD 1100的示意图,其是具有P型近自然击穿区1101的NNBDP-I-N二极管。图11(b)示出NNBD 1110的示意图,其是具有N型近自然击穿区1112的NNBD P-I-N二极管。图11(c)示出NNBD1120的示意图,其是具有P型近自然击穿区1121和N型近自然击穿区1122的NNBD P-I-N二极管。由于减少的中性区的量,期望具有处在近自然击穿情况的一个或多个半导体区的NNBD P-I-N二极管比传统P-I-N二极管具有更快的切换时间。
本发明可以用来制造MOSFET晶体管,其中邻近源极或漏极接触的半导体区可以由近自然击穿区提供。图13示出NNBD 1300的示意图,其是具有邻近漏极接触1302的近自然击穿区1301的增强模式NNBD MOSFET晶体管(n沟道或p沟道)。由于耗尽区的电场,期望具有邻近处在近自然击穿情况的漏极接触的近自然击穿区能缩短切换时间。图12示出NNBD 1200的示意图,其是具有邻近源极接触1202的近自然击穿区1201的增强模式NNBD MOSFET晶体管(n沟道或p沟道)。具有邻近处在近自然击穿情况的源极接触的近自然击穿区使得源极耗尽区的电场避免了沟道电流流过NNBD MOSFET器件。这种NNBD MOSFET器件可以用于电路保护。
本发明也可以用于JFET晶体管,其中邻近源极、漏极或栅极接触的半导体区可以提供为近自然击穿区。图14示出NNBD 1400的示意图,其是具有邻近漏极接触1402的近自然击穿区1401的NNBD JFET晶体管(n沟道或p沟道)。由于耗尽区的电场,期望具有邻近处在近自然击穿情况的漏极接触的近自然击穿区能缩短切换时间。图15示出NNBD 1500的示意图,其是具有邻近源极接触1502的近自然击穿区1501的NNBD JFET晶体管(n沟道或p沟道)。具有邻近处在近自然击穿情况的源极接触的近自然击穿区使得源极耗尽区的电场避免了沟道电流流过NNBD JFET器件。这种NNBD JFET可以用于建立电路保护。
图16示出NNBD 1600的示意图,其是具有邻近栅极接触1602的近自然击穿区1601的NNBD JFET晶体管(n沟道或p沟道)。由于近自然击穿效应,作为栅极到源极电压改变的结果,当近自然击穿区1601处在近自然击穿情况时,在沟道1603内形成的耗尽宽度不变。另外,电流从沟道1603经过近自然击穿区1601流出栅极接触1602。当近自然击穿区1601处在近自然击穿情况时,沟道1603的宽度不减小,从而允许NNBD 1600获得最小的沟道宽度。这种NNBD器件可以用于建立电路保护。
本发明可以用于雪崩光电二极管,其中邻近接收光子的接触的半导体区是非强制近自然击穿区。在另一实施例中,NNBD雪崩光电二极管具有邻近接触的接收光子的P型区,该区是非强制近自然击穿区。因此,当NNBD雪崩光电二极管偏置在近自然击穿电压时,同时发生雪崩效应和近自然击穿情况。这可以改善与传统雪崩光电二极管相联系的噪音问题,这是由于近自然击穿情况造成相对恒定的背景电流。NNBD雪崩光电二极管背景电流可能高于传统雪崩光电二极管,但是一旦光子被接收,发生的雪崩倍增会产生显著大于背景电流的电流。
本发明可以用于雪崩光电晶体管,其中邻近集电接触的半导体区是非强制近自然击穿区。在另一实施例中,NNBD雪崩光电晶体管具有邻近集电接触的非强制近自然击穿区。NNBD雪崩光电晶体管可以具有与以上讨论的雪崩光电二极管相同的益处。
提供以上的详细描述是为了说明以上具体实施例而不是出于限定。在本发明的范围内可能有大量的修改和变化。本发明在权利要求中阐明。
本申请要求2006年六月4日提交的题为“Near Natural Breakdown Device”美国专利申请号11/446699的优先权,其全部内容在此结合作为参考。对于美国指定,本申请是前述美国专利申请号11/446699的在后申请,而美国专利申请号11/446699又是2004年十月12日提交的题为“EM Rectifying Antenna Suitable For Use In Conjunction With A Natural BreakdownDevice”的美国专利申请号10/963357的部分的在后申请,该美国专利申请的全部内容也在此结合作为参考。
Claims (19)
1.一种半导体器件,包括:
第一接触和第二接触,所述第一接触和第二接触形成电流路径的一部分;以及
在所述电流路径内的邻近所述第一接触的第一半导体区,所述第一半导体区具有第一掺杂浓度和第一宽度,从而所述第一半导体区内的耗尽区具有在所述第一接触和所述第二接触间的非零偏置时延伸到所述第一接触,并且在所述第一接触和所述第二接触间的该非零偏置和零偏置之间的偏置下与所述第一接触分离的部分,且其中所述第一接触和所述第二接触至少之一是欧姆接触。
2.如权利要求1所述的半导体器件,其中所述第一半导体区是第一导电类型,所述半导体器件还包括与所述第一导电类型相反的第二导电类型的在所述电流路径内的第二半导体区。
3.如权利要求2所述的半导体器件,其中所述第二半导体区具有第二掺杂浓度和第二宽度,所述第二掺杂浓度和第二宽度被配置成使得所述第二半导体区在所述非零偏置时完全耗尽。
4.如权利要求1所述的半导体器件,其中所述第二接触为肖特基接触,所述耗尽区的所述部分自所述第二接触延伸。
5.如权利要求1所述的半导体器件,其中所述第一半导体区是第一导电类型,所述半导体器件还包括:
在所述电流路径内的邻近所述第一半导体区的第二半导体区,所述第二半导体区是与所述第一导电类型相反的第二导电类型;以及
在所述电流路径内的邻近所述第二半导体区的所述第一导电类型的第三半导体区。
6.如权利要求5所述的半导体器件,其中所述第三半导体区邻近所述第二接触。
7.如权利要求1所述的半导体器件,其中所述第一宽度和所述第一掺杂浓度被配置来使得所述耗尽区的所述部分延伸至所述第一接触而不引起雪崩效应或齐纳效应。
8.如权利要求1所述的半导体器件,其中所述第一宽度和所述第一掺杂浓度被配置来使得所述耗尽区的所述部分延伸至所述第一接触并引起雪崩效应或齐纳效应。
9.如权利要求1所述的半导体器件,作为选自包括(a)P-I-N二极管、(b)MOSFET、(c)JFET、(d)雪崩光电二极管和(e)雪崩光电晶体管的组的器件运行。
10.一种半导体器件,包括:
第一接触和第二接触,所述第一接触和第二接触形成电流路径的一部分;以及
在所述电流路径内的邻近所述第一接触的第一半导体区,所述第一半导体区具有第一掺杂浓度和第一宽度,从而所述第一半导体区内的一部分具有一电场,该电场在零偏压跨所述第一接触和所述第二接触施加的零偏置下在所述第一接触处是零值,并在非零偏压跨所述第一接触和所述第二接触施加时在所述第一接触处是非零值,且其中所述第一接触和所述第二接触至少之一是欧姆接触。
11.如权利要求10所述的半导体器件,其中所述第一半导体区是第一导电类型,所述半导体器件还包括与所述第一导电类型相反的第二导电类型的在所述电流路径内的第二半导体区。
12.如权利要求10所述的半导体器件,其中该第二接触是肖特基接触,所述电场在所述第二接触处具有非零值。
13.如权利要求10所述的半导体器件,其中所述第一半导体区是第一导电类型,所述半导体器件还包括:
在所述电流路径内的邻近所述第一半导体区的第二半导体区,所述第二半导体区是与所述第一导电类型相反的第二导电类型;以及
在所述电流路径内的邻近所述第二半导体区的第三半导体区,所述第三半导体区是所述第一导电类型。
14.如权利要求13所述的半导体器件,其中所述第三半导体区邻近所述第二接触。
15.如权利要求10所述的半导体器件,其中所述宽度和所述掺杂浓度被配置来使得所述非零偏压下的电场强度不引起雪崩效应或齐纳效应。
16.如权利要求15所述的半导体器件,其中所述宽度和所述掺杂浓度被配置来使得所述非零偏压下的电场强度的大小小于引起雪崩效应或齐纳效应的电场强度。
17.如权利要求10所述的半导体器件,作为选自包括(a)P-I-N二极管、(b)MOSFET、(c)JFET、(d)雪崩光电二极管和(e)雪崩光电晶体管的组的器件运行。
18.一种由现有的半导体器件提供具有近自然击穿情况的半导体器件的方法,包括:
从所述现有的半导体器件中选择邻近接触的现有的半导体区,所述半导体区的耗尽带在施加偏压时尺寸增大;
选择近自然击穿电压,在所述近自然击穿电压下部分的所述耗尽带到达所述接触,并且所述近自然击穿电压小于在所述半导体器件中引起雪崩或齐纳击穿的电压;
确定在所述近自然击穿电压下所述耗尽带的宽度;
提供一半导体器件,其具有与所述现有的半导体器件相同的结构,除了所述现有的半导体区具有等于所述确定的宽度的宽度。
19.一种在偏压时传导电流的方法,包括:
提供第一接触和第二接触,所述第一接触和所述第二接触形成电流路径的一部分;以及
在所述电流路径内提供邻近所述第一接触的具有一掺杂浓度和一宽度的第一半导体区,并且所述第一半导体区中具有耗尽区,部分的所述耗尽区在非零偏压时延伸到所述第一接触,并且在所述第一接触和所述第二接触间的该非零偏置与零偏置之间与所述第一接触分离,且其中所述第一接触和所述第二接触至少之一为欧姆接触。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/446,699 US20070215873A1 (en) | 2004-10-12 | 2006-06-04 | Near natural breakdown device |
US11/446,699 | 2006-06-04 | ||
PCT/US2007/013191 WO2007143208A2 (en) | 2006-06-04 | 2007-06-04 | Near natural breakdown device |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101501858A CN101501858A (zh) | 2009-08-05 |
CN101501858B true CN101501858B (zh) | 2015-09-16 |
Family
ID=38802131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200780029171.5A Expired - Fee Related CN101501858B (zh) | 2006-06-04 | 2007-06-04 | 近自然击穿器件 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20070215873A1 (zh) |
EP (1) | EP2030244A4 (zh) |
JP (1) | JP2009540542A (zh) |
KR (1) | KR20090035506A (zh) |
CN (1) | CN101501858B (zh) |
TW (1) | TWI446549B (zh) |
WO (1) | WO2007143208A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5565895B2 (ja) * | 2008-03-26 | 2014-08-06 | 日産自動車株式会社 | 半導体装置 |
WO2012028652A1 (en) * | 2010-09-01 | 2012-03-08 | Vibronical Ag | Electronic apparatus and electronic circuit comprising such an electronic apparatus |
WO2012055630A1 (en) * | 2010-10-25 | 2012-05-03 | Vibronical Ag | Electronic apparatus and electronic circuit comprising such an electronic apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862238A (en) * | 1979-08-08 | 1989-08-29 | U.S. Philips Corporation | Transistors |
US5629544A (en) * | 1995-04-25 | 1997-05-13 | International Business Machines Corporation | Semiconductor diode with silicide films and trench isolation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3045129A (en) * | 1960-12-08 | 1962-07-17 | Bell Telephone Labor Inc | Semiconductor tunnel device |
US3831185A (en) * | 1973-04-25 | 1974-08-20 | Sperry Rand Corp | Controlled inversion bistable switching diode |
JPS5011683A (zh) * | 1973-06-01 | 1975-02-06 | ||
JPS573225B2 (zh) * | 1974-08-19 | 1982-01-20 | ||
US3979613A (en) * | 1975-06-18 | 1976-09-07 | Sperry Rand Corporation | Multi-terminal controlled-inversion semiconductor devices |
JPS54149591A (en) * | 1978-05-17 | 1979-11-22 | Hitachi Ltd | Constant-voltage diode |
US4901120A (en) * | 1987-06-10 | 1990-02-13 | Unitrode Corporation | Structure for fast-recovery bipolar devices |
US6388272B1 (en) * | 1996-03-07 | 2002-05-14 | Caldus Semiconductor, Inc. | W/WC/TAC ohmic and rectifying contacts on SiC |
US6396191B1 (en) * | 1999-03-11 | 2002-05-28 | Eneco, Inc. | Thermal diode for energy conversion |
JP4154074B2 (ja) * | 1999-05-27 | 2008-09-24 | 株式会社日立製作所 | サージアブソーバ |
-
2006
- 2006-06-04 US US11/446,699 patent/US20070215873A1/en not_active Abandoned
-
2007
- 2007-06-04 WO PCT/US2007/013191 patent/WO2007143208A2/en active Application Filing
- 2007-06-04 JP JP2009513335A patent/JP2009540542A/ja active Pending
- 2007-06-04 EP EP07795735A patent/EP2030244A4/en not_active Withdrawn
- 2007-06-04 KR KR1020097000047A patent/KR20090035506A/ko not_active Application Discontinuation
- 2007-06-04 CN CN200780029171.5A patent/CN101501858B/zh not_active Expired - Fee Related
- 2007-06-06 TW TW096120338A patent/TWI446549B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862238A (en) * | 1979-08-08 | 1989-08-29 | U.S. Philips Corporation | Transistors |
US5629544A (en) * | 1995-04-25 | 1997-05-13 | International Business Machines Corporation | Semiconductor diode with silicide films and trench isolation |
Non-Patent Citations (1)
Title |
---|
施敏.半导体器件物理与工艺 第二版.苏州大学出版社,2002,86,217. * |
Also Published As
Publication number | Publication date |
---|---|
KR20090035506A (ko) | 2009-04-09 |
TW200849609A (en) | 2008-12-16 |
EP2030244A4 (en) | 2010-10-13 |
EP2030244A2 (en) | 2009-03-04 |
WO2007143208A2 (en) | 2007-12-13 |
CN101501858A (zh) | 2009-08-05 |
JP2009540542A (ja) | 2009-11-19 |
TWI446549B (zh) | 2014-07-21 |
WO2007143208A3 (en) | 2008-05-15 |
US20070215873A1 (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105322002B (zh) | 反向传导igbt | |
CN103681866B (zh) | 场效应半导体器件及其制造方法 | |
US9685512B2 (en) | Semiconductor device | |
CN104347689B (zh) | 双沟槽‑栅极绝缘栅双极晶体管结构 | |
CN103383957B (zh) | 一种逆导型igbt器件 | |
CN108649068B (zh) | Rc-igbt器件及其制备方法 | |
CN104285300A (zh) | 半导体装置 | |
CN110571264B (zh) | 一种具有多通道电流栓的sa-ligbt器件 | |
CN106098762A (zh) | 一种rc‑igbt器件及其制备方法 | |
CN110444589B (zh) | 一种具有过流保护功能的igbt | |
CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
CN101501858B (zh) | 近自然击穿器件 | |
CN105405873A (zh) | 一种半导体器件及其制造方法 | |
CN108155225A (zh) | 恒流器件及其制造方法 | |
CN104681599A (zh) | 晶体管、放大器电路和集成电路 | |
CN104795438A (zh) | 一种能抑制负阻效应的sa-ligbt | |
CN107516669B (zh) | 一种igbt器件 | |
CN116013970A (zh) | 半导体器件及其制造方法、导通电压回跳的优化方法 | |
US20090250696A1 (en) | Near natural breakdown device | |
CN103872113A (zh) | 一种隧穿型逆导igbt及其制造方法 | |
CN102810562B (zh) | 一种半导体器件及其制造方法 | |
CN116913973B (zh) | 一种电流能力优化的沟槽碳化硅mosfet | |
CN103489907B (zh) | 一种绝缘栅双极型晶体管 | |
KR20190069183A (ko) | 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법 | |
CN220672583U (zh) | Igbt芯片及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150916 Termination date: 20170604 |