CN106356363B - 半导体器件和半导体系统 - Google Patents

半导体器件和半导体系统 Download PDF

Info

Publication number
CN106356363B
CN106356363B CN201610008393.XA CN201610008393A CN106356363B CN 106356363 B CN106356363 B CN 106356363B CN 201610008393 A CN201610008393 A CN 201610008393A CN 106356363 B CN106356363 B CN 106356363B
Authority
CN
China
Prior art keywords
sound absorption
circuit
capacitor
inductor
ground mat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610008393.XA
Other languages
English (en)
Other versions
CN106356363A (zh
Inventor
周硕君
黄崎峰
陈家忠
梁其翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106356363A publication Critical patent/CN106356363A/zh
Application granted granted Critical
Publication of CN106356363B publication Critical patent/CN106356363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Soundproofing, Sound Blocking, And Sound Damping (AREA)

Abstract

本发明实施例提供了半导体器件。半导体器件包括密封环和吸声电路。在密封环和接地垫之间电连接吸声电路。吸声电路包括至少一个电容器和至少一个电感器以形成第一吸声路径、第二吸声路径和第三吸声路径。本发明实施例涉及半导体器件和半导体系统。

Description

半导体器件和半导体系统
技术领域
本发明实施例涉及半导体器件和半导体系统。
背景技术
本发明涉及半导体器件，并且更具体地涉及具有密封环结构的半导体器件。
在单半导体管芯中的包括数字块和模拟/射频(RF)块的混合信号集成电路(IC)受到广泛使用。随着IC速度增加，密封环已经纳入至半导体管芯中从而减少RF干扰和信号交叉耦合。但是，模拟/RF块对来自通过其他块产生的噪声的干扰更敏感并且通过密封环耦合。因此，需要加强噪声敏感块的抗噪声能力。
发明内容
根据本发明的一些实施例，提供了一种半导体器件，包括：密封环；以及吸声电路，电连接在所述密封环和接地垫之间，其中，所述吸声电路包括至少一个电容器和至少一个电感器。
根据本发明的另一些实施例，还提供了一种半导体器件，包括：密封环；以及吸声电路，电连接在所述密封环和接地垫之间，其中，所述吸声电路包括至少一个电容器和至少一个电感器以形成第一吸声路径、第二吸声路径和第三吸声路径。
根据本发明的又一些实施例，还提供了一种半导体系统，包括：主电路；密封环，环绕所述主电路；以及吸声电路，电连接在所述密封环和接地垫之间，其中，所述吸声电路包括至少一个电容器和至少一个电感器，并且所述接地垫覆盖所述至少一个电容器和至少一个电感器。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1是示出根据一些实施例的半导体器件的顶视图。
图2A至图2C是根据一些实施例的示出半导体器件的顶视图。
图3A是根据一些实施例示出的接地垫的顶视图。
图3B是根据一些实施例示出的吸声电路的电容器和电感器的顶视图。
图3C是根据一些实施例示出的吸声电路的电容器的顶视图。
图4是根据一些实施例示出的噪声和频率的图表。
图5是根据一些实施例的用于制造半导体器件的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
本发明提供了具有密封环和连接在密封环和接地垫之间的吸声电路的半导体器件。吸声电路包括至少一个电感器和至少一个电容器从而提供至少一个吸声路径。基于实验结果，本发明提供了与平常的密封环相比较，由于吸声路径，在更宽的频率带下更好的抗噪声能力。
由于电容器和电感器主要布置在接地垫下方，本发明的半导体器件提供了更小的面积损失和更灵活的实施方式。此外，本发明不限制电感器和电容器的数量。电感器和电容器的数量和布置可以由噪声频率和质量因数决定。此外，在噪声敏感部件附近放置串联的电感器和电容器也可以提供相同的益处。
图1是根据一些实施例示出的半导体器件100的顶视图。如图1所示，半导体系统10包括半导体器件100和主电路200。半导体器件100包括密封环110和吸声电路120。主电路200包括噪声电路210、噪声敏感电路220和接地垫260。更具体地，噪声电路210可以是数字电路，并且噪声敏感电路220可以是模拟/RF电路。在其他实施例中，主电路200也可以包括其他电路和电子部件。
此外，主电路200由密封环110环绕，并且组件隔离区300作为缓冲区而布置在密封环110和主电路200之间。具体地，密封环110围绕包括噪声电路210和噪声敏感电路220的主电路200。利用密封环110以防止主电路200损坏。
在一些实施例中，吸声电路120包括至少一个电容器和至少一个电感器，并且吸声电路主要布置在接地垫260下方。图2A是根据一些实施例示出的半导体器件100的顶视图。如图2A所示，吸声电路120包括串联布置的电感器271和电容器281。电感器271和电容器281连接在接地垫260和密封环110之间。
应该注意，电感器271和电容器281直接布置在接地垫260下方。接地垫260直接覆盖电感器271和电容器281。如果电感器271和电容器281布置在组件隔离区300上，则一些面积将被占据并且半导体系统10的尺寸可能相应地增加。因为接地垫260已经原始地布置为用于主电路200，将电感器271和电容器281布置在接地垫260下方的方法提供更小的面积损失和更灵活的实施方式。
图2B是根据一些实施例示出的半导体器件100的另一顶视图。吸声电路120进一步包括电容器282。电容器282也直接布置在接地垫260下方。在这个实施例中，吸声电路120包括电感器271和电容器281以形成第一吸声路径P1，以及包括电容器282以形成第二吸声路径P2。利用第一吸声路径P1和第二吸声路径P2来吸收由噪声电路210产生的干扰噪声。
此外，第三吸声路径P3未在接地垫260和密封环110之间布置任何电子部件而电短路。在接地垫260和密封环110之间电连接第三吸声路径P3并且利用第三吸声路径P3以进一步吸收由噪声电路210产生的干扰噪声。换言之，吸声电路120提供了三个不同的吸声路径P1、P2和P3。如图2B所示，平行地布置第一吸声路径P1、第二吸声路径P2和第三吸声路径P3。
由于三个吸声路径P1、P2和P3连接至接地垫260，它们是低阻抗的路径。相应地，当干扰噪声由噪声电路210产生并且沿着密封环110传输时，由于它们是低阻抗的路径，干扰噪声将穿过吸声电路120。之后，干扰噪声将被驱逐至接地垫260。换言之，干扰噪声将由吸声电路120吸收。
在如图2B示出的实施例中，吸声电路120布置在噪声敏感电路220附近以防止噪声敏感电路220受到噪声的干扰。但是，可以结合接地垫260来调整吸声电路120的位置。例如，吸声电路120可以布置在噪声电路210和噪声敏感电路220之间。此外，可以改变吸声电路120的数量。在实施例中，半导体器件可以包括两个吸声电路，并且噪声敏感电路220布置在两个吸声电路之间。
更具体地，第一吸声路径P1的阻抗示出如下：
第二吸声路径P2的阻抗示出如下：
第三吸声路径P3的阻抗示出如下：
Z＝j·ω·L
应该注意，为了降低吸声路径的阻抗，可以调整电容器和电感器的尺寸、材料和结构。此外，可以增加诸如电阻器、电容器和电感器的其他电子部件从而获得合适于半导体器件100的阻抗。
在一些实施例中，为吸收中间频率噪声，利用由电感器271和电容器281形成的第一吸声路径P1。为吸收高频率噪声，利用由电容器282形成的第二吸声路径P2，并且为了吸收低频率噪声，利用第三吸声路径P3。因此，本发明的半导体器件100在较宽的频率范围而不是具体的频率下，提供了较好的抗噪声能力。通过利用本发明的半导体器件100，可以防止噪声敏感电路220受到各种频率的噪声的干扰。
图2C是根据一些实施例示出的半导体器件100的另一顶视图。吸声电路120进一步包括电阻器290。电阻器290布置在组件隔离区300中并且与三个吸声路径串联。在这个实施例中，吸声电路120的大多数电子部件布置在接地垫260下方并且吸声电路120的少数电子部件布置在组件隔离区300中。因此，吸声电路120提供更小的面积损失和更灵活的实施方式。
应该注意，电阻器290的布置是为了说明而不是限制。例如，电阻器290可以布置在电感器271和电容器281之间。可以根据半导体系统10的质量因数和噪声频率来调整电子部件的数量和布置。
图3A是根据一些实施例示出的接地垫260的顶视图。在实施例中，接地垫260包括多个接触件260A以直接连接密封环110。因此，提供电短路路径(第三吸声路径P3)，并且第三吸声路径P3主要布置在接地垫260内。应该注意，可以通过减小接地垫260和密封环110之间的距离来降低阻抗。
图3B是根据一些实施例示出的吸声电路120的第一吸声路径P1的电容器281和电感器271的顶视图。根据图2B示出的实施例，电感器271直接连接至密封环110。电感器和电容器可以配置为各个种类的结构，诸如盘旋式结构、曲折式结构和旋转式结构。
图3C是根据一些实施例示出的吸声电路120的第二吸声路径P2的电容器282的顶视图。电容器282可以配置为金属-氧化物-金属(MOM)电容器或金属-绝缘体-金属(MIM)电容器。MOM电容器可以是由通过金属间电介质分隔开的竖直的BEOL(后段制程)堆叠件中的多个金属层形成的多指电容器。MIM电容器可以是由较薄的高k电介质分隔开的金属的两个平面形成的平行板电容器。
在一些实施例中，第一吸声路径P1和第二吸声路径P2主要布置在接地垫260下方的不同层中。更具体地，接地垫260包括第三吸声路径P3。包括第一吸声路径P1的电感器271和电容器281的层直接布置在接地垫260下方。换言之，接地垫260的层直接覆盖电感器271和电容器281的层。此外，包括第二吸声路径P2的电容器282的层直接布置在第一吸声路径P1的层下方。换言之，电感器271和电容器281的层直接覆盖电容器282的层。
在另一实施例中，包括第二吸声路径P2的电容器282的层布置在包括第三吸声路径P3的接地垫260下方。换言之，接地垫260的层直接覆盖电容器282的层。此外，包括第一吸声路径P1的电感器271和电容器281的层布置在第二吸声路径P2的层下方。换言之，电容器282的层直接覆盖电感器271和电容器281的层。
应该注意，电容器282的层、电感器271和电容器281的层以及接地垫260的层的面积大约相同。电容器282的层以及电感器271和电容器281的层直接位于接地垫260的层下方。因此，吸声电路120的区域主要位于接地垫的区域内。额外的面积或额外的区域将不被用于主电路200的吸声电路120占据。
此外，如图3C所示，两个金属分隔开距离d1。由于第一吸声路径P1和第二吸声路径P2主要布置在接地垫260下方的不同层中，它们的面积与接地垫260的面积相似。因此，由于接地垫260，对于电容器282而言，可以不改变方形面积。但是，可以增加或减小距离d1以调整电容器282的电容值。
图4是根据一些实施例示出的噪声和频率的图表。曲线CA对应于具有平常的密封环的实施例，曲线CB对应于具有如图2A所示的半导体器件100的实施例以及曲线CC对应于如图2B所示的具有半导体器件100的实施例。如图4所示，对于曲线CA，在所有频率中，噪声敏感电路220的噪声大于-50dB。与曲线CA比较，当频率低于约17.5HGz时，曲线CB显示更低的噪声。低于17.5HGz的频率的噪声由吸声电路120吸收。但是，如图4的曲线CB所示，在高频率中噪声不再进一步减小。噪声敏感电路220仍然受到高频率噪声的干扰。
如图4所示，曲线CC显示对于几乎所有频率而言，噪声是减小的并且低于曲线CA和CB。这是因为图2B的实施例中提供了三个吸声路径P1、P2和P3。低频带、中频带和高频带由本发明的半导体器件100的三个吸声路径P1、P2和P3覆盖。此外，如图4所示，噪声在陷波频率NF中急剧降低。在一些实施例中，陷波频率可以通过调整吸声电路120的电子部件的数值和布置来决定。
图5是根据一些实施例的用于制造半导体器件100的流程图。在步骤S502中，基于预定的频率带或预定的陷波频率，选择吸声电路120的至少一个电感器和至少一个电容器的数值。在步骤S504中，通过吸声电路120的质量因数设计电感器和电容器的质量因数。之后，如步骤S506所示，电感器和电容器连接至密封环110和接地垫260。电感器和电容器可以布置为不同类型以形成多个吸声路径，从而用于噪声的较宽的频率带。
之后，在步骤S508中，确定半导体器件100是否符合隔离标准。如果半导体器件100符合隔离标准，完成半导体器件100的制造工艺。如果半导体器件100不符合隔离标准，将再次执行步骤S502使得重新选择电容器和电感器的数值，或再次执行步骤S504以重新确定质量因数。
提供了包括密封环110和吸声电路120的半导体器件100。在密封环110和接地垫260之间连接吸声电路120，并且吸声电路120包括至少一个电感器和至少一个电容器从而提供至少一个吸声路径。因为接地垫260已经原始地布置为用于主电路200，将电感器和电容器布置在接地垫260下方的方法提供了更小的面积损失和更灵活的实施方式。
此外，为了吸收不同频率的噪声，可以由电容器和电感器提供多个吸声路径。因此，本发明的半导体器件100提供了在较宽的频率范围下的较好的抗噪声能力。通过利用本发明的半导体器件100，可以防止噪声敏感电路220受到各种频率的噪声的干扰。基于如图4所示的实验结构，本发明由于吸声路径而提供了与平常的密封环相比较，在更宽的频带下更好的抗噪声能力。
根据示例性实施例，提供了半导体器件。半导体器件包括密封环和吸声电路。在密封环和接地垫之间电连接吸声电路。吸声电路包括至少一个电容器和至少一个电感器。
根据示例性实施例，提供了半导体器件。半导体器件包括密封环和吸声电路。在密封环和接地垫之间电连接吸声电路。吸声电路包括至少一个电容器和至少一个电感器以形成第一吸声路径、第二吸声路径和第三吸声路径。
根据一些实施例，提供了一种用于制造半导体器件的方法。方法包括以下操作：基于预定的频率带和预定的陷波频率，选择吸声电路的至少一个电感器和至少一个电容器的数值；由吸声电路的质量因数设计电感器和电容器的质量因数；将电感器和电容器连接至密封环和接地垫并且确定半导体器件是否符合隔离条件。
根据示例性实施例，提供了半导体系统。半导体系统包括主电路、密封环和吸声电路。密封环环绕主电路。在密封环和接地垫之间电连接吸声电路。吸声电路包括至少一个电容器和至少一个电感器。接地垫覆盖至少一个电容器和至少一个电感器。
根据本发明的一些实施例，提供了一种半导体器件，包括：密封环；以及吸声电路，电连接在所述密封环和接地垫之间，其中，所述吸声电路包括至少一个电容器和至少一个电感器。
在上述半导体器件中，所述至少一个电容器包括第一电容器和第二电容器，所述至少一个电感器包括第一电感器，所述第一电容器和所述第一电感器串联连接以形成所述吸声电路的第一吸声路径，并且所述第二电容器形成所述吸声电路的第二吸声路径。
在上述半导体器件中，所述吸声电路进一步包括在所述接地垫和所述密封环之间电短路的第三吸声路径。
在上述半导体器件中，所述第一吸声路径、所述第二吸声路径和所述第三吸声路径平行地布置。
在上述半导体器件中，所述第一吸声路径用于吸收中间频率噪声、所述第二吸声路径用于吸收高频率噪声以及所述第三吸声路径用于吸收低频率噪声。
在上述半导体器件中，所述第一吸声路径和所述第二吸声路径主要布置在所述接地垫下方的不同层中，并且所述第三吸声路径主要布置在所述接地垫内。
在上述半导体器件中，所述密封环环绕所述吸声电路和主电路，所述主电路包括噪声电路和噪声敏感电路，并且所述吸声电路布置在所述噪声敏感电路附近。
在上述半导体器件中，组件隔离区布置在所述主电路和所述密封环之间，并且所述至少一个电容器和所述至少一个电感器的未布置在所述接地垫下方的另一部分布置在所述组件隔离区上。
根据本发明的另一些实施例，还提供了一种半导体器件，包括：密封环；以及吸声电路，电连接在所述密封环和接地垫之间，其中，所述吸声电路包括至少一个电容器和至少一个电感器以形成第一吸声路径、第二吸声路径和第三吸声路径。
在上述半导体器件中，所述至少一个电容器包括第一电容器和第二电容器，所述至少一个电感器包括第一电感器，所述第一电容器和所述第一电感器串联连接以形成所述吸声电路的所述第一吸声路径，并且所述第二电容器形成所述吸声电路的所述第二吸声路径。
在上述半导体器件中，所述第三吸声路径在所述接地垫和所述密封环之间电短路。
在上述半导体器件中，所述第一吸声路径、所述第二吸声路径和所述第三吸声路径平行地布置。
在上述半导体器件中，所述第一吸声路径用于吸收中间频率噪声、所述第二吸声路径用于吸收高频率噪声以及所述第三吸声路径用于吸收低频率噪声。
在上述半导体器件中，所述第一吸声路径和所述第二吸声路径主要布置在所述接地垫下方的不同层中，并且所述第三吸声路径主要布置在所述接地垫内。
在上述半导体器件中，所述至少一个电容器和所述至少一个电感器主要布置在所述接地垫下方。
在上述半导体器件中，所述密封环环绕所述吸声电路和主电路，所述主电路包括噪声电路和噪声敏感电路，并且所述吸声电路布置在所述噪声敏感电路附近。
在上述半导体器件中，组件隔离区布置在所述主电路和所述密封环之间，并且所述至少一个电容器和所述至少一个电感器的未布置在所述接地垫下方的另一部分布置在所述组件隔离区上。
根据本发明的又一些实施例，还提供了一种半导体系统，包括：主电路；密封环，环绕所述主电路；以及吸声电路，电连接在所述密封环和接地垫之间，其中，所述吸声电路包括至少一个电容器和至少一个电感器，并且所述接地垫覆盖所述至少一个电容器和至少一个电感器。
在上述半导体系统中，所述至少一个电容器包括第一电容器和第二电容器，所述至少一个电感器包括第一电感器，所述第一电容器和所述第一电感器串联连接以形成所述吸声电路的第一吸声路径，所述第二电容器形成所述吸声电路的第二吸声路径并且在所述接地垫和所述密封环之间电短路第三吸声路径。
在上述半导体系统中，组件隔离区布置在所述主电路和所述密封环之间，并且所述至少一个电容器和所述至少一个电感器的未布置在所述接地垫下方的另一部分布置在所述组件隔离区上。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种半导体器件，包括：
接地垫；
密封环，环绕所述接地垫；以及
吸声电路，电连接在所述密封环和所述接地垫之间，其中，所述吸声电路包括直接布置在所述接地垫下方的至少一个电容器和至少一个电感器。
2.根据权利要求1所述的半导体器件，其中，所述至少一个电容器包括第一电容器和第二电容器，所述至少一个电感器包括第一电感器，所述第一电容器和所述第一电感器串联连接以形成所述吸声电路的第一吸声路径，并且所述第二电容器形成所述吸声电路的第二吸声路径。
3.根据权利要求2所述的半导体器件，其中，所述吸声电路进一步包括在所述接地垫和所述密封环之间电短路的第三吸声路径。
4.根据权利要求3所述的半导体器件，其中，所述第一吸声路径、所述第二吸声路径和所述第三吸声路径平行地布置。
5.根据权利要求3所述的半导体器件，其中，所述第一吸声路径用于吸收中间频率噪声、所述第二吸声路径用于吸收高频率噪声以及所述第三吸声路径用于吸收低频率噪声。
6.根据权利要求3所述的半导体器件，其中，所述第一吸声路径和所述第二吸声路径主要布置在所述接地垫下方的不同层中，并且所述第三吸声路径主要布置在所述接地垫内。
7.根据权利要求1所述的半导体器件，其中，所述密封环环绕所述吸声电路和主电路，所述主电路包括噪声电路和噪声敏感电路，并且所述吸声电路布置在所述噪声敏感电路附近。
8.根据权利要求7所述的半导体器件，其中，组件隔离区布置在所述主电路和所述密封环之间，并且所述至少一个电容器和所述至少一个电感器的未布置在所述接地垫下方的另一部分布置在所述组件隔离区上。
9.一种半导体器件，包括：
接地垫；
密封环，环绕所述接地垫；以及
吸声电路，电连接在所述密封环和所述接地垫之间，其中，所述吸声电路包括直接布置在所述接地垫下方的至少一个电容器和至少一个电感器以形成第一吸声路径、第二吸声路径和第三吸声路径。
10.根据权利要求9所述的半导体器件，其中，所述至少一个电容器包括第一电容器和第二电容器，所述至少一个电感器包括第一电感器，所述第一电容器和所述第一电感器串联连接以形成所述吸声电路的所述第一吸声路径，并且所述第二电容器形成所述吸声电路的所述第二吸声路径。
11.根据权利要求10所述的半导体器件，其中，所述第三吸声路径在所述接地垫和所述密封环之间电短路。
12.根据权利要求11所述的半导体器件，其中，所述第一吸声路径、所述第二吸声路径和所述第三吸声路径平行地布置。
13.根据权利要求11所述的半导体器件，其中，所述第一吸声路径用于吸收中间频率噪声、所述第二吸声路径用于吸收高频率噪声以及所述第三吸声路径用于吸收低频率噪声。
14.根据权利要求11所述的半导体器件，其中，所述第一吸声路径和所述第二吸声路径主要布置在所述接地垫下方的不同层中，并且所述第三吸声路径主要布置在所述接地垫内。
15.根据权利要求9所述的半导体器件，其中，所述至少一个电容器和所述至少一个电感器主要布置在所述接地垫下方。
16.根据权利要求15所述的半导体器件，其中，所述密封环环绕所述吸声电路和主电路，所述主电路包括噪声电路和噪声敏感电路，并且所述吸声电路布置在所述噪声敏感电路附近。
17.根据权利要求16所述的半导体器件，其中，组件隔离区布置在所述主电路和所述密封环之间，并且所述至少一个电容器和所述至少一个电感器的未布置在所述接地垫下方的另一部分布置在所述组件隔离区上。
18.一种半导体系统，包括：
主电路；
密封环，环绕所述主电路；以及
吸声电路，电连接在所述密封环和接地垫之间，其中，所述吸声电路包括至少一个电容器和至少一个电感器，并且所述接地垫覆盖所述至少一个电容器和至少一个电感器。
19.根据权利要求18所述的半导体系统，其中，所述至少一个电容器包括第一电容器和第二电容器，所述至少一个电感器包括第一电感器，所述第一电容器和所述第一电感器串联连接以形成所述吸声电路的第一吸声路径，所述第二电容器形成所述吸声电路的第二吸声路径并且在所述接地垫和所述密封环之间电短路第三吸声路径。
20.根据权利要求18所述的半导体系统，其中，组件隔离区布置在所述主电路和所述密封环之间，并且所述至少一个电容器和所述至少一个电感器的未布置在所述接地垫下方的另一部分布置在所述组件隔离区上。
CN201610008393.XA 2015-07-16 2016-01-06 半导体器件和半导体系统 Active CN106356363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/801,036 US9824985B2 (en) 2015-07-16 2015-07-16 Semiconductor device and semiconductor system
US14/801,036 2015-07-16

Publications (2)

Publication Number Publication Date
CN106356363A CN106356363A (zh) 2017-01-25
CN106356363B true CN106356363B (zh) 2019-02-12

Family

ID=57775839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610008393.XA Active CN106356363B (zh) 2015-07-16 2016-01-06 半导体器件和半导体系统

Country Status (3)

Country Link
US (1) US9824985B2 (zh)
CN (1) CN106356363B (zh)
TW (1) TWI575667B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020237683A1 (zh) 2019-05-31 2020-12-03 华为技术有限公司 一种检测芯片裂缝的装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898056B1 (en) * 2008-12-09 2011-03-01 Alvand Technology, Inc. Seal ring for reducing noise coupling within a system-on-a-chip (SoC)
CN102237384A (zh) * 2010-04-23 2011-11-09 艾普特佩克股份有限公司 电子器件封装及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943063B2 (en) 2001-11-20 2005-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. RF seal ring structure
US7607586B2 (en) * 2005-03-28 2009-10-27 R828 Llc Semiconductor structure with RF element
TW200810080A (en) * 2006-08-14 2008-02-16 United Microelectronics Corp Conductive shielding pattern and semiconductor structure with inductor device
US7893459B2 (en) 2007-04-10 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures with reduced moisture-induced reliability degradation
TW200843026A (en) * 2007-04-16 2008-11-01 United Microelectronics Corp High-voltage radio-frequency power device
US8242586B2 (en) 2008-09-09 2012-08-14 Mediatek Inc. Integrated circuit chip with seal ring structure
TWI424483B (zh) * 2009-02-06 2014-01-21 United Microelectronics Corp 晶粒封環
US8093151B2 (en) * 2009-03-13 2012-01-10 Stats Chippac, Ltd. Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die
US8530997B1 (en) * 2012-07-31 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Double seal ring
US9406626B2 (en) * 2014-05-16 2016-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898056B1 (en) * 2008-12-09 2011-03-01 Alvand Technology, Inc. Seal ring for reducing noise coupling within a system-on-a-chip (SoC)
CN102237384A (zh) * 2010-04-23 2011-11-09 艾普特佩克股份有限公司 电子器件封装及其制造方法

Also Published As

Publication number Publication date
US9824985B2 (en) 2017-11-21
US20170018511A1 (en) 2017-01-19
TWI575667B (zh) 2017-03-21
CN106356363A (zh) 2017-01-25
TW201705380A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
KR101820596B1 (ko) 복합 전자 부품
JP5840731B2 (ja) 回路保護素子
US8618629B2 (en) Apparatus and method for through silicon via impedance matching
JP6790771B2 (ja) コンデンサの実装構造
US10020251B2 (en) Semiconductor device and method fabricating the same
JPWO2006134916A1 (ja) 積層フィルタ
WO2021213349A1 (zh) 滤波器元件和多工器以及通信设备
CN104955260B (zh) 部件内置电路板
JP2005198073A (ja) 弾性表面波装置
CN106356363B (zh) 半导体器件和半导体系统
KR101648113B1 (ko) 반도체 장치
US11776920B2 (en) Capacitor and filter and redistribution layer structure including the same
JP6555682B2 (ja) コモンモードフィルタ
TWI575695B (zh) 電子裝置和電磁輻射抑制方法
JP6665865B2 (ja) Ｌｃ複合デバイス
KR100849428B1 (ko) 분기구조를 갖는 대칭형 인덕터 및 그 제조 방법
JP2007165579A (ja) 半導体装置
US20190158962A1 (en) Mems packaging
JP5084669B2 (ja) バンドパスフィルタ、これを用いた無線通信モジュール及び通信機器装置
JP5459335B2 (ja) パッケージ基板及び半導体パッケージ
JP6471995B2 (ja) コモンモードフィルタ
JP5219858B2 (ja) バンドパスフィルタ、これを用いた無線通信モジュール及び通信機器装置
US9391584B2 (en) Balun device
US20180083589A1 (en) Face-to-face multiplexer circuit layout
JP2006032507A (ja) 基板内蔵コンデンサと基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant