CN106299122A - 一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法 - Google Patents
一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法 Download PDFInfo
- Publication number
- CN106299122A CN106299122A CN201610858443.3A CN201610858443A CN106299122A CN 106299122 A CN106299122 A CN 106299122A CN 201610858443 A CN201610858443 A CN 201610858443A CN 106299122 A CN106299122 A CN 106299122A
- Authority
- CN
- China
- Prior art keywords
- floating boom
- organic
- volatile floating
- otft
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/478—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
Abstract
本发明涉及一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，提供一底栅顶接触结构的非易失浮栅有机薄膜晶体管型存储器，其电荷存储层采用掺有量子点材料的有机绝缘聚合物薄膜；量子点材料为核壳结构，最高被占据分子轨道比壳材料的最高被占据分子轨道高，核材料的最低未被占据分子轨道比壳材料的最低未被占据分子轨道低，在核材料和壳材料之间形成量子阱，使得被捕获的电荷被限制在核材料中，提高电荷存储层的捕获电荷能力，进而增大该非易失浮栅有机薄膜晶体管型存储器的记忆窗，显著提高其保持特性。本发明所提出的方法简单，易操作，投入成本低，增强该存储器的存储性能。
Description
技术领域
本发明涉及有机光电材料领域，特别是一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法。
背景技术
非易失浮栅有机薄膜晶体管型存储器是晶体管型存储器中的一种，相比于其它类型的晶体管型存储器，非易失浮栅有机薄膜晶体管型存储器的工作机制更加完善，具有更强的存储能力和更稳定的保持特性。非易失浮栅有机薄膜晶体管型存储器的基本原理是利用外加栅极电压来驱使有机半导体中的载流子隧穿进入电荷存储层从而被电荷存储层捕获，产生阈值电压的漂移。在分别施加正向（写）和负向（擦）外加栅压后，两条转移曲线的阈值电压值之差称为记忆窗，且两条转移曲线上栅压为零时的源漏电流值分别称为开态和关态，对应逻辑电路中的“1”和“0”。随着时间增长，存储器件的记忆窗会变小，开态电流和关态电流的比值会随之变小，器件的稳定性下降，故将记忆窗大小随时间增长所表现的稳定性称为存储器件的保持特性。和传统非易失浮栅无机薄膜晶体管型存储器相比，非易失浮栅有机薄膜晶体管型存储器具有更多的优点，例如制备方法简单、成本低、可大面积化生产、可柔性化，且有机半导体材料来源广泛，在常温下可以通过旋涂，刮涂，打印等简单的方法制备有源层等优点，在未来具有很大的发展前景。
非易失浮栅有机薄膜晶体管型存储器的研究核心是电荷存储层（浮栅），它决定了存储器件的记忆窗大小和保持特性好坏。记忆窗越大、保持特性越好，说明电荷存储层的捕获电荷能力越强。具有较大的记忆窗能够保证存储器件可以稳定的写入和擦除，具有好的保持特性可以保证存储器件能长期稳定的工作。但是，目前的非易失浮栅有机薄膜晶体管型存储器的记忆窗普遍偏小，而且保持特性不太好，这是目前最需要解决的问题。因此，为了增大非易失浮栅有机薄膜晶体管型存储器的记忆窗和提高其保持特性，必须提高电荷存储层捕获电荷的能力。
发明内容
本发明的目的在于提供一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，以克服现有技术中存在的缺陷。
为实现上述目的，本发明的技术方案是：一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，提供一底栅顶接触结构的非易失浮栅有机薄膜晶体管型存储器，该非易失浮栅有机薄膜晶体管型存储器的电荷存储层采用掺有量子点材料的有机绝缘聚合物薄膜；所述量子点材料为核壳结构，其最高被占据分子轨道比壳材料的最高被占据分子轨道高，核材料的最低未被占据分子轨道比壳材料的最低未被占据分子轨道低，在核材料和壳材料之间形成量子阱，使得被捕获的电荷被限制在核材料中，提高所述电荷存储层的捕获电荷能力，进而增大该非易失浮栅有机薄膜晶体管型存储器的记忆窗，提高其保持特性。
在本发明一实施例中，所述底栅顶接触结构的非易失浮栅有机薄膜晶体管型存储器包括由下至上依次设置的：基底、所述电荷存储层、电荷隧穿层、有源层以及源漏电极。
在本发明一实施例中，所述基底为上表面生长有一二氧化硅层的硅片；其中，所述硅片既作为为衬底，也作为为栅极；所述二氧化硅层作为电荷阻挡层；所述二氧化硅层的厚度为80nm至320nm。
在本发明一实施例中，所述掺有量子点材料的有机绝缘聚合物薄膜通过旋涂、刮涂或打印的方式制备，其厚度为80nm至120nm。
在本发明一实施例中，所述掺有量子点材料的有机绝缘聚合物薄膜所采用的材料通过量子点溶液与有机绝缘聚合物溶液按照预设比例混合而，即：将有机绝缘聚合物材料溶解于有机溶剂中，溶解完全后，获取所述有机绝缘聚合物溶液；将量子点材料溶解于溶剂中，溶解完全后，获取所述量子点溶液；将所述有机绝缘聚合物溶液与所述量子点溶液按照预设比例混合；所述量子点溶液的溶剂与所述有机绝缘聚合物溶液的有机溶剂互溶，且该溶剂与该有机溶剂可以相同，也可以不同。
在本发明一实施例中，所述电荷隧穿层为绝缘氧化物薄膜，通过原子层沉积的方式制备，厚度为2nm至10nm；所述绝缘氧化物薄膜采用绝缘氧化物材料。
在本发明一实施例中，所述有源层为有机半导体薄膜，通过旋涂、刮涂或打印的方式制备，厚度为20nm至100nm；所述有机半导体薄膜采用有机材料，该有机材料为有机小分子、有机聚合物材料或者有机小分子与有机聚合物材料的混合物。
在本发明一实施例中，所述源漏电极为采用热蒸发的方式制备的源极和漏极；所述源漏电极材料为金、银或铝；所述源漏电极的厚度为20nm至80nm。
在本发明一实施例中，所述非易失浮栅有机薄膜晶体管型存储器通过如下步骤制备：
S1：以上表面生长有一二氧化硅层的硅片为基底，将其依次在丙酮、异丙醇、三氯甲烷和去离子水中清洗，并用氮气吹干；
S2：将有机绝缘聚合物材料溶解于一有机溶剂中，溶解完全后，获取有机绝缘聚合物溶液；
S3：将量子点材料溶解于溶剂中，溶解完全后，获取量子点溶液；
S4：将所述有机绝缘聚合物溶液与所述量子点溶液按照预设比例混合作为电荷存储层材料；
S5：混合完全后，通过旋涂、刮涂或打印的方式在所述二氧化硅层上表面制备所述电荷存储层；
S6：在所述电荷存储层成膜后，通过原子层沉积的方式在所述的电荷存储层上表面制备所述电荷隧穿层；
S7：将有机材料溶解于另一有机溶剂中；
S8：溶解完全后，通过旋涂、刮涂或打印的方式在所述电荷隧穿层上表面制备所述有源层；
S9：所述有源层成膜后，采用热蒸发的方式在该硅片上通过掩膜板蒸镀出所述源漏电极图案。
在本发明一实施例中，所述步骤S4中，所述的有机绝缘聚合物与所述量子点混合溶液中，量子点的质量百分数为1%至10%；所述步骤S6中，所述原子层沉积的温度为160℃至200℃，沉积速度为0.09nm/s至0.12nm/s。
相较于现有技术，本发明具有以下有益效果：本发明所提出的提高非易失浮栅有机薄膜晶体管型存储器性能的方法，用量子点溶液与有机绝缘聚合物溶液以一定比例混合所构成的混合溶液作为非易失浮栅有机薄膜晶体管型存储器的电荷存储层材料，由于量子点特有的核壳结构使它具有很强的捕获电荷能力，故增强了电荷存储层的捕获电荷能力，从而提高了非易失浮栅有机薄膜晶体管型存储器的保持特性并且增大了其记忆窗。采用将核壳结构的量子点掺入有机绝缘聚合物中作为电荷存储层的方式，其制备方法简单、成本低，且得到的非易失浮栅有机薄膜晶体管型存储器的保持特性和记忆窗有较大提升。
附图说明
图1是本发明中实施例1制备的非易失浮栅有机薄膜晶体管型存储器的结构示意图。
图2是本发明中实施例2制备的非易失浮栅有机薄膜晶体管型存储器的结构示意图。
图3是本发明中实施例1与实施例2制备的非易失浮栅有机薄膜晶体管型存储器在施加写和擦栅电压后得到的电学转移特性曲线。
图4是本发明中实施例1与实施例2制备的非易失浮栅有机薄膜晶体管型存储器的保持特性曲线。
【标号说明】：其中，110为硅片，120为SiO2电荷阻挡层，130为电荷存储层，140为电荷隧穿层，150为有源层，160为源漏电极，170为量子点材料。
具体实施方式
下面结合附图，对本发明的技术方案进行具体说明。
本实施例提供一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，如图1所示，非易失浮栅有机薄膜晶体管型存储器为底栅顶接触结构，从下往上依次为基底、电荷存储层130、电荷隧穿层140、有源层150以及源漏电极160；基底包括基底硅片和电荷阻挡层，基底为上表面生长有一层一定厚度二氧化硅的硅片110，其中，硅片既为衬底又为栅极，二氧化硅绝缘层为SiO2电荷阻挡层120；电荷存储层130为掺有量子点的有机绝缘聚合物薄膜，电荷隧穿层140为绝缘氧化物薄膜，有源层150为有机半导体薄膜，源漏电极160为热蒸发的方式制备的源极和漏极。
进一步的，在本实施例中，源漏电极材料为金、银或铝，源漏电极的厚度为20nm至80nm。
进一步的，在本实施例中，二氧化硅层的厚度为80nm至320nm。
进一步的，在本实施例中，电荷存储层采用的材料为量子点溶液与有机绝缘聚合物溶液以一定比例混合而成的混合溶液，即为有机绝缘聚合物材料溶解于有机溶剂中，量子点材料溶解于溶剂中，待他们溶解完全后，将有机绝缘聚合物溶液与量子点溶液以一定比例混合所构成的混合溶液。电荷存储层中的量子点溶液的溶剂与有机绝缘聚合物溶液的溶剂可以相同，也可以不同，但它们必须互溶。
进一步的，在本实施例中，电荷存储层中的量子点材料为核壳结构，且量子点核材料的最高被占据分子轨道（HOMO）比壳材料的最高被占据分子轨道（HOMO）高，核材料的最低未被占据分子轨道（LUMO）比壳材料的最低未被占据分子轨道（LUMO）低。
进一步的，在本实施例中，掺有量子点的有机绝缘聚合物薄膜可以通过旋涂、刮涂或打印的方式制备，电荷存储层的厚度为80nm至120nm。
进一步的，在本实施例中，电荷隧穿层采用的材料为绝缘氧化物，绝缘氧化物薄膜是通过原子层沉积的方式制备的，电荷隧穿层的厚度为2nm至10nm。
进一步的，在本实施例中，有源层采用的材料为有机材料，该有机材料可以为有机小分子、有机聚合物材料或者它们的混合物。
进一步的，在本实施例中，有机半导体薄膜可以通过旋涂、刮涂或打印的方式制备，有源层的厚度为20nm至100nm。
以下为本发明的具体实施例，但不应该被认为仅限于在此阐述的实施例。
在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。在本实施例中均以矩形表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。
以下将通过具体实施例对本发明做进一步的详细描述。
实施例1
1)大小约为1.5cm×2.0cm的生长有100nm厚二氧化硅的重掺杂P型硅片经过丙酮、异丙醇、三氯甲烷、去离子水等清洗并用氮气吹干后作为基底。
2)将有机绝缘聚合物PVP以15mg/ml的配比溶解于丙二醇甲醚醋酸酯溶剂中，并在常温下搅拌48小时使其完全溶解。以此溶液为电荷存储层材料并用过滤塞过滤后旋涂在步骤1）中所得的硅片基底上。旋涂速度为先低速600rpm/min，时间为5s，再高速2000rpm/min，时间为30s。旋涂完后在手套箱内退火2h。
3)采用原子层沉积的方式在步骤2）中所得的硅片上沉积一层氧化铝薄膜，厚度为4nm。
4)将半导体聚合物PDVT-8以5mg/ml的配比溶解于三氯甲烷溶剂中。以此溶液为有源层材料采用旋涂方式制备在步骤3）中所得的硅片基底上。旋涂速度为1000rpm/min，时间为60s。
5)采用热蒸发的方式利用专用掩膜板在步骤4)中所得的硅片上蒸镀出沟道长为30um，宽为1mm的源漏电极。
实施例2
1)大小约为1.5cm×2.0cm的生长有100nm厚二氧化硅的重掺杂P型硅片经过丙酮、异丙醇、三氯甲烷、去离子水等清洗并用氮气吹干后作为基底。
2)将有机绝缘聚合物PVP以15mg/ml的配比溶解于丙二醇甲醚醋酸酯溶剂中，并在常温下搅拌48小时使其完全溶解，将CdSe/ZnS量子点以3mg/ml的配比溶解于三氯甲烷中，然后将溶解完全的PVP溶液和量子点溶液以5:2的体积比完全混合。以此混合溶液为电荷存储层材料并用过滤塞过滤后旋涂在步骤1）中所得的硅片基底上。旋涂速度为先低速600rpm/min，时间为5s，再高速2000rpm/min，时间为30s。旋涂完后在手套箱内退火2h。
3)采用原子层沉积的方式在步骤2）中所得的硅片上沉积一层氧化铝薄膜，厚度为4nm。
4)将半导体聚合物PDVT-8以5mg/ml的配比溶解于三氯甲烷溶剂中。以此溶液为有源层材料采用旋涂方式制备在步骤3）中所得的硅片基底上。旋涂速度为1000rpm/min，时间为60s。
5)采用热蒸发的方式利用专用掩膜板在步骤4)中所得的硅片上蒸镀出沟道长为30um，宽为1mm的源漏电极。
实施例1与实施例2制备的非易失浮栅有机薄膜晶体管型存储器在施加写和擦栅电压后得到的电学转移特性曲线如图3所示，保持特性曲线如图4所示。由图3可知，在有机绝缘聚合物中掺入量子点后，存储器的记忆窗从43V增大到了58V。由图4可知，当有机绝缘聚合物中未掺入量子点时，器件的记忆窗在最初时为48.5V，到了10000s时下降到了41V，下降了7.5V；而在掺入了量子点后，器件的记忆窗在最初时为54V，到了10000s时为50V，仅仅下降了4V；且外推至109s时，有机绝缘聚合物未掺入量子点的存储器件的记忆窗下降到了最初的18%，而掺入了量子点的存储器件的记忆窗仍保持为最初的70%，存储器件的保持特性得到了显著提升。主要是因为量子点材料特有的核壳结构，且量子点核材料的最高被占据分子轨道（HOMO）比壳材料的最高被占据分子轨道（HOMO）高，核材料的最低未被占据分子轨道（LUMO）比壳材料的最低未被占据分子轨道（LUMO）低，在核材料和壳材料之间形成了量子阱，使得被捕获的电荷被限制在核材料中，阻止了被捕获的电荷泄露。因此在有机绝缘聚合物中掺入了量子点后，使电荷存储层捕获电荷的能力增强，从而提高了非易失浮栅有机薄膜晶体管型存储器的保持特性并且增大了其记忆窗。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (10)
1.一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，提供一底栅顶接触结构的非易失浮栅有机薄膜晶体管型存储器，该非易失浮栅有机薄膜晶体管型存储器的电荷存储层采用掺有量子点材料的有机绝缘聚合物薄膜；所述量子点材料为核壳结构，其最高被占据分子轨道比壳材料的最高被占据分子轨道高，核材料的最低未被占据分子轨道比壳材料的最低未被占据分子轨道低，在核材料和壳材料之间形成量子阱，使得被捕获的电荷被限制在核材料中，提高所述电荷存储层的捕获电荷能力，进而增大该非易失浮栅有机薄膜晶体管型存储器的记忆窗，提高其保持特性。
2.根据权利要求1所述的一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，所述底栅顶接触结构的非易失浮栅有机薄膜晶体管型存储器包括由下至上依次设置的：基底、所述电荷存储层、电荷隧穿层、有源层以及源漏电极。
3.根据权利要求2所述的一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，所述基底为上表面生长有一二氧化硅层的硅片；其中，所述硅片既作为为衬底，也作为为栅极；所述二氧化硅层作为电荷阻挡层；所述二氧化硅层的厚度为80nm至320nm。
4.根据权利要求1所述的一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，所述掺有量子点材料的有机绝缘聚合物薄膜通过旋涂、刮涂或打印的方式制备，其厚度为80nm至120nm。
5.根据权利要求4所述的一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，所述掺有量子点材料的有机绝缘聚合物薄膜所采用的材料通过量子点溶液与有机绝缘聚合物溶液按照预设比例混合而，即：将有机绝缘聚合物材料溶解于有机溶剂中，溶解完全后，获取所述有机绝缘聚合物溶液；将量子点材料溶解于溶剂中，溶解完全后，获取所述量子点溶液；将所述有机绝缘聚合物溶液与所述量子点溶液按照预设比例混合；所述量子点溶液的溶剂与所述有机绝缘聚合物溶液的有机溶剂互溶，且该溶剂与该有机溶剂可以相同，也可以不同。
6.根据权利要求1所述的一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，所述电荷隧穿层为绝缘氧化物薄膜，通过原子层沉积的方式制备，厚度为2nm至10nm；所述绝缘氧化物薄膜采用绝缘氧化物材料。
7.根据权利要求1所述的一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，所述有源层为有机半导体薄膜，通过旋涂、刮涂或打印的方式制备，厚度为20nm至100nm；所述有机半导体薄膜采用有机材料，该有机材料为有机小分子、有机聚合物材料或者有机小分子与有机聚合物材料的混合物。
8.根据权利要求1所述的一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，所述源漏电极为采用热蒸发的方式制备的源极和漏极；所述源漏电极材料为金、银或铝；所述源漏电极的厚度为20nm至80nm。
9.根据权利要求2所述的一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，所述非易失浮栅有机薄膜晶体管型存储器通过如下步骤制备：
S1：以上表面生长有一二氧化硅层的硅片为基底，将其依次在丙酮、异丙醇、三氯甲烷和去离子水中清洗，并用氮气吹干；
S2：将有机绝缘聚合物材料溶解于一有机溶剂中，溶解完全后，获取有机绝缘聚合物溶液；
S3：将量子点材料溶解于溶剂中，溶解完全后，获取量子点溶液；
S4：将所述有机绝缘聚合物溶液与所述量子点溶液按照预设比例混合作为电荷存储层材料；
S5：混合完全后，通过旋涂、刮涂或打印的方式在所述二氧化硅层上表面制备所述电荷存储层；
S6：在所述电荷存储层成膜后，通过原子层沉积的方式在所述的电荷存储层上表面制备所述电荷隧穿层；
S7：将有机材料溶解于另一有机溶剂中；
S8：溶解完全后，通过旋涂、刮涂或打印的方式在所述电荷隧穿层上表面制备所述有源层；
S9：所述有源层成膜后，采用热蒸发的方式在该硅片上通过掩膜板蒸镀出所述源漏电极图案。
10.根据权利要求9所述的一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法，其特征在于，所述步骤S4中，所述的有机绝缘聚合物与所述量子点混合溶液中，量子点的质量百分数为1%至10%；所述步骤S6中，所述原子层沉积的温度为160℃至200℃，沉积速度为0.09nm/s至0.12nm/s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610858443.3A CN106299122A (zh) | 2016-09-29 | 2016-09-29 | 一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610858443.3A CN106299122A (zh) | 2016-09-29 | 2016-09-29 | 一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106299122A true CN106299122A (zh) | 2017-01-04 |
Family
ID=57715845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610858443.3A Pending CN106299122A (zh) | 2016-09-29 | 2016-09-29 | 一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106299122A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994022A (zh) * | 2017-11-06 | 2018-05-04 | 深圳大学 | 一种浮栅晶体管存储器及其制备方法 |
| CN108258058A (zh) * | 2018-01-23 | 2018-07-06 | 福州大学 | 一种基于金/二氧化硅壳核微结构与二硫化钼复合薄膜晶体管的制备方法 |
| CN109036487A (zh) * | 2018-07-20 | 2018-12-18 | 福州大学 | 一种基于短沟道有机晶体管的多级光存储器及其制备方法 |
| CN110808280A (zh) * | 2019-11-12 | 2020-02-18 | 华中科技大学 | 一种浮栅极型场效应晶体管存储器及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308868A (zh) * | 2007-05-15 | 2008-11-19 | 中国科学院物理研究所 | 一种可用于存储单元的多层量子点结构浮置栅 |
| CN103545205A (zh) * | 2012-07-10 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 浮栅晶体管的制作方法 |
-
2016
- 2016-09-29 CN CN201610858443.3A patent/CN106299122A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308868A (zh) * | 2007-05-15 | 2008-11-19 | 中国科学院物理研究所 | 一种可用于存储单元的多层量子点结构浮置栅 |
| CN103545205A (zh) * | 2012-07-10 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 浮栅晶体管的制作方法 |
Non-Patent Citations (3)
| Title |
|---|
| SU-TING HAN等: "CdSe/ZnS core–shell quantum dots charge trapping layer for flexible photonic memory", 《JOURNAL OF MATERIALS CHEMISTRY C》 * |
| YING-CHIH CHEN等: "Nonvolatile memory thin film transistors using CdSe/ZnS quantum dot poly(methyl methacrylate) composite layer formed by a two-step spin coating technique", 《JOURNAL OF APPLIED PHYSICS》 * |
| YING-CHIH CHEN等: "Nonvolatile memory thin film transistors using CdSe/ZnS quantum dotpoly(methyl methacrylate) composite layer formed by a two-step spin coating technique", 《JOURNAL OF APPLIED PHYSICS》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994022A (zh) * | 2017-11-06 | 2018-05-04 | 深圳大学 | 一种浮栅晶体管存储器及其制备方法 |
| CN107994022B (zh) * | 2017-11-06 | 2020-07-07 | 深圳大学 | 一种浮栅晶体管存储器及其制备方法 |
| CN108258058A (zh) * | 2018-01-23 | 2018-07-06 | 福州大学 | 一种基于金/二氧化硅壳核微结构与二硫化钼复合薄膜晶体管的制备方法 |
| CN108258058B (zh) * | 2018-01-23 | 2020-08-11 | 福州大学 | 一种基于金/二氧化硅壳核微结构与二硫化钼复合薄膜晶体管的制备方法 |
| CN109036487A (zh) * | 2018-07-20 | 2018-12-18 | 福州大学 | 一种基于短沟道有机晶体管的多级光存储器及其制备方法 |
| CN109036487B (zh) * | 2018-07-20 | 2021-03-02 | 福州大学 | 一种基于短沟道有机晶体管的多级光存储器及其制备方法 |
| CN110808280A (zh) * | 2019-11-12 | 2020-02-18 | 华中科技大学 | 一种浮栅极型场效应晶体管存储器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106299122A (zh) | 一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法 | |
| CN106684244B (zh) | 一种浮栅型柔性低电压有机场效应晶体管存储器 | |
| Zhuang et al. | Preparation and Memory Performance of a Nanoaggregated Dispersed Red 1‐Functionalized Poly (N‐vinylcarbazole) Film via Solution‐Phase Self‐Assembly | |
| CN105679938B (zh) | 一种螺环小分子浮栅型有机场效应晶体管存储器及其制备方法 | |
| CN100552958C (zh) | 多位非易失性存储器件的操作方法 | |
| CN104993052B (zh) | 一种多孔结构隧穿层有机场效应晶体管存储器及其制备方法 | |
| Khosla et al. | Charge trapping analysis of metal/Al 2 O 3/SiO 2/Si, gate stack for emerging embedded memories | |
| CN102208442A (zh) | 一种适合于半导体闪存器件的栅叠层结构及制备方法 | |
| TWI334233B (en) | A method of formingan organic transistor and devices comprising a transistor formed thereby | |
| CN109545966A (zh) | 一种基于量子点的有机场效应晶体管浮栅型存储器及其制备方法 | |
| CN108155291A (zh) | 一种双极性大容量有机场效应晶体管存储器及制备方法 | |
| CN104882490B (zh) | 一种基于金属异质量子点的浮栅存储器的制备方法 | |
| CN110518119A (zh) | 一种基于溶液法制备氧化镧介电层的柔性有机非易失性存储器件及其制备方法和应用 | |
| Xu et al. | High performance organic nonvolatile memory transistors based on HfO2 and poly (α-methylstyrene) electret hybrid charge-trapping layers | |
| CN105591029A (zh) | 一种基于高k材料的有机非易失性的存储器件及其制备方法 | |
| CN101330008A (zh) | 一种制作金属纳米晶非挥发性存储器的方法 | |
| KR101061053B1 (ko) | 전하 트랩층을 갖는 비휘발성 유기 메모리 소자 | |
| CN103236498B (zh) | 一种非极性阻变存储器及其制备方法 | |
| Chang et al. | A hot hole-programmed and low-temperature-formed SONOS flash memory | |
| CN102693984B (zh) | 一种多值非挥发存储器及其制备方法 | |
| CN103247629B (zh) | 一种非易失性存储器及其制备方法 | |
| CN108922962A (zh) | 一种基于Zr元素掺杂的钙钛矿阻变存储器及其制备方法 | |
| Wu et al. | A robust data retention characteristic of sol–gel-derived nanocrystal memory by hot-hole trapping | |
| CN113224235A (zh) | 一种具有超低阈值电压的双向选通器及其制备方法 | |
| CN109494228A (zh) | 一种具有多位存储功能的非易失性存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 350301, Fujian, Fuzhou, Fuqing Province, 36 West Ring Road, National Chiao Tung economic and Technological Development Zone, Fuzhou University, Fuqing Institute Applicant after: Fuzhou University Address before: 350002 Fuzhou, Gulou District, Fujian Industrial Road, No. 523 Applicant before: Fuzhou University |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |