CN107994022B - 一种浮栅晶体管存储器及其制备方法 - Google Patents

一种浮栅晶体管存储器及其制备方法 Download PDF

Info

Publication number
CN107994022B
CN107994022B CN201711079521.0A CN201711079521A CN107994022B CN 107994022 B CN107994022 B CN 107994022B CN 201711079521 A CN201711079521 A CN 201711079521A CN 107994022 B CN107994022 B CN 107994022B
Authority
CN
China
Prior art keywords
layer
floating gate
molybdenum disulfide
transistor memory
gate transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711079521.0A
Other languages
English (en)
Other versions
CN107994022A (zh
Inventor
韩素婷
毛靖宇
周晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN201711079521.0A priority Critical patent/CN107994022B/zh
Publication of CN107994022A publication Critical patent/CN107994022A/zh
Application granted granted Critical
Publication of CN107994022B publication Critical patent/CN107994022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种浮栅晶体管存储器及其制备方法,所述浮栅晶体管存储器,包括柔性基板,以及自下而上设置在所述柔性基板上的漏源电极、半导体层、隧穿层、浮栅层、阻挡层及栅极;所述漏源电极及栅极均为柔性电极;所述浮栅层由单层二硫化钼量子制成。本发明解决了现有技术中浮栅晶体管存储器存储密度过低、柔韧性不足的问题。

Description

一种浮栅晶体管存储器及其制备方法
技术领域
本发明涉及存储器领域,尤其涉及一种浮栅晶体管存储器及其制备方法。
背景技术
浮栅晶体管存储器是微电子的基础器件,它代表着集成电路的核心技术。如今工艺的进步让MOSFET晶体管的尺寸不断缩小,而其功率密度也一直在升高。浮栅晶体管存储器不但要具有小的体积、超高存储容量和快速的读写速度,而且要有低功耗、低成本和高可靠性的特点。
硅浮栅晶体管存储器虽然具有快速读写的特点,但昂贵的制造设备、复杂的光刻工艺和周边晶体管驱动电路增加了它的产品成本,并且硅片有限的面积和二维工艺限制了它的存储容量,已经不能满足信息时代大容量信息存储和便携式的要求。有机聚合物浮栅晶体管存储器以其低成本、可在柔性基板上加工、可低温成膜、可大面积制备等优点,是未来低成本、可移动式、柔性化电子产品的关键组件,具有无损读写、可集成数据处理和数据存储等突出优点。例如,2012年,wei等报道了利用金纳米颗粒和嵌段共聚物作为浮栅层,聚噻吩作为半导体层制备了浮栅存储器,存储窗口达到43V,保存时间超过104秒;2015年,Shih等利用共轭聚合物纳米粒子作为浮栅层,并五苯作为半导体层,制备的浮栅晶体管开关比达到104,存储时间超过104秒。但是上述使用有机聚合物材料所制备的浮栅晶体管存储器仍存在着存储密度过低、柔韧性不足的问题。
因此,现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足,本发明的目的在于提供一种浮栅晶体管存储器及其制备方法,旨在解决现有技术中浮栅晶体管存储器的存储密度过低、柔韧性不足的问题。
本发明的技术方案如下:
一种浮栅晶体管存储器,其中,包括柔性基板,以及自下而上设置在所述柔性基板上的漏源电极、半导体层、隧穿层、浮栅层、阻挡层及栅极;所述漏源电极及栅极均为柔性电极;所述浮栅层由单层二硫化钼量子制成。
所述的浮栅晶体管存储器,其中,所述二硫化钼量子点的粒径为2-10nm。
所述的浮栅晶体管存储器,其中,所述柔性基板由聚对苯二甲酸乙二醇酯制成,所述漏源电极及栅极由具有延展性的金属制成。
所述的浮栅晶体管存储器,其中,所述半导体层由聚噻吩制成,所述隧穿层及阻挡层均由聚甲基丙烯酸甲酯制成。
所述的浮栅晶体管存储器,其中,所述半导体层、隧穿层及阻挡层的厚度均为20~50纳米。
一种浮栅晶体管存储器的制备方法,其中,包括步骤:
提供一柔性基底,将漏源电极材料沉积到所述柔性基底上,形成源漏电极;
在所述漏源电极上制备半导体层并在所述半导体层上旋涂第一介电材料以制备隧穿层;
将二硫化钼量子点溶液旋涂在所述隧穿层上,退火形成浮栅层;
在所述浮栅层上旋涂第二介电材料以制备阻挡层,再将栅极材料沉积到所述阻挡层上,形成栅极,得到所述浮栅晶体管存储器。
所述的浮栅晶体管存储器的制备方法,其中,所述二硫化钼量子点溶液为二硫化钼量子点的氮甲基吡咯烷酮溶液。
所述的浮栅晶体管存储器的制备方法,其中,所述二硫化钼量子点溶液中,二硫化钼量子点的粒径为2-10nm。
所述的浮栅晶体管存储器的制备方法,其中,所述二硫化钼量子点溶液中,二硫化钼量子点的浓度为0.3~0.5mg/mL。
所述的浮栅晶体管存储器的制备方法,其中,所述漏源电极材料为金,所述栅极材料为银。
有益效果:本发明所提供的浮栅晶体管存储器,利用单层二硫化钼量子点通过溶液法制成其中的浮栅层,不仅保留了二硫化钼二维材料的结构特点,而且量子点零维的结构能带来量子限域效应,同时二硫化钼量子点有较好的水溶性和稳定性,有利于通过溶液法制备浮栅层,使二硫化钼量子点均匀分布成单层二硫化钼量子点,单层二硫化钼量子点的密度可控,可以通过简单的调节浓度来改变捕获位点数量以及充电/放电能量,最终实现存储器的电学性能和存储性能可控,而且单层二硫化钼量子点所制备的浮栅层具有极好的柔性性能;另外,本发明所提供的浮栅晶体管存储器中基板、漏源电极和栅极均为柔性,从而实现器件的高机械性,提高器件的稳定性,解决了现有技术中浮栅晶体管存储器存储密度过低、柔韧性不足的问题。
附图说明
图1为本发明所述浮栅晶体管存储器较佳实施例的结构示意图。
图2为本发明所述浮栅晶体管存储器制备方法的较佳实施例的流程图。
图3为对本发明实施例1中浮栅晶体管存储器进行存储窗口测试得到的曲线图。
图4为对本发明实施例1中浮栅晶体管存储器进行保留特性测试得到的曲线图。
具体实施方式
本发明提供一种浮栅晶体管存储器及其制备方法,为使本发明的目的、技术方案及效果更加清楚、明确,以下对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明所述的浮栅晶体管存储器,如图1所示,包括柔性基板7,以及自下而上设置在所述柔性基板7上的漏源电极6、半导体层5、隧穿层4、浮栅层3、阻挡层2及栅极1。其中,所述漏源电极6及栅极1均为柔性电极,所述浮栅层3由单层二硫化钼量子制成。二硫化钼属于过渡金属硫族化合物,具有类似石墨烯的层状结构,层内钼与硫以共价键的形式结合,层间以弱的范德华力结合,毒性较低。石墨烯材料有导电性高,电子迁移率高等优点,但不存在带隙,单层的二硫化钼有1.9eV的直接带隙,而单层二硫化钼量子点则有3.96eV的直接带隙,由其所制备的器件具有更高的电学稳定性。
本发明的浮栅晶体管存储器,漏源电极、半导体层、隧穿层、浮栅层、阻挡层及栅极按自下而上的方式设置在柔性基板上,顶部栅极的覆盖可保护下方旋涂的浮栅层和半导体层不受外界影响,从而实现器件的自密封效果;基板由柔性材料制成,漏源电极及栅极均为柔性电极,同时利用单层二硫化钼量子点制成浮栅层,使得浮栅层也具有极好的柔性性能,从而赋予浮栅晶体管存储器较好的柔韧性,可实现器件的高机械性;另外,二硫化钼量子点的密度可控,可以通过简单的调节密度来改变捕获位点数量以及充电/放电能量,最终实现存储器的电学性能和存储性能可控。
较佳地,所述二硫化钼量子点是由二硫化钼构成的零维的纳米半导体材料,其粒径为2-10nm,上述尺寸粒径下的二硫化钼量子点材料,具有明显的量子效应、较高的热稳定性、高质子迁移率、快速的多电子转移等优异特性。另外,二硫化钼量子点能够可逆的获得或失去一个或多个电子而结构不发生任何变化,使其成为理想的非易失型存储器的存储媒介,实现柔性阻变式存储器为非易失型存储器。而且上述粒径尺寸下制成的单层二硫化钼量子点的柔韧性能极佳,可有效改善器件的整体机械性能。
所述的浮栅晶体管存储器中,所述柔性基板7的材质为聚对苯二甲酸乙二醇酯(PET塑料),其柔韧性好,化学性质稳定,不但能够提升柔性阻变式存储器的整体机械强度,而且能够在一定程度上避免水氧对电极及活性层的腐蚀影响。
所述的浮栅晶体管存储器,漏源电极及栅极均是柔性电极,具体可以为由延展性良好且柔韧强度高的金属制成的金属薄膜,金属薄膜的电极不但能够减小器件尺寸,还能提高存储器的柔韧性,改善存储器的整体机械性能,较佳地,所述漏源电极由Au制成,所述栅极由Ag制成,Au和Ag电极稳定性好,且能很好匹配该柔性器件。更佳地,所述漏源电极的沟道长度为1000微米,沟道宽度分别为50微米。
本发明中,组成所述浮栅晶体管存储器的基底、漏源电极、栅极及浮栅层均具有柔性特点,从而从整体上改善存储器的机械性能。
所述的浮栅晶体管存储器中,半导体层由聚噻吩制成,所述隧穿层及阻挡层均由聚甲基丙烯酸甲酯制成。所述的浮栅晶体管存储器,其中,所述半导体层、隧穿层及阻挡层的厚度均为20~50纳米;较佳地,所述半导体层、隧穿层及阻挡层的厚度均为30nm。所述隧穿层、阻挡层和半导体层可分别通过旋涂聚甲基丙烯酸甲酯和聚噻吩制备,该方法为全聚合物溶液法处理,相比传统方法更简单。
本发明中所述的浮栅晶体管存储器,在栅极施加负向偏压后,p型半导体聚噻吩的电荷载流子被二硫化钼量子点从半导体层捕获,实现“编程”状态;与之相反,在栅极施加正向偏压后,被浮栅层捕获的载流子释放回半导体层,达到“擦除”效果。
本发明还提供了一种浮栅晶体管存储器的制备方法,如图2所示,包括步骤:
S1、提供一柔性基底,将漏源电极材料沉积到所述柔性基底上,形成源漏电极;
S2、在所述漏源电极上制备半导体层并在所述半导体层上旋涂第一介电材料以制备隧穿层;S3、将二硫化钼量子点溶液旋涂在所述隧穿层上,退火形成浮栅层;
S4、在所述浮栅层上旋涂第二介电材料以制备阻挡层,再将栅极材料沉积到所述阻挡层上形成栅极,得到浮栅晶体管存储器。
通过在一柔性基板上依次设置漏源电极、半导体层、隧穿层、由单层二硫化钼量子点制备的浮栅层、阻隔层以及栅极,得到的浮栅晶体管存储器具有自密封效果,从而制成柔韧性能好、机械性能高且稳定性能强、易于调控的柔性阻变式存储器。
所述步骤S1中,在柔性基底上,将如Al、Cu、Au、Ag或Pt等具有较好延展性的金属材料,在10-6Torr的真空度下以0.02nm/s的速度、热蒸发的形式并通过掩膜版形成具有柔性的厚度为30~50nm金属薄膜漏源电极,其中,所述柔性基底的材质为聚对苯二甲酸乙二醇酯(PET塑料)等柔韧性好且化学性质稳定的材料制成,不但能够提升柔性阻变式存储器的整体机械强度,而且能够在一定程度上避免水氧对电极及活性层的腐蚀影响。
所述步骤S2中,先用旋涂法将聚噻吩旋涂在所述漏源电极上,制备半导体层,然后继续通过旋涂法将第一介电材料涂覆在所述半导体层上,制备得到隧穿层。较佳地,所述第一介电材料为聚甲基丙烯酸甲酯,且所述半导体层及隧穿层的厚度均为20~50纳米。尤佳地,所述所述半导体层及隧穿层的厚度均为30纳米。
所述步骤S3中,将预先制备好的二硫化钼量子点溶液旋涂在隧穿层上,然后在100~150℃的温度下退火0.5~2h形成浮栅层。退火温度太高,会对二硫化钼量子点造成灼伤,损害其性能,而且容易形成气泡、孔隙等,影响成膜质量,而退火温度太低,耗时太长,无法有效成膜。
通过溶液法制备浮栅层,能够有效改善传统器件需要热蒸发来制备浮栅层对半导体层带来的伤害。所述二硫化钼量子点溶液为二硫化钼量子点的氮甲基吡咯烷酮溶液,其中二硫化钼量子点为零维的纳米半导体材料,其粒径为2-10nm,且所述溶液中,二硫化钼量子点的浓度为0.3~0.5mg/mL,上述浓度能够有效分散二硫化钼量子点形成单层、均匀薄膜。尤佳地,二硫化钼量子点的浓度为0.4mg/mL。其中,所述二硫化钼量子点的氮甲基吡咯烷酮溶液的制备方法如下:将二硫化钼粉末分散在氮甲基吡咯烷酮中,使用液相超声法,在大功率超声条件下使块状二硫化钼碎裂形成量子点,将二硫化钼量子点与氮甲基吡咯烷酮分散均匀,通过控制超声时间形成粒径为2-10nm的二硫化钼量子点的悬浮液,并配置出0.3~0.50mg/ml的二硫化钼量子点溶液。
进一步,可在所述二硫化钼量子点的氮甲基吡咯烷酮溶液中加入去离子水或常见的甲醇、乙醇、丙醇等沸点低、易挥发的有机溶剂,即能有效溶解二硫化钼量子点并与氮甲基吡咯烷酮形成均匀溶液,又能以较低温度进行退火形成浮栅层,能够较少高温退火对二硫化钼量子点造成的伤害,使得成膜均匀、成膜效果好,成膜质量高。
较佳地,所述溶液以旋涂的方式在1500-3500rpm转速下沉积在所述隧穿层上。其中,可通过调节旋涂转速及二硫化钼量子点的浓度实现对浮栅层中单层二硫化钼量子点数量、密度的调控。
所述步骤S4中,先利用旋涂法在所述浮栅层上旋涂第二介电材料以制备阻挡层,较佳地,所述第二介电材料为与阻挡层相同的聚甲基丙烯酸甲酯,且调节涂覆转速使得阻挡层厚度为20~50纳米。尤佳地,阻挡层厚度为30纳米。
然后在所述阻挡层上,将如Al、Cu、Au、Ag或Pt等具有较好延展性的金属材料,在10-6Torr的真空度下以0.2nm/s的速度、热蒸发的形式并通过掩膜版形成具有柔性的厚度为30~50nm金属薄膜栅极,最终得到具有优良柔韧性的浮栅晶体管存储器。
下面通过实施例对本发明进行详细说明。
实施例1
将二硫化钼粉末分散在氮甲基吡咯烷酮中,使用液相超声法,在大功率超声条件下使块状二硫化钼碎裂形成量子点,控制超声时间形成粒径为5nm的二硫化钼量子点的悬浮液,并配置出0.40mg/ml的二硫化钼量子点溶液;
在10-6Torr的真空度下以0.2nm/s的速度、热蒸发的形式并通过掩膜版将金蒸发到PET柔性基底上,形成厚度为30nm的漏源电极;
继续利用旋涂法将聚噻吩旋涂在所述漏源电极上,旋涂厚度为30纳米,制备半导体层,然后继续通过旋涂法将30纳米厚的聚甲基丙烯酸甲酯涂覆在所述半导体层上,制备得到隧穿层;
在隧穿层上以1500-3500rpm的转速旋涂二硫化钼量子点溶液,形成单层二硫化钼量子点层,150度退火1.5h,形成浮栅层;
在10-6Torr的真空度下以0.2nm/s的速度、热蒸发的形式并通过掩膜版将银蒸发到PET柔性基底上,形成厚度为30nm的栅极,即得到浮栅晶体管存储器。
将实施例1所制备的浮栅晶体管存储器,进行机械性能测试,,在经反复压缩和拉伸后,仍然保持良好的电学性能,通过柔性基底、柔性漏源电极和柔性栅极的设置并由单层二硫化钼制备浮栅层,使得本发明所制备的浮栅晶体管存储器具有极好的柔性性能,可实现器件的高机械性。
将实施例1所制备的浮栅晶体管存储器,进行电学特性测试,使用吉时利2612源表和安捷伦4155C半导体参数分析仪,在室温和相对湿度60%的条件下测试,具体测试方法如下:
在栅极施加±40V的偏压持续1秒得到擦除和编程状态,并记录变化的曲线测量器件的存储窗口,如图3所示,两条曲线的延长线与横轴的交点即为阈值电压,“编程”和“擦除”状态阈值电压差值为存储窗口(其中,在栅极施加负向偏压后,p型半导体聚噻吩的电荷载流子被二硫化钼量子点从半导体层捕获,该捕获过程称为“编程”状态;与之相反,在栅极施加正向偏压后,被浮栅层捕获的载流子释放回半导体层的过程称为“擦除”状态;上述两过程阈值电压的差值即为存储器的内存窗口)。编程/擦除操作后在固定的时间读取源漏电流来测试存储器信息的保留特性,结果如图4所示,在4000秒后,该器件仍然能够较好的保留信息。
综上所述,本发明所提供的浮栅晶体管存储器,利用单层二硫化钼量子点通过溶液法制成其中的浮栅层,不仅保留了二硫化钼二维材料的结构特点,而且量子点零维的结构能带来量子限域效应,同时二硫化钼量子点有较好的水溶性和稳定性,有利于通过溶液法制备浮栅层,使二硫化钼量子点均匀分布成单层二硫化钼量子点,单层二硫化钼量子点的密度可控,可以通过简单的调节浓度来改变捕获位点数量以及充电/放电能量,最终实现存储器的电学性能和存储性能可控,而且单层二硫化钼量子点所制备的浮栅层具有极好的柔性性能;另外,本发明所提供的浮栅晶体管存储器中基板、漏源电极和栅极均为柔性,从而实现器件的高机械性,提高器件的稳定性,解决了现有技术中浮栅晶体管存储器存储密度过低、柔韧性不足的问题。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (8)

1.一种浮栅晶体管存储器,其特征在于,包括柔性基板,以及自下而上设置在所述柔性基板上的漏源电极、半导体层、隧穿层、浮栅层、阻挡层及栅极;所述漏源电极及栅极均为柔性电极;所述浮栅层由单层二硫化钼量子点制成;
所述二硫化钼量子点的粒径为2-10nm。
2.根据权利要求1所述的浮栅晶体管存储器,其特征在于,所述柔性基板由聚对苯二甲酸乙二醇酯制成,所述漏源电极及栅极由具有延展性的金属制成。
3.根据权利要求1所述的浮栅晶体管存储器,其特征在于,所述半导体层由聚噻吩制成,所述隧穿层及阻挡层均由聚甲基丙烯酸甲酯制成。
4.根据权利要求3所述的浮栅晶体管存储器,其特征在于,所述半导体层、隧穿层及阻挡层的厚度均为20~50纳米。
5.根据权利要求1所述的浮栅晶体管存储器,其特征在于,所述漏源电极材料为金,所述栅极材料为银。
6.一种浮栅晶体管存储器的制备方法,其特征在于,包括步骤:
提供一柔性基底,将漏源电极材料沉积到所述柔性基底上,形成源漏电极;
在所述漏源电极上制备半导体层并在所述半导体层上旋涂第一介电材料以制备隧穿层;
将二硫化钼量子点溶液旋涂在所述隧穿层上,使二硫化钼量子点均匀分布成单层二硫化钼量子点,退火形成浮栅层;
在所述浮栅层上旋涂第二介电材料以制备阻挡层,再将栅极材料沉积到所述阻挡层上,形成栅极,得到所述浮栅晶体管存储器;
所述二硫化钼量子点溶液中,二硫化钼量子点的粒径为2-10nm。
7.根据权利要求6所述的浮栅晶体管存储器的制备方法,其特征在于,所述二硫化钼量子点溶液为二硫化钼量子点的N-甲基吡咯烷酮溶液。
8.根据权利要求7所述的浮栅晶体管存储器的制备方法,其特征在于,所述二硫化钼量子点溶液中,二硫化钼量子点的浓度为0.3~0.5mg/mL。
CN201711079521.0A 2017-11-06 2017-11-06 一种浮栅晶体管存储器及其制备方法 Active CN107994022B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711079521.0A CN107994022B (zh) 2017-11-06 2017-11-06 一种浮栅晶体管存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711079521.0A CN107994022B (zh) 2017-11-06 2017-11-06 一种浮栅晶体管存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN107994022A CN107994022A (zh) 2018-05-04
CN107994022B true CN107994022B (zh) 2020-07-07

Family

ID=62031332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711079521.0A Active CN107994022B (zh) 2017-11-06 2017-11-06 一种浮栅晶体管存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN107994022B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346410A (zh) * 2018-09-18 2019-02-15 山东大学 一种二硫化钼晶体管及其制造方法
CN109545966A (zh) * 2018-11-13 2019-03-29 中通服咨询设计研究院有限公司 一种基于量子点的有机场效应晶体管浮栅型存储器及其制备方法
CN109801920A (zh) * 2019-01-16 2019-05-24 复旦大学 基于柔性二维半导体沟道量子点的存储器及其制备方法
CN110137263A (zh) * 2019-05-28 2019-08-16 南京邮电大学 基于黑磷-氮化硼-二硫化钼异质结构的浮栅场效应管
CN112289864B (zh) * 2020-10-28 2023-05-30 天津理工大学 一种双端光电存储器及其制备方法和应用
CN114507714B (zh) * 2022-04-20 2022-07-05 华中科技大学 一种基于miRNA检测的二维材料半导体传感器制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179108A (zh) * 2007-12-12 2008-05-14 中国科学院长春应用化学研究所 基于浮栅结构的非易失性有机薄膜晶体管存储器及其制造方法
CN105576124A (zh) * 2016-01-14 2016-05-11 中国计量学院 一种双层浮栅柔性有机存储器件及其制备方法
CN106299122A (zh) * 2016-09-29 2017-01-04 福州大学 一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法
CN106449974A (zh) * 2016-10-14 2017-02-22 华南师范大学 基于MoS2量子点嵌入有机聚合物的阻变存储器及其制备方法
CN106684244A (zh) * 2016-11-03 2017-05-17 南京邮电大学 一种浮栅型柔性低电压有机场效应晶体管存储器
CN106992174A (zh) * 2017-01-18 2017-07-28 南方科技大学 晶体管存储器
CN107244697A (zh) * 2017-07-29 2017-10-13 深圳孔雀科技开发有限公司 一种单层二硫化钼纳米片的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179108A (zh) * 2007-12-12 2008-05-14 中国科学院长春应用化学研究所 基于浮栅结构的非易失性有机薄膜晶体管存储器及其制造方法
CN105576124A (zh) * 2016-01-14 2016-05-11 中国计量学院 一种双层浮栅柔性有机存储器件及其制备方法
CN106299122A (zh) * 2016-09-29 2017-01-04 福州大学 一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法
CN106449974A (zh) * 2016-10-14 2017-02-22 华南师范大学 基于MoS2量子点嵌入有机聚合物的阻变存储器及其制备方法
CN106684244A (zh) * 2016-11-03 2017-05-17 南京邮电大学 一种浮栅型柔性低电压有机场效应晶体管存储器
CN106992174A (zh) * 2017-01-18 2017-07-28 南方科技大学 晶体管存储器
CN107244697A (zh) * 2017-07-29 2017-10-13 深圳孔雀科技开发有限公司 一种单层二硫化钼纳米片的制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Minji Kang等.Stable charge storing in two-dimensional MoS2 nanoflake floating gates for multilevel organic flash memory.《Nanoscale》.2014,第6卷(第21期),第12315-12323页. *
Stable charge storing in two-dimensional MoS2 nanoflake floating gates for multilevel organic flash memory;Minji Kang等;《Nanoscale》;20140811;第6卷(第21期);第12315-12323页 *

Also Published As

Publication number Publication date
CN107994022A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
CN107994022B (zh) 一种浮栅晶体管存储器及其制备方法
Shih et al. Nanostructured materials for non-volatile organic transistor memory applications
Lee Recent progress in gold nanoparticle-based non-volatile memory devices
CN104993052B (zh) 一种多孔结构隧穿层有机场效应晶体管存储器及其制备方法
She et al. A Vertical Organic Transistor Architecture for Fast Nonvolatile Memory.
Chen et al. Recent advances in metal nanoparticle‐based floating gate memory
CN105679938B (zh) 一种螺环小分子浮栅型有机场效应晶体管存储器及其制备方法
Xu et al. Flexible organic field-effect transistor nonvolatile memory enabling bipolar charge storage by small-molecule floating gate
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
Hu et al. High-performance nonvolatile organic transistor memory using quantum dots-based floating gate
CN108831996A (zh) 一种三层异质结有机场效应晶体管存储器及制备方法
Chen et al. Write once read many times resistance switching memory based on all-inorganic perovskite CsPbBr3 quantum dot
Higashinakaya et al. Electrically programmable multilevel nonvolatile memories based on solution-processed organic floating-gate transistors
CN102593169A (zh) 一种碳基场效应晶体管及其制备方法
CN111548683B (zh) 一种聚苯乙烯-卟啉衍生物纳米垂直阵列薄膜及其制备方法与应用
Xu et al. Organic transistor nonvolatile memory with an integrated molecular floating-gate/tunneling layer
CN1969386B (zh) 采用嵌入聚合物中的纳米晶体的闪存装置
JP4876520B2 (ja) 不揮発性半導体メモリ及びその製造方法
CN108831931A (zh) 非易失性存储器及其制备方法
Ba et al. Channel length effect of P3HT: ZnO hybrid blend layer on electrical characteristics of thin-film transistors
CN108054169B (zh) 一种基于纳米浮栅有机场效应晶体管存储器及制备方法
KR101016440B1 (ko) 저온 공정을 이용한 플래쉬 메모리 소자의 제조 방법 및 플래쉬 메모리 소자
CN106169536A (zh) 一种基于核壳型簇星状结构聚合物有机场效应晶体管存储器及其制备方法
CN107863442A (zh) 一种柔性阻变式存储器及其制备方法
Yang et al. Flexible multi-level quasi-volatile memory based on organic vertical transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant