CN112289864B - 一种双端光电存储器及其制备方法和应用 - Google Patents

一种双端光电存储器及其制备方法和应用 Download PDF

Info

Publication number
CN112289864B
CN112289864B CN202011170548.2A CN202011170548A CN112289864B CN 112289864 B CN112289864 B CN 112289864B CN 202011170548 A CN202011170548 A CN 202011170548A CN 112289864 B CN112289864 B CN 112289864B
Authority
CN
China
Prior art keywords
memory
double
graphene
boron nitride
ended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011170548.2A
Other languages
English (en)
Other versions
CN112289864A (zh
Inventor
鲁统部
于美溪
陈旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University of Technology
Original Assignee
Tianjin University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University of Technology filed Critical Tianjin University of Technology
Priority to CN202011170548.2A priority Critical patent/CN112289864B/zh
Publication of CN112289864A publication Critical patent/CN112289864A/zh
Application granted granted Critical
Publication of CN112289864B publication Critical patent/CN112289864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种双端光电存储器及其制备方法和应用,所述双端光电存储器包括自下而上依次设置的导电沟道、阻挡层、隧穿层和顶部光敏浮栅,所述顶部光敏浮栅为石墨炔。本发明的存储器以石墨炔作为顶部光敏浮栅,石墨炔具有天然的带隙、强大的光吸收能力和高密度态,在光照下产生大量的电子空穴对,可以存储更多的电荷并抑制栅极耦合比退化和单元间干扰,从而提高存储器的数据存储能力并降低工作电压,同时可制成柔性设备用于可穿戴系统,有助于设备小型化,提高集成密度。

Description

一种双端光电存储器及其制备方法和应用
技术领域
本发明属于二维浮栅存储器技术领域,尤其涉及一种双端光电存储器及其制备方法和应用。
背景技术
随着5G时代的来临,信息存储越来越受到人们的关注。在数字世界中,人类每年产生数量巨大的数据。为了处理如此大量的数据,开发高性能、低功耗、低成本的存储器来满足人们未来生活的需要是至关重要的。
存储器可以根据许多功能标准进行分类,根据电源断开后数据的保持能力可将存储器分为易失性存储器和非易失性存储器。在易失性存储器中,当电源关闭时,信息最终会消失,因此需要存储数据的设备来进行定期刷新。其主要类型有静态随机存储器(SRAM)和动态随机存储器(DRAM),其中SRAM的存储速度是最快的,但是低集成密度和易失性限制了其在高速缓存应用中的使用,而DRAM的数据保持能力有限(在毫秒级),需要频繁的刷新(回写)操作,因此功耗增加。非易失性存储器(NVM)可以在没有电源的情况下存储长达10年的数据,主要包括只读存储器、紫外线可擦除电可编程只读存储器(EPROM)、电可编程可擦除只读存储器(EEPROM)和Flash闪存。其中,集成EPROM和EEPROM的优点的Flash闪存具有可按位编程,按块擦除,存储速度快,容量大,生产成本低的优势成为了市场的主导,被广泛的应用于手机、电脑、数码相机、汽车配件等产品中。由于器件尺寸的不断缩小,特别是浮栅(重掺杂多晶硅)的栅极耦合比(GCR)的急剧下降和强烈的单元间干扰(CTCI),传统的硅基闪存器件遇到了瓶颈。而且随着对便捷/可穿戴设备需求的日益增长,透明柔性的非易失性存储技术成为科研人员的研究重点,因此高存储密度、超快的读写速度、低功耗、可靠性和耐用性、柔性化、透明化是对下一代非易失性存储器的必然要求。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明提出一种双端光电存储器,具有超高数据存储能力且工作电压低。
本发明还提供所述一种双端光电存储器的制备方法和应用。
具体地,本发明的第一方面是提供一种双端光电存储器,包括自下而上依次设置的导电沟道、阻挡层、隧穿层和顶部光敏浮栅,所述顶部光敏浮栅为石墨炔。
根据本发明第一方面的双端光电存储器,至少具有如下有益效果:
本发明的存储器以石墨炔作为顶部光敏浮栅,石墨炔具有天然的带隙、强大的光吸收能力和高密度态,在光照下产生大量的电子空穴对,可以存储更多的电荷并抑制GCR(栅极耦合比)退化和CTCI(单元间干扰),从而提高存储器的数据存储能力并降低工作电压。同时,石墨炔具有π共轭2D平面网络结构和强大的机械强度,使其具有比MoS2等传统2D材料更大的灵活性,从而促进了可集成到可穿戴系统中的柔性闪存的开发。而且,本发明的存储器为两端子存储设备,不具有栅电极,与具有三端子架构的常规闪存相比将有助于设备小型化,从而提高集成密度。
根据本发明的一种优选实施方式,所述阻挡层和隧穿层均为氮化硼,更优选六方氮化硼。
根据本发明的一种优选实施方式,所述导电沟道为石墨烯。石墨炔在光照下产生的光生电子通过小的三角势垒隧穿回石墨烯导电沟道,从而通过光对器件进行擦除。
根据本发明的一种优选实施方式,所述导电沟道下相对设置有源电极和漏电极。
根据本发明的一种优选实施方式,所述源电极和漏电极可采用但不限于Cr/Au复合层、铟锡氧化物(ITO)、氟锡氧化物(FTO)以及其他金属导电电极如Ti、Pt、Ni。
根据本发明的一种优选实施方式,所述源电极和漏电极下设置有衬底。
根据本发明的一种优选实施方式,所述衬底可采用但不限于硅/氧化硅、对苯二甲酸乙二酯(PET)、玻璃、石英、聚苯酰胺等刚性及柔性基底。其中对苯二甲酸乙二酯(PET)基板可作为柔性衬底,用于制作柔性双端光电存储器。
根据本发明的一种优选实施方式,所述石墨烯厚度为0.3~1nm,优选0.334~1nm。
根据本发明的一种优选实施方式,所述氮化硼厚度为3~10nm。
根据本发明的一种优选实施方式,所述石墨炔厚度约为0.6~3nm。
根据本发明的一种优选实施方式,所述源电极和漏电极厚度独立选自50~150nm。当采用Cr/Au复合电极作为源电极和漏电极时,Cr在下层,厚度为10~30nm,Au在上层,厚度为30~50nm。
本发明的第二方面是提供一种双端柔性光电存储器的制备方法,包括如下步骤:
在衬底上制作源电极和漏电极;
将石墨烯、氮化硼和石墨炔依次堆叠在源电极和漏电极上,得到垂直异质结构;
将所述垂直异质结构图案化。
根据本发明的一种优选实施方式,采用激光直接光刻法和/或热蒸发法在衬底上制作源电极和漏电极。
根据本发明的一种优选实施方式,采用化学气相沉积法分别生长石墨烯和氮化硼,然后将石墨烯和氮化硼转移并堆叠到源电极和漏电极上。
根据本发明的一种优选实施方式,采用电化学鼓泡法将石墨烯、氮化硼和石墨炔依次转移并堆叠到源电极和漏电极上。
根据本发明的一种优选实施方式,将所述垂直异质结构图案化为矩形通道。
根据本发明的一种优选实施方式,通过激光直接光刻和/或氧等离子体蚀刻将所述垂直异质结构图案化为矩形通道。
本发明的第三方面是提供所述双端柔性光电存储器在可穿戴系统或设备中的应用。
本发明至少具有如下有益效果:
本发明所提供的光电存储器是一种通过低电压脉冲写入,光擦除的双端器件,编程电压脉冲可低至-13V,远远小于三端存储器中使用的编程电压。
尽管常见的基于2D材料的常规多位存储器显示的开/关比大于106,但其开和关状态之间的电流差始终小于10-7A,从而导致存储空间有限(少于16个存储级别(4位)的功能)。同时具有三端子架构的有机光学存储器虽然已被证明在光照下可达到256个存储级别,但是其工作电压高(Vg=-60V,Vds=-10V),SNR小(~2.8),严重阻碍了其应用。而本发明器件的导通和关断状态之间具有巨大的电流差(在Vds=0.02V时,电流差>135μA)以及超长的保持时间(>105s)使其能够实现256种以上的独立存储信噪比(SNR)大的音频电平(8位),具有良好的开/关特性以及长的保留时间,以及较大的存储能力和独立存储信噪比(SNR)。
而且,此外本发明的器件可在柔性基底上构造,在1000个弯曲周期后,开和关状态下的电流没有明显变化,促进了可集成到可穿戴系统或设备中的柔性闪存的开发。
附图说明
图1为实施例1双端光电存储器的结构示意图;
图2为实施例1双端光电存储器在五个编程/擦除周期内的动态行为;
图3为对实施例1双端光电存储器机理解释的能带示意图;
图4为实施例1双端光电存储器从初始到1000个编程/擦除周期的开和关状态下的循环稳定性;
图5为实施例1双端光电存储器在开和关状态下的保留特性;
图6为实施例1双端光电存储器的多级存储能力;
图7为实施例2柔性双端光电存储器的示意图;
图8为实施例2柔性双端光电存储器的多级存储能力;
图9为实施例2柔性双端光电存储器连续弯曲循环后,开和关状态下的稳定性。
具体实施方式
下面结合具体实施例与附图对本发明作进一步的解释和说明。
实施例1
参见图1,本实施例提供一种双端光电存储器,包括自下而上依次设置的绝缘衬底、导电沟道、阻挡层、隧穿层和顶部光敏浮栅,所述绝缘衬底和导电沟道之间设置有相对的源电极(源极)和漏电极(漏极)。
其中,所述绝缘衬底为硅片,所述导电沟道为石墨烯(Gr),所述阻挡层和隧穿层为六方氮化硼(hBN),所述顶部光敏浮栅为石墨炔(GDY),所述源电极和漏电极均为Cr/Au复合层。
所述双端光电存储器的制备方法包括如下步骤:
(1)用化学气相沉积的方法分别生长厚度分别为0.5nm、5nm石墨烯和六方氮化硼。
(2)采用激光直接光刻法和热蒸发法在干净的空硅片上蒸镀相对的源电极和漏电极(源电极和漏电极均为Cr/Au复合层,其中Cr在下层,厚度为10nm,Au在上层,厚度为50nm),有效沟道长度和宽度分别为50μm和5μm。
(3)采用电化学鼓泡法将石墨烯、六方氮化硼和石墨炔依次转移并堆叠在源漏电极上,从而制造出石墨炔/六方氮化硼/石墨烯垂直异质结构。
(4)通过激光直接光刻和氧等离子体蚀刻将石墨炔/六方氮化硼/石墨烯垂直异质结构图案化为矩形通道,得到双端光电存储器。
性能测试:
(1)使用负Vds-pro脉冲(-13V,10s)将器件从关闭状态编程为导通状态,然后,通过施加光脉冲(450nm,20mW cm-2,3s)对器件进行擦除。得到双端光电存储器在五个编程/擦除周期(开关周期)内的动态行为如图2所示。图2中双端光电存储器的动态行为包括(i)编程,(ii)电流读取,(iii)擦除和(iv)断流读取过程(回到初始状态),读取电压为0.02V。
双端光电存储器在该过程中的存储机理如图3所示。编程过程(i):当施加电压脉冲后,石墨烯的费米能级升高。同时,由于漏极和石墨炔之间的电位降较大,因此电子从漏极通过氮化硼的势垒隧穿至石墨炔中,并且这些电子由于石墨炔的高功函和高的氮化硼势垒而被限制在石墨炔中。编程后的电流读取过程(ii):在0.02V进行读取时,具有俘获电子的石墨炔可被视为石墨烯沟道的带负电荷的顶栅,使得漏电极电流显著增加。光学擦除过程(iii):在光(例如450nm的蓝光)照下,石墨炔中会生成大量电子-空穴对,石墨炔和石墨烯之间产生内建电场,光生电子通过小的三角电子势垒隧穿回到石墨烯沟道(参见图1),而石墨炔和六方氮化硼之间的大空穴势垒将光生空穴阻挡在石墨炔中,阻挡在石墨炔中的空穴中和了残留在石墨炔膜中的电子,并消除了对石墨烯沟道的负栅极偏置,使器件回到初始状态(iv)。
(2)图4是双端光电存储器从初始到103个编程/擦除周期(以10个周期为间断)下开和关状态的电流变化。图4反映双端光电存储器在103个编程/擦除周期内电流变化小于10%,表明该双端光电存储器具有很强的耐用性和可靠性。
(3)双端光电存储器在开和关状态下的保留特性如图5所示。图5反映,双端光电存储器在开和关状态下的电流均能保持105s以上,电流的衰减小于7%,表明双端光电存储器具有良好的稳定性。
(4)双端光电存储器在Vds-pro脉冲(-8V,1s)下,以10s为周期的周期性电流变化如图6a所示,图中I、II、II代表3个不同的电流水平、存储级别。图6a反映,随脉冲数量的增加,电流逐步增加,最终实现了256种以上的不同存储级别(8位),这是由每个脉冲触发下,GDY中捕获的电子增加引起的。
(5)图6b为在Vds=0.02V下,在频率为1Hz的光脉冲(450nm,10mW cm-2、100ms)照射下,双端光电存储器的电流-时间曲线,图中I、II、II、IV代表4个不同的电流水平、存储级别。周期性的光脉冲将逐步降低石墨炔膜中捕获的电子的密度,从而随着脉冲数的增加,沟道电流逐渐减小,最终实现了超过8位(256个电流水平)的数据存储能力。
实施例2
参见图7,本实施例提供一种柔性双端光电存储器,包括自下而上依次设置的柔性绝缘衬底、导电沟道、阻挡层、隧穿层和顶部光敏浮栅,所述绝缘衬底和导电沟道之间设置有相对的源电极和漏电极。
其中,其中,所述柔性绝缘衬底为PET,所述导电沟道为石墨烯(Gr),所述阻挡层和隧穿层为六方氮化硼(hBN),所述顶部光敏浮栅为石墨炔(GDY),所述源电极和漏电极均为TIO膜。
所述柔性双端光电存储器的制备方法包括如下步骤:
(1)用化学气相沉积的方法分别生长厚度分别为0.5nm、5nm的石墨烯和六方氮化硼。
(2)采用激光直接光刻法和热蒸发法在干净的PET基板上蒸镀相对的源电极和漏电极(源电极和漏电极均为ITO膜,厚度均为128nm),有效沟道长度和宽度分别为65μm和10μm。
(3)采用电化学鼓泡法将石墨烯、六方氮化硼和石墨炔依次转移并堆叠在源漏电极上,从而制造出石墨炔/六方氮化硼/石墨烯垂直异质结构。
(4)通过激光直接光刻和氧等离子体蚀刻将石墨炔/六方氮化硼/石墨烯垂直异质结构图案化为矩形通道,在PET基板上得到柔性双端光电存储器阵列(15×17)。
采用实施例1相同的方法对柔性双端光电存储器进行测试,得到其在Vds-pro脉冲(-10V,1s)下,以10s为周期的周期性电流-时间图如图8所示。图8反映,随着脉冲数量的增加,柔性双端光电存储器的电流稳步提升,显示64种不同的电流水平(6位)。
图9为在弯曲循环后,柔性双端光电存储器在开和关状态下的电流变化。每个循环均以6mm的弯曲半径执行5s,然后等待5s,在Vds=0.1V时以50个弯曲周期的间隔测量电流。图9反映,柔性双端光电存储器在连续1000个弯曲周期后,开和关状态下的电流没有明显变化,表明柔性双端光电存储器具有强大的弯曲稳定性。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (3)

1.一种双端光电存储器,其特征在于:包括自下而上依次设置的导电沟道、阻挡层、隧穿层和顶部光敏浮栅,所述顶部光敏浮栅为石墨炔;
其中,所述导电沟道为石墨烯,所述石墨烯厚度为0.3~1nm;
所述阻挡层和隧穿层均为氮化硼,所述氮化硼厚度为3~10nm;
所述石墨炔厚度为0.6~3nm;
所述双端光电存储器为两端子存储设备,所述导电沟道下相对设置有源电极和漏电极,且不具有栅电极;
所述源电极和漏电极下设置有衬底,所述衬底采用的材料为对苯二甲酸乙二酯PET、聚苯酰胺中的一种。
2.权利要求1所述双端光电存储器的制备方法,其特征在于:包括如下步骤:
在衬底上制作源电极和漏电极;
采用电化学鼓泡法将石墨烯、氮化硼和石墨炔依次转移并堆叠到源电极和漏电极上;采用化学气相沉积法分别生长石墨烯和氮化硼,然后将石墨烯和氮化硼转移并堆叠到源电极和漏电极上,得到垂直异质结构;
将所述垂直异质结构图案化。
3.权利要求1任意一项所述双端光电存储器在可穿戴系统或设备中的应用。
CN202011170548.2A 2020-10-28 2020-10-28 一种双端光电存储器及其制备方法和应用 Active CN112289864B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011170548.2A CN112289864B (zh) 2020-10-28 2020-10-28 一种双端光电存储器及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011170548.2A CN112289864B (zh) 2020-10-28 2020-10-28 一种双端光电存储器及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN112289864A CN112289864A (zh) 2021-01-29
CN112289864B true CN112289864B (zh) 2023-05-30

Family

ID=74373696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011170548.2A Active CN112289864B (zh) 2020-10-28 2020-10-28 一种双端光电存储器及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN112289864B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277817A2 (en) * 2021-07-02 2023-01-05 National University Of Singapore Heterostructures and electronic devices comprising heterostructures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102336588B (zh) * 2011-07-22 2013-04-24 中国科学院上海微系统与信息技术研究所 一种具有单原子层台阶的六角氮化硼基底及其制备方法与应用
CN104241378B (zh) * 2014-09-10 2017-05-03 北京大学 一种双层石墨烯隧穿场效应晶体管及其制备方法
CN104192835B (zh) * 2014-09-12 2017-01-18 中国科学院上海微系统与信息技术研究所 一种石墨烯闪存存储器的制备方法
KR102356682B1 (ko) * 2015-05-11 2022-01-27 삼성전자주식회사 2d 물질을 이용한 비휘발성 메모리 소자 및 그 제조방법
CN107994022B (zh) * 2017-11-06 2020-07-07 深圳大学 一种浮栅晶体管存储器及其制备方法
CN110635034B (zh) * 2019-09-23 2022-08-02 南京邮电大学 一种基于石墨炔的浮栅型有机场效应晶体管存储器及其制备方法

Also Published As

Publication number Publication date
CN112289864A (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
Tran et al. Two‐terminal multibit optical memory via van der Waals heterostructure
Qian et al. Lead‐free perovskite MASnBr3‐based memristor for quaternary information storage
US8605477B2 (en) Semiconductor memory device
TWI529859B (zh) 半導體記憶體裝置和其驅動方法
US7838362B2 (en) Method of making an embedded trap direct tunnel non-volatile memory
CN102742003A (zh) 半导体器件
TW201403761A (zh) 記憶體電容裝置、場效電晶體裝置、非揮發性記憶體陣列及程式化之方法
CN102460706B (zh) 存储器单元、阵列、以及制造存储器单元的方法
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
CN113724756B (zh) 一种基于波导光栅结构的非易失性十进制光电存储器
CN112289864B (zh) 一种双端光电存储器及其制备方法和应用
US7170779B2 (en) Non-volatile memory using organic bistable device
US10741658B2 (en) Memory configurations
JP2009076670A (ja) 情報記憶素子
Kim et al. The future prospect of nonvolatile memory
KR101532313B1 (ko) 그래핀과 상변화 물질을 포함하는 불휘발성 메모리 소자와 그 제조 및 동작방법
US20140203263A1 (en) Switchable memory diodes based on ferroelectric/conuugated polymer heterostructures and/or their composites
KR20090029136A (ko) 전체적으로 투명한 메모리 소자
US20190198631A1 (en) Memory cell structures
CN103247629B (zh) 一种非易失性存储器及其制备方法
CN112436010A (zh) 一种基于二维材料的柔性存储器
US10153039B1 (en) Memory cells programmed via multi-mechanism charge transports
Prinz The zen of nonvolatile memories
Lee et al. Two‐Terminal Self‐Gating Random‐Access Memory Based on Partially Aligned 2D Heterostructures
CN111244187B (zh) 非易失性存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant