CN110808280A - 一种浮栅极型场效应晶体管存储器及其制造方法 - Google Patents

一种浮栅极型场效应晶体管存储器及其制造方法 Download PDF

Info

Publication number
CN110808280A
CN110808280A CN201911101945.1A CN201911101945A CN110808280A CN 110808280 A CN110808280 A CN 110808280A CN 201911101945 A CN201911101945 A CN 201911101945A CN 110808280 A CN110808280 A CN 110808280A
Authority
CN
China
Prior art keywords
memory
floating gate
layer
thickness
disulfide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911101945.1A
Other languages
English (en)
Other versions
CN110808280B (zh
Inventor
诸葛福伟
余军
翟天佑
陈玉倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201911101945.1A priority Critical patent/CN110808280B/zh
Publication of CN110808280A publication Critical patent/CN110808280A/zh
Application granted granted Critical
Publication of CN110808280B publication Critical patent/CN110808280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种具有数据快速擦写的浮栅极型场效应晶体管存储器及其制造方法，属于存储器技术领域；现有技术中，在提升存储器擦写效果方面大多不是很明显；本发明提供了一种存储器，该存储器用带有氧化硅层的硅片作为衬底，该存储器从所述衬底往上依次是作为浮栅层的少层石墨烯，作为绝缘层的六方氮化硼，作为沟道层的新型二维材料(二硫化铂和二硫化铼)，该存储器还包括在沟道层上利用蒸镀工艺形成的源极和漏极；实现数据的快速写入的同时，同样实现了存储器数据的快速擦除。

Description

一种浮栅极型场效应晶体管存储器及其制造方法
技术领域
本发明涉及存储器技术领域，特别涉及一种具有数据快速擦写的浮栅极型场效应晶体管存储器及其制造方法。
背景技术
目前，随着大数据时代的来临，存储器是保证计算机进行信息处理和记忆任务的关键。存储器种类繁多，大体上可分为两类：易失性存储器和非易失性存储器，易失性存储器以动态随机存储器(DRAM)以及静态随机存储器(SRAM)为代表，有着极快的数据写入和擦除的本领(耗时仅为ns级)，但是，该类存储器在系统断电之后，数据在其中无法长久的保存(短于1ms)，因此，该存储器主要用于计算机的系统内存；反观以闪存(FLASH)为代表的非易失性存储器，储存在其中的数据能够在系统断电后有效的保存，但是在数据的擦写速度上远不如前者的迅速(耗时100us以上)。
在1967年贝尔实验室的Kahng和Sze提出浮栅场效应晶体管作为非易失性存储元件的概念后，该存储器的原理一直沿用至今，其主体结构为多层材料堆垛而成的异质结。在存储工艺朝着越来越精细的发展过程中，二维材料由于其优异的电学输运性质，并能与其他各维(零维，一维，二维，三维)材料完美结合，被广泛的用于替代传统浮栅异质结中的各层材料。目前浮栅型存储器的研究多用带有氧化硅层的单晶硅作为控制栅，少层石墨作为浮栅，通过替换绝缘层、沟道层的材料来改善存储器的性能。例如2013年在Acs Nano上提出了一种以少层石墨烯为浮栅，氧化铪为绝缘层，以传统二维材料(二硫化钼)为沟道层的浮栅型存储器，该存储器利用二硫化钼对电荷有效捕获的特性，使得该存储器的开关比达到了105，但是该存储器的擦写速度过慢(耗时超过100ms)；而同年发表在NatureCommunications上用六方氮化硼作为绝缘层的浮栅型存储器则是将存储器的擦写所需时间缩短到100us的程度。除了替换每层的材料，改变存储器堆垛的构型也是一种提升存储器性能的手段，国内复旦大学张卫团队巧妙的将作为沟道层的二硫化钼夹在氧化硅和氧化铝之间，在上层的氧化铝上依次堆垛氧化铪和氧化铝，进而将这三层氧化物构筑成为一个存储层，这种将控制栅与存储层分离的作法有效的将存储器的写入耗时缩短到了1us，但是该存储器的擦除所需时间仍然长达200ms；为了进一步的提高存储器的擦写性能，张卫团队之后大改传统浮栅型堆垛的结构，将PN结融入其中，构筑了一种半浮栅的结构，该工作最终于2018年发表在Nature Nanotechnology上，该半浮栅存储器实现了耗时仅为20ns的数据写入速度，该速度和非易失性存储器的数据写入速度相当，但是该存储器擦除耗时则是长达10ms以上，另外其开关比也仅有102，并由于PN结内部不可避免的电荷热扩散，导致该存储器写入数据的保持时间不超过10s。
综上，在上述利用二维材料改善浮栅型存储器的工作中，在提升存储器擦写效果方面大多不是很明显，即使通过改变传统架构以此来获得的快速写入速度，也大大降低了存储器的其他性能。
发明内容
鉴于现有技术中存在的问题，本发明的目的之一在于在保证存储器具备高的开关比、长的数据保存时间的同时，大幅度提升存储器的数据擦写速度(以二硫化铂为沟道材料的存储器耗时在100ns以内,以二硫化铼为沟道材料的存储器耗时在1us以内)。
为解决上述问题，本发明提出了一种由新型二维材料作为沟道层的浮栅型场效应晶体管存储器，该浮栅型场效应晶体管用带有氧化硅层的硅片作为衬底，通过将各层材料机械剥离并转移的手段依次在衬底上堆垛形成，该存储器的各层材料从衬底往上依次是作为浮栅层的少层石墨烯，作为绝缘层的六方氮化硼，作为沟道层的二维硫族化合物，除此之外还包括在沟道层上利用蒸镀工艺形成的源极和漏极。
上述的沟道层二维材料使用的是新型二硫化合物—二硫化铂或二硫化铼，该材料首先通过气相输运(CVT)的方法获得纯净的单晶，随后在通过机械剥离，将尺寸为毫米级的单晶物理较薄为厚度10nm以内，长宽尺寸为微米级别的纳米片，同理，下两层的二维材料也是利用机械剥离的手段获得的，具体构筑如下步骤：
(1)、选择表面带有90nm氧化硅的硅片作为基底，将基底通过超声清洗仪分别经过丙酮、乙醇、去离子水清洗干净，吹干表面水分。
(2)、利用高真空镀膜仪，通过晶振片来控制厚度，依次在硅片上热蒸镀10nm镉(Cr)和90nm金(Au)的十字标记(mark)，作为后期材料的定点转移的坐标系。
(3)、取一块石墨单晶，通过机械剥离将石墨单晶减薄后，转移在带有mark的硅片上。
(4)、通过光镜在该硅片上选取合适厚度的少层石墨烯作为浮栅层，记下厚度合适的少层石墨烯的坐标。
(5)、取一块六方氮化硼单晶，同样通过机械剥离的手段较薄后，选取合适厚度的氮化硼纳米片定点转移在第(4)步骤中选取的石墨烯上，作为绝缘层。
(6)、选取一块二硫化物(二硫化铂或二硫化铼)单晶，通过机械剥离的手段较薄，选取合适厚度的二硫化铂纳米片定点转移在第(5)步骤中的氮化硼纳米片上，作为沟道层，至此完成异质结的搭建。
(7)、同样利用高真空镀膜仪，通过晶振片控制厚度，依次在二硫化铂上热蒸镀10nm镉(Cr)和90nm金(Au)的源极和漏极。
与现有技术方案相比，本发明至少具有以下有益效果：
1、由于浮栅型场效应晶体管存储器的功耗和基底的绝缘硅层厚度有关：氧化硅的厚度越厚，存储器的数据擦写所需的栅压也就越大，但相应的该存储器耐受的栅压范围也就越大，测试过程中就不容易损坏了；而将氧化硅层减薄后，存储器的功耗(栅压)固然降低，但同样的该存储器耐受的电压范围也就大大缩短了。经过综合考虑后，本发明以氧化硅稍微薄(90nm，通常硅片绝缘硅厚度为300nm)的硅片作为基底，随后选用机械强度高，物理化学性能稳定，具有半金属性，同时具备捕获电子和空穴能力的二维石墨烯作为浮栅层，再选用同样有着高机械强度，化学性能稳定，抗氧化能力强，表面有着原子级平整，能有效阻碍电荷传输(禁带宽度大)的二维六方氮化硼作为绝缘层，随后再选用化学性能稳定，具有高场效应迁移率(二硫化铂迁移率为1107cm2 V-1，二硫化铼迁移率约为1200cm2 V-1，二硫化钼迁移率仅为410cm2 V-1)的新型二维材料(二硫化铂以及二硫化铼)作为沟道层，成功构筑了一个性能优异的浮栅型场效应晶体管存储器。
2、与使用传统二维材料(二硫化钼)作为沟道层材料的耗时超过100ms数据写入的浮栅型场效应晶体管存储器性能相比，如图8所示；利用新型二维材料(二硫化铂)的存储器能实现了耗时仅为100ns以内的数据写入速度，大幅度的提高了存储器对数据处理的速度，随后构筑的以二硫化铼为沟道材料的存储器对数据的处理时间也缩短至了1us，数据处理时间的被大幅度缩短，也就增加了单位时间内存储器能够处理的数据量。
3、该浮栅型存储器在实现数据的快速写入的同时，同样实现了存储器数据的快速擦除，不同于张卫团队将控制栅和存储层分离构筑，仅提高存储器数据写入速度，未能提高存储器数据的擦除速度。
4、以二硫化铂为沟道材料的浮栅型场效应晶体管存储器，在实现数据的快速擦写的同时，并未牺牲该存储器的高开关比(>105)，长数据保持(>1000s)的特性，不存在如图1-2所示的用半浮栅构型的存储在大幅度提高数据写入时所带来的数据保持性差(10s左右)，开关比低(102)的缺点。
附图说明
图1(a)是半浮栅晶体管存储器经过写入操作后的源漏电流随栅压脉宽的变化曲线；
图1(b)是半浮栅晶体管存储器经过擦除操作后的源漏电流随栅压脉宽的变化曲线；
图1(c)是半浮栅晶体管存储器经过不同脉宽的写入操作栅压脉冲后的数据保持性能曲线；
图2(a)是本发明硅片清洗支架；
图2(b)是本发明做完mark标记的硅片；
图2(c)是本发明定点转移示意图；
图3是本发明以二硫化铂或二硫化铼为沟道材料的器件构型图和器件光镜图；
图4(a)是本发明存储器的数据的写入操作；
图4(b)是本发明存储器的数据的读取操作；
图4(c)是本发明存储器的数据的擦除操作；
图5(a)是本发明脉冲栅压幅值的优化，源漏电流随脉冲幅值的变化曲线，栅压脉宽为100ms，读取电压为10mV；
图5(b)是本发明脉冲栅压幅值的优化，存储器开关比随脉冲幅值的变化曲线；
图6(a)是本发明以二硫化铂为沟道材料的存储器经过数据擦写的操作后的电流随栅压脉宽的变化曲线；
图6(b)是本发明以二硫化铂为沟道材料的存储器开关比随栅压脉宽的变化曲线；
图6(c)是以二硫化铼为沟道材料存储器经过数据擦写的操作后的电流随栅压脉宽的变化曲线；
图6(d)是以二硫化铼为沟道材料的存储器开关比随栅压脉宽的变化曲线；
图7是本发明新型浮栅场效应晶体管存储器‘On’和‘Off’两状态电流随时间的变化曲线(数据保持性能)；
图8是现有技术中利用二硫化钼作为沟道层材料的存储器的擦写状态的电流点图。
下面对本发明进一步详细说明。但下述的实例仅仅是本发明的简易例子，并不代表或限制本发明的权利保护范围，本发明的保护范围以权利要求书为准。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
为更好地说明本发明，便于理解本发明的技术方案，本发明的典型但非限制性的实施例如下：
1、材料、试剂与仪器
表1-1实验主要试剂信息
Figure BDA0002270137280000071
表1-2实验仪器和设备
Figure BDA0002270137280000072
2、器件构筑流程
(1)制作硅片衬底
本实验中采用氧化层厚度为90nm的氧化硅片作为器件的衬底，为了方便制作器件，首先需要用硅刀将硅片割成2×2cm2的方形小硅片，然后通过清洗获得洁净的表面。如图2(a)所示，清洗的方法如下：将方形小硅片竖立放置于清洗托盘上，然后将清洗托盘放入到大烧杯中，依次在烧杯中倒入浸没硅片的丙酮、乙醇和异丙醇溶液，将烧杯放入到超声清洗机中超声五分钟，此过程中将保鲜膜盖住烧杯口，以防止在清洗的过程中发生有机溶剂的挥发。清洗结束后用镊子取出硅片，用超纯氮气吹去硅片表面的异丙醇，真空环境下保存。
在硅片的清洗步骤完成后，需要在硅片表面做mark标记，因此需要通过光刻工艺在硅片上制作mark。首先在洁净的硅片表面滴涂AR-P 5350型紫外光刻胶，在4000r/min的转速下旋涂1min，然后在110℃的加热板上加热5分钟。选用mark掩模板，利用紫外光对硅片进行接触式曝光，曝光后将硅片放入AR300-26显影液中浸泡40s左右，去除曝光区域的光刻胶。然后通过热蒸镀的方法，将显影完的硅片放入真空镀膜仪，蒸镀Cr(10nm)/Au(100nm)，利用丙酮去除光刻胶以及光刻胶覆盖区域的Cr/Au，带有mark的硅片衬底制作完成，效果如图2(b)所示。
(2)构筑异质结
本实验中采用机械剥离和定点转移的方法制备异质结，具体制作流程如下：在胶带上放置石墨单晶，反复撕拉胶带进行机械剥离，将沾满石墨的胶带贴在块状的聚二甲基硅氧烷(PDMS)上，用手指轻轻按压使得胶带与PDMS紧密贴合，保持一段时间后轻轻揭开胶带，将胶带上的石墨烯转移到PDMS表面。将PDMS对准硅片，轻轻按压除去界面的空气，揭开PDMS并在光学显微镜下寻找石墨烯，并记录石墨烯所在的位置。然后利用同样的方法机械剥离h-BN单晶，将h-BN转移到PDMS上，利用定点转移技术，在光学显微镜下将厚度合适的h-BN与石墨烯对准，轻轻将PDMS与硅片贴合，将h-BN转移到石墨烯的上方，将石墨烯覆盖。最后用同样的方法剥离PtS2以及ReS2单晶，利用PDMS将其转移到石墨烯和氮化硼覆盖的区域，完成异质结的构筑，定点转移的原理和过程如图2(c)所示。
(3)制作器件
本实验采用微纳加工工艺构筑器件，构筑流程如下：
(a)定标，利用光学显微镜对异质结进行定标，首先在硅片的左下角位置确定电子束曝光系统中(EBL)的物理原点，然后在200倍的放大倍数下拍摄异质结照片，计算异质结相对于原点的坐标，然后将坐标导入到EBL画图软件中，从而确定EBL的曝光区域。
(b)画图，添加曝光图层，在照片的衬底上绘制电极。
(c)曝光，首先通过旋胶机在硅片表面旋涂电致抗蚀剂PMMA，在4000r/min的转速下旋涂1分钟，并在150℃的加热板上烘胶5分钟。将样品放入扫描电镜中，将样品的坐标和电子束系统的坐标进行对准，添加电极图层进行曝光。
(d)蒸镀电极，曝光结束后，分别在EBL显影液AR 600-56和定影液异丙醇中显影150s并定影30s，在光学显微镜下观察电极形貌。然后将样品放入真空镀膜机中，利用热蒸镀Cr(10nm)/Au(100nm)。镀膜结束后，将硅片放入丙酮溶液中，50℃条件下加热30min，由于PMMA溶于丙酮，导致光刻区域外的金属被去除，留下清晰的金属电极，器件制备过程结束，器件构型及实物照片如图3所示。
3、器件的测试
(1)擦写测试操作。
将下层单晶硅层与栅极探针相连，PtS2上两端的电极仍分别连接源漏极探针，所不同的是，栅极探针输出的是具有一定幅值(Vg)和脉宽(△t)的脉冲栅压，在对栅压的幅值和脉宽进行了一系列的优化后，存储器实现了具有超快擦写的特性。该存储器擦写的基本操作分别为：
ⅰ.数据的写入，如图4(a)。设置源、漏偏压均为0V，设置栅压为一个负向短脉冲，二硫化铂此时呈现低阻态，定义该状态为‘On’。
ⅱ.数据的读取，如图4(b)。设置漏、栅偏压均为0V，设置源极电压为10mV。
ⅲ.数据的擦除，如图4(c)。设置源、漏偏压均为0V，设置栅压为一个正向短脉冲，二硫化铂此时呈现高阻态，定义该状态为‘Off’。
ⅳ.数据的读取，如图4(b)。设置漏、栅偏压均为0V，设置源极电压为10mV。
(2)超快擦写特性的实现。
文献报道的二维浮栅型存储器的擦写耗时通常超过100ms，另外，在对该存储器测试的过程中发现，施加±5V的栅压之后，存储器的‘On’、‘Off’状态已经十分明显，于是以100ms脉宽，±5V幅值的脉冲为基准进行更细致的优化。
ⅰ.脉冲幅值的优化。
以100ms脉宽，±5V幅值的脉冲为基准，进行的写/擦操作后，电流分别从2.8nA下降到0.3nA，远不如预想中的效果(数量级变化)，于是逐步增大栅压脉冲的幅值，负向幅值从-5V逐步递减至-10V(步长为-1V)，相应的将正向幅值从5V逐步递增至10V(步长为1V)，并将每次读取的电导状态提取出来，获得的规律如图5(a)所示。
图5(a)中蓝点表示施加了不同幅值(-5V到-10V)负栅压脉冲后读取的电流，红点表示施加了不同幅值(5V到10V)正栅压脉冲后读取的电流，可以看出，随着写/擦脉冲幅值的增加，读取的前后两种状态的电流差别也就越大，当写/擦的脉冲栅压增加到±10V时，前后两种状态的电流分别为140nA，0.41pA，两种状态的差距就有着明显数量级上的变化。
另外，写/擦后状态的区分程度，我们用两个电流的比值大小来表示，该值我们称之为开关比(On/Off ratio)，于是将图5(a)中的比值提取出来，做成图5(b)就可以明显的看出，当栅压脉冲的幅值为10V时，存储器的开关比就已经达到一个可观的状态了(～106)，因此，将脉冲栅压固定为±10V作为下一次优化的基准。
ⅱ.脉冲脉宽的优化。
将写/擦操作的栅压脉冲幅值固定为±10V，以100ms脉宽为基准，以10倍的差距缩短或增加所施加的脉冲宽度，在不改变读取操作的前提下，将各个状态的电流汇总得到图6(a)。
同样将图6(a)中不同状态的电流换算成开关比后，提取并获得图6(b)，从上述两图可以直观的发现，随着脉宽的减小或增加，存储器的开关比并没有一个明显的衰减，且均能实现一个较高开关比的特性(>105)。
在确定了合适的栅压幅值后，对以二硫化铼为沟道材料的存储器进行同样的脉宽依赖性测试，将写/擦操作的栅压脉冲幅值固定为±10V，以100ms脉宽为基准，在不改变读取操作的前提下，将各个状态的电流汇总得到图6(c)，随后同样将不同状态的电流换算后得到图6(d)，可以直观的发现，在施加脉宽为1us的正负脉冲，就能够很好的实现存储器的数据操作了，同时也能够实现一个较为良好的开关比特性(>104),说明以二硫化铼为沟道材料的存储器同样有着优异的存储性质。
(3)超快电擦写的状态保持性能。
虽然数据的快速写入和擦除对于一个存储器来说十分重要，但是，两种状态的数据保存时间也是评估存储器性能的一项重要指标，状态保持时间长也就意味着存储器中的数据不易丢失，因此保存时间越长越好。但是，数据的保存和数据的擦写速度是一个矛盾点。动态随机存储的擦写速度快，则数据保存时间短，闪存的数据保存时间长，但擦写速度慢。目前即便使用半浮栅结构的存储器实现了数据的快速写入，但该存储器仍不能长期的保存，如图1(c)所示。
在测试了所构筑的浮栅型场效应晶体管存储器的快速擦写性能后，同样测试了该存储器的数据保持性能。该测试将数据擦写的操作栅压设置成脉宽10ns，幅值分别为10V和-10V，在经过数据的写入和擦除操作后，分别对源漏之间进行电流随时间变化的测试，从图3-4中可以看出，在经过了数据的快速擦写操作后，存储器的状态即使在1000s以后也能存在明显的区分(开关比仍高达103)。
综上，本发明所构筑的结构为二维硫族化合物(二硫化铂，二硫化铼)/六方氮化硼/少层石墨烯的浮栅型晶体管性能优异，其中以二硫化铂为沟道材料的存储器在数据的写入速度上(耗时仅为10ns)和目前最前沿的半浮栅构型器件相当，但数据擦除速度(耗时仅为10ns)和数据保持(保持时间长达1000s)方面远远超过半浮栅型器件，相比于目前市面上的存储器，该浮栅型场效应晶体管存储器有着不输非易失性存储器的擦写速度，但该存储器数据的保存时间则是非易失性存储器的104倍以上。此外，将上层的二硫化铂替换成二硫化铼后，所构筑的浮栅型场效应晶体管存储器同样实现了优于闪存的更快数据操作(数据擦写仅耗时1us)
申请人声明，本发明通过上述实施例来说明本发明的详细结构特征，但本发明并不局限于上述详细结构特征，即不意味着本发明必须依赖上述详细结构特征才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用部件的等效替换以及辅助部件的增加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (8)

1.一种浮栅型场效应晶体管存储器，其特征在于：该存储器用带有氧化硅层的硅片作为衬底，该存储器从所述衬底往上依次是作为浮栅层的少层石墨烯，作为绝缘层的六方氮化硼，作为沟道层的二维硫族化合物，该存储器还包括在沟道层上利用蒸镀工艺形成的源极和漏极。
2.根据权利要求1所述的浮栅型场效应晶体管存储器，其特征在于：该存储器通过将各层材料机械剥离并转移的手段依次在所述衬底上堆垛形成。
3.根据权利要求1所述的浮栅型场效应晶体管存储器，其特征在于：上述的二维硫族化合物是二硫化铂或二硫化铼。
4.根据权利要求1所述的浮栅型场效应晶体管存储器，其特征在于：所述衬底是氧化层厚度为90nm的氧化硅片。
5.一种浮栅型场效应晶体管存储器的制备方法，其特征在于：所述方法包括以下步骤：
步骤(1)、选择表面带有氧化硅的硅片作为基底，将基底通过超声清洗仪分别经过丙酮、乙醇、去离子水清洗干净，吹干表面水分；
步骤(2)、利用高真空镀膜仪，通过晶振片来控制厚度，依次在硅片上热蒸镀镉(Cr)和金(Au)的十字标记，作为后期材料的定点转移的坐标系；
步骤(3)、取一块石墨单晶，通过机械剥离将石墨单晶减薄后，转移在带有所述十字标记的硅片上；
步骤(4)、通过光镜在该硅片上选取合适厚度的少层石墨烯作为浮栅层，记下厚度合适的少层石墨烯的坐标；
步骤(5)、取一块六方氮化硼单晶，同样通过机械剥离的手段较薄后，选取合适厚度的氮化硼纳米片定点转移在第(4)步骤中选取的石墨烯上，作为绝缘层；
步骤(6)、选取一块二硫化铂或二硫化铼单晶，通过机械剥离的手段较薄，选取合适厚度的二硫化铂纳米片定点转移在第(5)步骤中的氮化硼纳米片上，作为沟道层，至此完成异质结的搭建；
步骤(7)、同样利用高真空镀膜仪，通过晶振片来控制厚度，依次在二硫化铂或二硫化铼上热蒸镀镉(Cr)和金(Au)的源极和漏极。
6.根据权利要求5所述的方法，其特征在于：所述衬底是氧化层厚度为90nm的氧化硅片。
7.根据权利要求5所述的方法，其特征在于：所述步骤(2)中，蒸镀镉的厚度为10-20nm,蒸镀金的厚度为90-100nm。
8.根据权利要求5所述的方法，其特征在于：所述步骤(7)中，蒸镀镉的厚度为10-20nm,蒸镀金的厚度为90-100nm。
CN201911101945.1A 2019-11-12 2019-11-12 一种浮栅极型场效应晶体管存储器及其制造方法 Active CN110808280B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911101945.1A CN110808280B (zh) 2019-11-12 2019-11-12 一种浮栅极型场效应晶体管存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911101945.1A CN110808280B (zh) 2019-11-12 2019-11-12 一种浮栅极型场效应晶体管存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN110808280A true CN110808280A (zh) 2020-02-18
CN110808280B CN110808280B (zh) 2021-09-28

Family

ID=69502220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911101945.1A Active CN110808280B (zh) 2019-11-12 2019-11-12 一种浮栅极型场效应晶体管存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN110808280B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446254A (zh) * 2020-03-12 2020-07-24 复旦大学 一种基于金属氧化物半导体的半浮栅存储器及其制备方法
CN111463212A (zh) * 2020-03-12 2020-07-28 复旦大学 一种快速可擦写浮栅存储器及其制备方法
CN111613676A (zh) * 2020-04-11 2020-09-01 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN112885904A (zh) * 2021-01-15 2021-06-01 电子科技大学 一种浮栅控制型近红外波段双向记忆的光电存储器及其制备方法
CN113299558A (zh) * 2021-05-24 2021-08-24 华东师范大学 一种二硫化铪为沟道的浮栅结构晶体管及其制备方法
CN114507714A (zh) * 2022-04-20 2022-05-17 华中科技大学 一种基于miRNA检测的二维材料半导体传感器制备方法
CN115332079A (zh) * 2022-08-11 2022-11-11 西安电子科技大学 一种二维浮栅光电晶体管的制备方法及应用
WO2023277817A3 (en) * 2021-07-02 2023-03-02 National University Of Singapore Heterostructures and electronic devices comprising heterostructures
WO2023082651A1 (zh) * 2021-11-15 2023-05-19 上海集成电路制造创新中心有限公司 浮栅存储器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311276A (zh) * 2013-06-07 2013-09-18 中国科学院微电子研究所 一种自对准石墨烯场效应晶体管及其制备方法
CN106299122A (zh) * 2016-09-29 2017-01-04 福州大学 一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法
KR20170085934A (ko) * 2016-01-15 2017-07-25 한양대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조방법
CN109742079A (zh) * 2019-01-14 2019-05-10 中国科学院金属研究所 一种具有多值存储能力的各向异性浮栅存储器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311276A (zh) * 2013-06-07 2013-09-18 中国科学院微电子研究所 一种自对准石墨烯场效应晶体管及其制备方法
KR20170085934A (ko) * 2016-01-15 2017-07-25 한양대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조방법
KR20180037167A (ko) * 2016-01-15 2018-04-11 한양대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조방법
CN106299122A (zh) * 2016-09-29 2017-01-04 福州大学 一种提高非易失浮栅有机薄膜晶体管型存储器性能的方法
CN109742079A (zh) * 2019-01-14 2019-05-10 中国科学院金属研究所 一种具有多值存储能力的各向异性浮栅存储器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIANG LI 等: "few-layered PtS2 phototransistor on h-BN with high gain", 《ADVANCED FUNCTIONAL MATERIALS》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463212B (zh) * 2020-03-12 2022-06-21 复旦大学 一种快速可擦写浮栅存储器及其制备方法
CN111463212A (zh) * 2020-03-12 2020-07-28 复旦大学 一种快速可擦写浮栅存储器及其制备方法
CN111446254A (zh) * 2020-03-12 2020-07-24 复旦大学 一种基于金属氧化物半导体的半浮栅存储器及其制备方法
CN111613676A (zh) * 2020-04-11 2020-09-01 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN111613676B (zh) * 2020-04-11 2021-06-04 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN112885904B (zh) * 2021-01-15 2022-07-12 电子科技大学 一种浮栅控制型近红外波段双向记忆的光电存储器及其制备方法
CN112885904A (zh) * 2021-01-15 2021-06-01 电子科技大学 一种浮栅控制型近红外波段双向记忆的光电存储器及其制备方法
CN113299558A (zh) * 2021-05-24 2021-08-24 华东师范大学 一种二硫化铪为沟道的浮栅结构晶体管及其制备方法
WO2023277817A3 (en) * 2021-07-02 2023-03-02 National University Of Singapore Heterostructures and electronic devices comprising heterostructures
WO2023082651A1 (zh) * 2021-11-15 2023-05-19 上海集成电路制造创新中心有限公司 浮栅存储器及其制备方法
CN114507714A (zh) * 2022-04-20 2022-05-17 华中科技大学 一种基于miRNA检测的二维材料半导体传感器制备方法
CN114507714B (zh) * 2022-04-20 2022-07-05 华中科技大学 一种基于miRNA检测的二维材料半导体传感器制备方法
CN115332079A (zh) * 2022-08-11 2022-11-11 西安电子科技大学 一种二维浮栅光电晶体管的制备方法及应用

Also Published As

Publication number Publication date
CN110808280B (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
CN110808280B (zh) 一种浮栅极型场效应晶体管存储器及其制造方法
Wu et al. Atomically sharp interface enabled ultrahigh-speed non-volatile memory devices
Jiang et al. Ferroelectric domain wall memory with embedded selector realized in LiNbO3 single crystals integrated on Si wafers
US11972790B2 (en) Semiconductor device and method for driving semiconductor device
CN110943128B (zh) 二维mosfet/mfis多功能开关存储器件及其制备方法
JP4217218B2 (ja) 抵抗性チップを備えた半導体探針の製造方法
WO2020147584A1 (zh) 一种具有多值存储能力的各向异性浮栅存储器
JP2006511097A (ja) 裏側のトラッピングを用いた、拡張性のあるナノ−トランジスタおよびメモリ
CN109755307A (zh) 一种基于二维层状材料的雪崩场效应晶体管及测量装置
CN105244362B (zh) 一种基于ZnO压电效应的低功耗柔性阻变存储器及其制备方法
CN112309440B (zh) 基于铂-二维硒化铟-少层石墨肖特基二极管的光存储器件及存储方法
CN113299558B (zh) 一种二硫化铪为沟道的浮栅结构晶体管及其制备方法
Wang et al. HfO 2-based junctionless FeFET array on FDSOI platform for NAND memory applications
US11100971B2 (en) Ferroelectric domain regulated optical readout mode memory and preparing method thereof
CN105591029A (zh) 一种基于高k材料的有机非易失性的存储器件及其制备方法
Lai et al. Double‐sided transistor device processability of carrierless ultrathin silicon wafers
CN111403485B (zh) 一种新型铁电晶体管及其制备方法
CN114709257A (zh) 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
Silva et al. A nanoscale memory and transistor using backside trapping
CN213459741U (zh) 一种基于二维硒化铟光存储器件
Park Non-volatile Ferroelectric Memory Transistors Using PVDF and P (VDF-TrFE) Thin Films
CN114784130B (zh) 一种静电自掺杂二极管及其制备方法
TWI855483B (zh) 記憶體晶胞及記憶體裝置
CN114335235B (zh) 一种智能光探测器及其使用方法和制备方法
CN118742043A (zh) 一种基于二维过渡金属磷硫化合物铁电栅晶体管存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant