CN106298806A - 一种全反射阵列基板及其制作方法和显示装置 - Google Patents
一种全反射阵列基板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN106298806A CN106298806A CN201610806423.1A CN201610806423A CN106298806A CN 106298806 A CN106298806 A CN 106298806A CN 201610806423 A CN201610806423 A CN 201610806423A CN 106298806 A CN106298806 A CN 106298806A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- insulating barrier
- photoresist
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 177
- 229910052751 metal Inorganic materials 0.000 claims abstract description 177
- 230000004888 barrier function Effects 0.000 claims abstract description 69
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 43
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000009413 insulation Methods 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 88
- 230000002093 peripheral effect Effects 0.000 claims description 28
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000009738 saturating Methods 0.000 claims 1
- 239000007788 liquid Substances 0.000 abstract description 9
- 238000005260 corrosion Methods 0.000 abstract description 5
- 230000007797 corrosion Effects 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 91
- 239000011241 protective layer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种全反射阵列基板及其制作方法和显示装置，该制作方法包括：形成第一金属层和第一绝缘层的图形，第一绝缘层的图形包括位于外围区域的转接过孔的图形，第一金属层的图形包括位于转接过孔底部的金属图形；形成透明金属氧化物导电层和第二绝缘层的图形，透明金属氧化物导电层的图形包括位于转接过孔区域的透明转接走线图形，第二绝缘层的图形包括位于透明转接走线图形上方的绝缘保护图形；形成第二金属层的图形，第二金属层的图形包括位于显示区域的金属反射图形，在形成第二金属层的图形时包括对转接过孔区域的第二金属层进行湿刻，由于绝缘保护图形对位于过孔底部的金属图形具有保护作用，因而可避免湿刻时采用的刻蚀液对金属图形造成腐蚀。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种全反射阵列基板及其制作方法和显示装置。
背景技术
目前的全反射阵列基板的制作过程中，在沉积完最后一层ITO层后，需要再沉积一层金属反射层(金属反射层在膜层的最上面，有利于提高反射率)，金属反射层的构图过程包括光刻胶涂覆、曝光、显影、刻蚀、剥离光刻胶等步骤，在刻蚀步骤中，由于ITO的致密性不够，在阵列基板的外围区域的过孔处，用于刻蚀金属反射层的刻蚀液会透过过孔内的ITO层，造成过孔处下面的金属腐蚀，从而降低了全反射阵列基板的生产良率。
发明内容
有鉴于此，本发明提供一种全反射阵列基板及其制作方法和显示装置，用于解决全反射阵列基板的制作过程中，外围区域的过孔下面的金属容易被金属反射层的刻蚀液腐蚀的问题。
为解决上述技术问题，本发明提供一种全反射阵列基板的制作方法，包括：
形成第一金属层的图形和第一绝缘层的图形，所述第一绝缘层的图形包括位于外围区域的转接过孔的图形，所述第一金属层的图形包括位于所述转接过孔底部的金属图形；
形成透明金属氧化物导电层的图形和第二绝缘层的图形，所述透明金属氧化物导电层的图形包括位于所述转接过孔所在区域的透明转接走线图形，所述第二绝缘层的图形包括位于所述透明转接走线图形上方的绝缘保护图形；
形成第二金属层的图形，所述第二金属层的图形包括位于有效显示区域的金属反射图形。
优选地，所述形成第二金属层的图形的步骤包括：
形成金属薄膜；
在所述金属薄膜上涂覆第一光刻胶层；
对所述第一光刻胶层进行曝光和显影，形成第一光刻胶保留区和第一光刻胶去除区，所述第一光刻胶保留区包括所述金属反射图形所在区域，所述第一光刻胶去除区包括所述转接过孔所在区域；
对所述第一光刻胶去除区域的金属薄膜进行湿刻，形成第二金属层的图形；
对所述第一光刻胶去除区域的第二绝缘层进行干刻，露出所述转接过孔所在区域的透明转接走线图形；
剥离剩余的第一光刻胶层。
优选地，所述第一金属层的图形还包括位于所述阵列基板的扇出走线区域的金属走线图形，所述第一光刻胶保留区还包括所述扇出走线区域，所述第二金属层的图形还包括位于所述扇出走线区域的金属保护图形。
优选地，所述形成透明金属氧化物导电层的图形和第二绝缘层的图形的步骤包括：
形成透明金属氧化物导电薄膜；
形成第二绝缘层；
在所述第二绝缘层上涂覆第二光刻胶层；
对所述第二光刻胶层进行曝光和显影，形成第二光刻胶保留区和第二光刻胶去除区，所述第二光刻胶保留区包括所述转接过孔所在区域；
对所述第二光刻胶去除区的第二绝缘层和透明金属氧化物导电薄膜进行刻蚀，形成透明金属氧化物导电层的图形和第二绝缘层的图形；
剥离剩余的第二光刻胶层。
优选地，所述第二光刻胶去除区为除所述第二光刻胶保留区之外的其他区域。
优选地，所述形成第一金属层的图形和第一绝缘层的图形的步骤包括：
提供一衬底基板；
在所述衬底基板上形成栅金属层的图形；
形成栅绝缘层；
形成有源层的图形；
形成源漏金属层的图形；
形成第一绝缘层的图形，所述第一绝缘层的图形包括位于所述外围区域的转接过孔的图形以及位于所述有效显示区域的对应于所述漏极的连接过孔的图形，所述第一金属层包括栅金属层和/或源漏金属层。
本发明还提供一种全反射阵列基板，采用上述方法制作而成，包括：
第一金属层的图形和第一绝缘层的图形，所述第一绝缘层的图形包括位于外围区域的转接过孔的图形，所述第一金属层的图形包括位于所述转接过孔底部的金属图形；
透明金属氧化物导电层的图形和第二绝缘层的图形，所述透明金属氧化物导电层的图形包括位于所述转接过孔所在区域的透明转接走线图形；
第二金属层的图形，所述第二金属层的图形包括位于有效显示区域的金属反射图形。
优选地，所述第一金属层的图形还包括位于所述阵列基板的扇出走线区域的金属走线图形，所述第二金属层的图形还包括位于所述扇出走线区域的金属保护图形。
优选地，所述第一金属层包括栅金属层和源漏金属层，所述全反射阵列基板包括：
衬底基板；
栅金属层的图形，所述栅金属层的图形包括位于有效显示区域的栅极和栅线，位于所述阵列基板的外围区域的栅金属走线的图形，以及位于扇出走线区域的栅金属走线的图形；
栅绝缘层；
有源层的图形；
源漏金属层的图形，所述源漏金属层的图形包括位于有效显示区域的源极、漏极和数据线，位于所述外围区域的源漏金属走线的图形，以及位于扇出走线区域的源漏金属走线的图形；
第一绝缘层的图形，所述第一绝缘层的图形包括位于所述外围区域的转接过孔的图形以及位于所述有效显示区域的连接过孔的图形；
透明金属氧化物导电层的图形，所述透明金属氧化物导电层的图形包括位于所述转接过孔所在区域的透明转接走线图形，所述透明转接走线图形通过所述转接过孔与所述外围区域的栅金属走线和源漏金属走线连接；
第二金属层的图形，所述第二金属层的图形包括位于有效显示区域的金属反射图形，位于所述连接过孔所在区域的金属连接图形，以及位于所述扇出走线区域的金属保护图形，所述金属连接图形通过所述连接过孔将所述漏极和所述金属反射图形连接起来。
本发明还提供一种显示装置，包括上述全反射阵列基板。
本发明的上述技术方案的有益效果如下：
在制作金属反射层之前，在外围区域的转接过孔区域制作了绝缘保护层，在对金属反射层进行湿刻时，由于外围区域的转接过孔所在区域存在绝缘保护层，因而，湿刻使用的刻蚀液不会从绝缘保护层渗透入转接过孔内，从而解决了刻蚀液容易对转接过孔底部的金属图形造成腐蚀的问题，提高了全反射阵列基板的生产良率。
附图说明
图1-图15为本发明一具体实施例的全反射阵列基板的制作方法流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
本发明实施例提供一种全反射阵列基板的制作方法，包括：
步骤11：形成第一金属层的图形和第一绝缘层的图形，所述第一绝缘层的图形包括位于外围区域的转接过孔的图形，所述第一金属层的图形包括位于所述转接过孔底部的金属图形；
步骤12：形成透明金属氧化物导电层的图形和第二绝缘层的图形，所述透明金属氧化物导电层的图形包括位于所述转接过孔所在区域的透明转接走线图形，所述第二绝缘层的图形包括位于所述透明转接走线图形上方的绝缘保护图形；
透明金属氧化物可以是ITO，也可以是IZO等其他透明金属氧化物。该种类型的材料致密性不够，金属层使用的刻蚀液容易渗透。
步骤13：形成第二金属层的图形，所述第二金属层的图形包括位于有效显示区域(AA区)的金属反射图形，在形成所述第二金属层的图形时包括对所述转接过孔所在区域的第二金属层进行湿刻的步骤，所述转接过孔所在区域的绝缘保护图形对位于所述过孔底部的金属图形具有保护作用，避免对所述第二金属层湿刻时采用的刻蚀液对所述金属图形造成腐蚀。
本发明实施例中，在制作金属反射层(即第二金属层)之前，在外围区域的转接过孔区域制作了绝缘保护层，在对金属反射层进行湿刻时，由于外围区域的转接过孔所在区域存在绝缘保护层，因而，湿刻使用的刻蚀液不会从绝缘保护层渗透入转接过孔内，从而解决了刻蚀液容易对转接过孔底部的金属图形造成腐蚀的问题，提高了全反射阵列基板的生产良率。
本发明的一实施例中，可以采用下述方法形成第二金属层的图形：
步骤131：形成金属薄膜；
步骤132：在所述金属薄膜上涂覆第一光刻胶层；
步骤133：对所述第一光刻胶层进行曝光和显影，形成第一光刻胶保留区和第一光刻胶去除区，所述第一光刻胶保留区包括所述金属反射图形所在区域，所述第一光刻胶去除区包括所述转接过孔所在区域；
步骤134：对所述第一光刻胶去除区域的金属薄膜进行湿刻，形成第二金属层的图形，所述第二金属层的图形包括：位于有效显示区域的金属反射图形；
步骤135：对所述第一光刻胶去除区域的第二绝缘层进行干刻，露出所述转接过孔所在区域的透明转接走线图形；
步骤136：剥离剩余的第一光刻胶层。
上述实施例的步骤11中，形成的所述第一金属层的图形还可以包括位于所述阵列基板的扇出走线区域(Fan-out区)的金属走线图形，此时，还可以采用下述方法形成第二金属层的图形：
步骤131’：形成金属薄膜；
步骤132’：在所述金属薄膜上涂覆第一光刻胶层；
步骤133’：对所述第一光刻胶层进行曝光和显影，形成第一光刻胶保留区和第一光刻胶去除区，所述第一光刻胶保留区包括所述金属反射图形所在区域和扇出走线区域，所述第一光刻胶去除区包括所述转接过孔所在区域；
本发明实施例中的外围区域的转接过孔可以包括外围走线区域和IC bonding(集成电路绑定)区域的转接过孔，由于透明金属氧化物材料容易bonding，而金属材料不容易bonding，因此，外围区域的转接过孔内通常采用透明金属氧化物材料制作转接走线。因而，本步骤中，需要去除转接过孔所在区域金属薄膜。
步骤134’：对所述第一光刻胶去除区域的金属薄膜进行湿刻，形成第二金属层的图形，所述第二金属层的图形包括：位于有效显示区域的金属反射图形和位于所述扇出走线区域的金属保护图形；
所述金属保护图形可以是覆盖整个扇出走线区的图形、条状覆盖扇出走线区的图形、网状覆盖扇出走线区的图形、与扇出走线区域的金属走线图形完全相同的图形，或者其它用以防止扇出走线区域的金属走线图形划伤或者腐蚀的任何图形。
步骤135’：对所述第一光刻胶去除区域的第二绝缘层进行干刻，露出所述转接过孔所在区域的透明转接走线图形；
步骤136’：剥离剩余的第一光刻胶层。
本发明实施例中，在有效显示区域形成金属反射图形的同时，还在扇出走线区域同时形成金属保护图形，金属保护图形可以对扇出走线区域的金属走线图形进行保护，防止扇出走线区域的金属图形被划伤。尤其是本发明的全反射阵列基板应用于车载产品时，车载产品的Fan-out区走线非常容易划伤，在Fan-out区上方设置金属保护图形，可有效解决该问题，同时，金属保护图形与金属反射图形通过一次构图工艺形成，从而减少了制作成本。
本发明的一实施例中，可以采用下述方法形成透明金属氧化物导电层的图形和第二绝缘层的图形：
步骤121：形成透明金属氧化物导电薄膜；
步骤122：形成第二绝缘层；
步骤123：在所述第二绝缘层上涂覆第二光刻胶层；
步骤124：对所述第二光刻胶层进行曝光和显影，形成第二光刻胶保留区和第二光刻胶去除区，所述第二光刻胶保留区包括所述转接过孔所在区域，所述第二光刻胶去除区为除所述第二光刻胶保留区之外的其他区域；
步骤125：对所述第二光刻胶去除区的第二绝缘层和透明金属氧化物导电薄膜进行刻蚀，形成透明金属氧化物导电层的图形和第二绝缘层的图形；
步骤126：剥离剩余的第二光刻胶层。
本发明实施例中，通过一次构图工艺形成透明金属氧化物导电层的图形和第二绝缘层的图形，从而可以降低制作成本。
当然，在本发明的其他一些实施例中，也不排除采用两次构图工艺形成透明金属氧化物导电层的图形和第二绝缘层的图形。
本发明实施例中，将转接过孔所在区域之外的其他区域的透明金属氧化物导电层全部去除，例如，有效显示区域的透明金属氧化物，从而可以使得有效显示区域的膜层更为平整。当然，在本发明的其他一些实施例中，也可以不去除有效显示区域的透明金属氧化物导电层。
在本发明的一具体实施例中，形成第一金属层的图形和第一绝缘层的图形的步骤包括：
步骤111：提供一衬底基板；
该衬底基板可以为玻璃基板或石英基板等。
步骤112：在所述衬底基板上形成栅金属层的图形；
步骤113：形成栅绝缘层；
步骤114：形成有源层的图形；
步骤115：形成源漏金属层的图形；
步骤116：形成第一绝缘层的图形，所述第一绝缘层的图形包括位于所述外围区域的转接过孔的图形以及位于所述有效显示区域的对应于所述漏极的连接过孔的图形，所述第一金属层包括栅金属层和/或源漏金属层。
也就是说，本发明实施例中的第一金属层可以包括栅金属层，即位于外围区域的转接过孔底部的金属图形可以包括栅金属图形，所述第一金属层也可以包括源漏金属层，即位于外围区域的转接过孔底部的金属图形可以包括源漏金属图形，或者，所述第一金属层也可以同时包括栅金属层和源漏金属层，即位于外围区域的某些转接过孔底部的金属图形为栅金属图形，某些转接过孔底部的金属图形为源漏金属图形。
请参考图1-图15，图1-图15为本发明一具体实施例的全反射阵列基板的制作方法示意图，该制作方法包括：
步骤21：请参考图1，提供一衬底基板101，并在所述衬底基板101上形成栅金属层的图形；栅金属层的图形包括位于AA区的栅金属层图形1021(包括栅电极和栅线)，位于外围区域的栅金属层图形1022，位于Fan-out区的栅金属走线图形1023；
步骤22：请参考图2，形成栅绝缘层103和有源层的图形(图未示出)；
所述有源层可以采用非晶硅、多晶硅或透明金属氧化物等多种材料制成。
步骤23：请参考图3，形成源漏金属层的图形；源漏金属层的图形包括位于AA区的源漏金属层图形1041(包括源电极、漏电极和数据线)，位于外围区域的源漏金属层图形1042，位于Fan-out区的源漏金属走线图形1043；
步骤24：请参考图4，形成第一绝缘层的图形，所述第一绝缘层的图形包括位于所述外围区域的转接过孔的图形1051以及位于所述有效显示区域的对应于所述漏极的连接过孔的图形1052。
第一绝缘层可以为PVX(钝化)层。
步骤26：请参考图5，形成透明金属氧化物导电薄膜106和第二绝缘层107；
具体的，可以采用溅射的方式形成透明金属氧化物导电薄膜106，可以通过沉积的方式形成第二绝缘层107；
步骤28：请参考图6，在所述第二绝缘层107上涂覆第二光刻胶层108；
步骤29：请参考图7，对所述第二光刻胶层108进行曝光和显影，形成第二光刻胶保留区和第二光刻胶去除区，所述第二光刻胶保留区包括所述转接过孔1051所在区域，所述第二光刻胶去除区为除所述第二光刻胶保留区之外的其他区域，所述其他区域包括有效显示区域的金属反射图形所在区域和所述连接过孔1052所在区域，以及扇出走线区域；
步骤30：请参考图8，对所述第二光刻胶去除区的第二绝缘层107和透明金属氧化物导电薄膜106进行刻蚀，形成透明金属氧化物导电层的图形和第二绝缘层的图形；所述透明金属氧化物导电层的图形包括位于所述外围区域的透明转接走线图形1061；
具体的，采用干刻工艺，刻蚀掉所述第二光刻胶去除区的第二绝缘层107，采用湿刻工艺，刻蚀掉所述第二光刻胶去除区的透明金属氧化物导电薄膜106；
步骤31：请参考图9，通过剥离(Strip)工艺剥离剩余的第二光刻胶层108，即将外围区域的转接过孔1051所在区域的第二光刻胶层108剥离；
步骤32：请参考图10，形成金属薄膜109；
具体的，可采用溅射工艺形成金属薄膜109；
步骤33：请参考图11，在所述金属薄膜109上涂覆第一光刻胶层110；
步骤34：请参考图12，对所述第一光刻胶层110进行曝光和显影，形成第一光刻胶保留区和第一光刻胶去除区，所述第一光刻胶保留区包括所述金属反射图形所在区域、对应于漏极的连接过孔1052所在区域和扇出走线区域，所述第一光刻胶去除区包括所述转接过孔1051所在区域和其他区域；
步骤35：请参考图13，对所述第一光刻胶去除区域的金属薄膜109进行湿刻，形成第二金属层的图形，所述第二金属层的图形包括：位于有效显示区域的金属反射图形1091和位于所述扇出走线区域的金属保护图形1092；
步骤36：请参考图14，对所述第一光刻胶去除区域的第二绝缘层107进行干刻，露出所述转接过孔1052所在区域的透明转接走线图形；
步骤37：请参考图15，剥离剩余的第一光刻胶层110。
本发明实施例中的全反射阵列基板为TN型的，当然，其他类型的全反射阵列基板也适用于本发明实施例的方法。
对应于上述制作方法，本发明实施例还提供一种全反射阵列基板，采用上述任一实施例所述的方法制作而成，包括：
第一金属层的图形和第一绝缘层的图形，所述第一绝缘层的图形包括位于外围区域的转接过孔的图形，所述第一金属层的图形包括位于所述转接过孔底部的金属图形；
透明金属氧化物导电层的图形和第二绝缘层的图形，所述透明金属氧化物导电层的图形包括位于所述转接过孔所在区域的透明转接走线图形；
第二金属层的图形，所述第二金属层的图形包括位于有效显示区域的金属反射图形。
在本发明的一实施例中，所述第一金属层的图形还包括位于所述阵列基板的扇出走线区域的金属走线图形，所述第二金属层的图形还包括位于所述扇出走线区域的金属保护图形。
在本发明的一实施例中，所述第一金属层包括栅金属层和源漏金属层，所述全反射阵列基板包括：
衬底基板；
栅金属层的图形，所述栅金属层的图形包括位于有效显示区域的栅极和栅线，位于所述阵列基板的外围区域的栅金属走线的图形，以及位于扇出走线区域的栅金属走线的图形；
栅绝缘层；
有源层的图形；
源漏金属层的图形，所述源漏金属层的图形包括位于有效显示区域的源极、漏极和数据线，位于所述外围区域的源漏金属走线的图形，以及位于扇出走线区域的源漏金属走线的图形；
第一绝缘层的图形，所述第一绝缘层的图形包括位于所述外围区域的转接过孔的图形以及位于所述有效显示区域的连接过孔的图形；
透明金属氧化物导电层的图形，所述透明金属氧化物导电层的图形包括位于所述转接过孔所在区域的透明转接走线图形，所述透明转接走线图形通过所述转接过孔与所述外围区域的栅金属走线和源漏金属走线连接；
第二金属层的图形，所述第二金属层的图形包括位于有效显示区域的金属反射图形，位于所述连接过孔所在区域的金属连接图形，以及位于所述扇出走线区域的金属保护图形，所述金属连接图形通过所述连接过孔将所述漏极和所述金属反射图形连接起来。
本发明还提供一种显示装置，包括上述任一实施例中的全反射阵列基板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种全反射阵列基板的制作方法，其特征在于，包括：
形成第一金属层的图形和第一绝缘层的图形，所述第一绝缘层的图形包括位于外围区域的转接过孔的图形，所述第一金属层的图形包括位于所述转接过孔底部的金属图形；
形成透明金属氧化物导电层的图形和第二绝缘层的图形，所述透明金属氧化物导电层的图形包括位于所述转接过孔所在区域的透明转接走线图形，所述第二绝缘层的图形包括位于所述透明转接走线图形上方的绝缘保护图形；
形成第二金属层的图形，所述第二金属层的图形包括位于有效显示区域的金属反射图形。
2.根据权利要求1所述的全反射阵列基板的制作方法，其特征在于，所述形成第二金属层的图形的步骤包括：
形成金属薄膜；
在所述金属薄膜上涂覆第一光刻胶层；
对所述第一光刻胶层进行曝光和显影，形成第一光刻胶保留区和第一光刻胶去除区，所述第一光刻胶保留区包括所述金属反射图形所在区域，所述第一光刻胶去除区包括所述转接过孔所在区域；
对所述第一光刻胶去除区域的金属薄膜进行湿刻，形成第二金属层的图形；
对所述第一光刻胶去除区域的第二绝缘层进行干刻，露出所述转接过孔所在区域的透明转接走线图形；
剥离剩余的第一光刻胶层。
3.根据权利要求2所述的全反射阵列基板的制作方法，其特征在于，所述第一金属层的图形还包括位于所述阵列基板的扇出走线区域的金属走线图形，所述第一光刻胶保留区还包括所述扇出走线区域，所述第二金属层的图形还包括位于所述扇出走线区域的金属保护图形。
4.根据权利要求1所述的全反射阵列基板的制作方法，其特征在于，所述形成透明金属氧化物导电层的图形和第二绝缘层的图形的步骤包括：
形成透明金属氧化物导电薄膜；
形成第二绝缘层；
在所述第二绝缘层上涂覆第二光刻胶层；
对所述第二光刻胶层进行曝光和显影，形成第二光刻胶保留区和第二光刻胶去除区，所述第二光刻胶保留区包括所述转接过孔所在区域；
对所述第二光刻胶去除区的第二绝缘层和透明金属氧化物导电薄膜进行刻蚀，形成透明金属氧化物导电层的图形和第二绝缘层的图形；
剥离剩余的第二光刻胶层。
5.根据权利要求4所述的全反射阵列基板的制作方法，其特征在于，所述第二光刻胶去除区为除所述第二光刻胶保留区之外的其他区域。
6.根据权利要求1所述的全反射阵列基板的制作方法，其特征在于，所述形成第一金属层的图形和第一绝缘层的图形的步骤包括：
提供一衬底基板；
在所述衬底基板上形成栅金属层的图形；
形成栅绝缘层；
形成有源层的图形；
形成源漏金属层的图形；
形成第一绝缘层的图形，所述第一绝缘层的图形包括位于所述外围区域的转接过孔的图形以及位于所述有效显示区域的对应于漏极的连接过孔的图形，所述第一金属层包括栅金属层和/或源漏金属层。
7.一种全反射阵列基板，其特征在于，采用如权利要求1-6任一项所述的方法制作而成，包括：
第一金属层的图形和第一绝缘层的图形，所述第一绝缘层的图形包括位于外围区域的转接过孔的图形，所述第一金属层的图形包括位于所述转接过孔底部的金属图形；
透明金属氧化物导电层的图形和第二绝缘层的图形，所述透明金属氧化物导电层的图形包括位于所述转接过孔所在区域的透明转接走线图形；
第二金属层的图形，所述第二金属层的图形包括位于有效显示区域的金属反射图形。
8.根据权利要求7所述的全反射阵列基板，其特征在于，所述第一金属层的图形还包括位于所述阵列基板的扇出走线区域的金属走线图形，所述第二金属层的图形还包括位于所述扇出走线区域的金属保护图形。
9.根据权利要求7所述的全反射阵列基板，其特征在于，所述第一金属层包括栅金属层和源漏金属层，所述全反射阵列基板包括：
衬底基板；
栅金属层的图形，所述栅金属层的图形包括位于有效显示区域的栅极和栅线，位于所述阵列基板的外围区域的栅金属走线的图形，以及位于扇出走线区域的栅金属走线的图形；
栅绝缘层；
有源层的图形；
源漏金属层的图形，所述源漏金属层的图形包括位于有效显示区域的源极、漏极和数据线，位于所述外围区域的源漏金属走线的图形，以及位于扇出走线区域的源漏金属走线的图形；
第一绝缘层的图形，所述第一绝缘层的图形包括位于所述外围区域的转接过孔的图形以及位于所述有效显示区域的连接过孔的图形；
透明金属氧化物导电层的图形，所述透明金属氧化物导电层的图形包括位于所述转接过孔所在区域的透明转接走线图形，所述透明转接走线图形通过所述转接过孔与所述外围区域的栅金属走线和源漏金属走线连接；
第二金属层的图形，所述第二金属层的图形包括位于有效显示区域的金属反射图形，位于所述连接过孔所在区域的金属连接图形，以及位于所述扇出走线区域的金属保护图形，所述金属连接图形通过所述连接过孔将所述漏极和所述金属反射图形连接起来。
10.一种显示装置，其特征在于，包括如权利要求7-9任一项所述的全反射阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610806423.1A CN106298806B (zh) | 2016-09-06 | 2016-09-06 | 一种全反射阵列基板及其制作方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610806423.1A CN106298806B (zh) | 2016-09-06 | 2016-09-06 | 一种全反射阵列基板及其制作方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298806A true CN106298806A (zh) | 2017-01-04 |
| CN106298806B CN106298806B (zh) | 2019-11-05 |
Family
ID=57710478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610806423.1A Expired - Fee Related CN106298806B (zh) | 2016-09-06 | 2016-09-06 | 一种全反射阵列基板及其制作方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298806B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579040A (zh) * | 2017-09-07 | 2018-01-12 | 京东方科技集团股份有限公司 | 一种掩膜版、阵列基板及其制作方法 |
| CN108878454A (zh) * | 2018-07-03 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示面板、其制作方法及显示装置 |
| CN109979907A (zh) * | 2017-12-28 | 2019-07-05 | 瀚宇彩晶股份有限公司 | 电子产品 |
| CN112542086A (zh) * | 2019-09-23 | 2021-03-23 | 上海和辉光电有限公司 | 显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203179887U (zh) * | 2013-04-22 | 2013-09-04 | 北京京东方光电科技有限公司 | 一种阵列基板及显示装置 |
| US20140361290A1 (en) * | 2013-06-05 | 2014-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN105589249A (zh) * | 2014-11-10 | 2016-05-18 | 株式会社日本显示器 | 反射型显示装置 |
| CN105789121A (zh) * | 2016-05-27 | 2016-07-20 | 京东方科技集团股份有限公司 | 全反射阵列基板及其制备方法、显示器件 |
-
2016
- 2016-09-06 CN CN201610806423.1A patent/CN106298806B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203179887U (zh) * | 2013-04-22 | 2013-09-04 | 北京京东方光电科技有限公司 | 一种阵列基板及显示装置 |
| US20140361290A1 (en) * | 2013-06-05 | 2014-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN105589249A (zh) * | 2014-11-10 | 2016-05-18 | 株式会社日本显示器 | 反射型显示装置 |
| CN105789121A (zh) * | 2016-05-27 | 2016-07-20 | 京东方科技集团股份有限公司 | 全反射阵列基板及其制备方法、显示器件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579040A (zh) * | 2017-09-07 | 2018-01-12 | 京东方科技集团股份有限公司 | 一种掩膜版、阵列基板及其制作方法 |
| CN109979907A (zh) * | 2017-12-28 | 2019-07-05 | 瀚宇彩晶股份有限公司 | 电子产品 |
| CN109979907B (zh) * | 2017-12-28 | 2021-01-08 | 瀚宇彩晶股份有限公司 | 电子产品 |
| CN108878454A (zh) * | 2018-07-03 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示面板、其制作方法及显示装置 |
| CN112542086A (zh) * | 2019-09-23 | 2021-03-23 | 上海和辉光电有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298806B (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298806A (zh) | 一种全反射阵列基板及其制作方法和显示装置 | |
| CN108447872A (zh) | 阵列基板及其制作方法和显示装置 | |
| JP5777153B2 (ja) | アレイ基板のマザーボードの製造方法 | |
| CN106783876B (zh) | Coa基板的制作方法及coa基板 | |
| CN104157613B (zh) | 一种阵列基板的制备方法 | |
| CN103236419B (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
| CN105097839B (zh) | 一种绝缘层、阵列基板及其制作方法、显示装置 | |
| CN106711158A (zh) | 显示基板及其制备方法、显示面板 | |
| CN106293200A (zh) | 一种盖板及其制备方法、显示装置 | |
| CN106019751A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN100552963C (zh) | 集成电路封装体及其制作方法 | |
| CN107731882A (zh) | 一种有机薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN110491929A (zh) | 显示基板、制备方法及显示装置 | |
| CN110459505A (zh) | 过孔连接结构及阵列基板的制造方法、阵列基板 | |
| CN101556935B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN107579040A (zh) | 一种掩膜版、阵列基板及其制作方法 | |
| CN105529274B (zh) | 薄膜晶体管的制作方法、阵列基板和显示装置 | |
| CN109037233A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN101478032A (zh) | 用于制造透明电极图案的方法和用于制造具有所述透明电极图案的电光装置的方法 | |
| CN107359138A (zh) | 一种金属线、阵列基板的制作方法及阵列基板 | |
| CN103489874B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106783889A (zh) | 显示基板及其制备方法、显示装置 | |
| CN106847757A (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN104538356B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102983103B (zh) | 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191105 Termination date: 20200906 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |