CN106298746B - 用于集成电子模块的垂直磁性屏障 - Google Patents

用于集成电子模块的垂直磁性屏障 Download PDF

Info

Publication number
CN106298746B
CN106298746B CN201610495911.5A CN201610495911A CN106298746B CN 106298746 B CN106298746 B CN 106298746B CN 201610495911 A CN201610495911 A CN 201610495911A CN 106298746 B CN106298746 B CN 106298746B
Authority
CN
China
Prior art keywords
barrier
integrated electronic
conductive
inductor
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610495911.5A
Other languages
English (en)
Other versions
CN106298746A (zh
Inventor
A·S·里姆杰科
M·丘萨克
D·G·奥沙利文
P·J·米汉
T·康韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Technology
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN106298746A publication Critical patent/CN106298746A/zh
Application granted granted Critical
Publication of CN106298746B publication Critical patent/CN106298746B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本公开涉及用于集成电子模块的垂直磁性屏障。一种集成电子组件配件，可以包括导电结构，所述导电结构包括：在所述集成电子组件配件的外部上能够接近的两个或多个导电末端；在所述集成电子组件配件内用于第一组件的第一组件附接区域；和在所述集成电子组件配件内用于第二组件的第二组件附接区域。所述集成电子组件配件可以包括耦合所述导电结构或由所述导电结构限定的导电可磁性渗透的屏障，所述导电可磁性渗透的屏障位于所述第一和第二组件附接区域之间，包括沿着由所述第一和第二组件附接区域限定的平面外面方向延伸的部分，从而抑制所述第一和第二组件之间的磁性耦合。

Description

用于集成电子模块的垂直磁性屏障
背景技术
集成电子模块可用于执行各种功能。例如，这样的模块可以包括一个或多个无源组件和互连部分，例如提供能够放置在一个印刷电路板组件的单个单元化模块组件。这样的模块可以包括用于执行各种功能的，例如提供一个无源滤波器电路，例如，或用于提供更复杂的功能，例如，包括一个或多个单片集成电路s或有源器件。一种单片集成电路可以包括一个或多个有源器件例如晶体管，或无源器件例如电阻器，电感器，或电容，和互连部分第这样的单片集成电路可根据被制造或包括一个半导体衬底。限制可以相对于存在于无源组件的值的大小，可以使用单片集成电路来实现。因此，在某些应用中，单片集成电路可耦合到“芯片外”，位于一个或多个组件，但这些组件可能仍然被包括内集成的电子模块包。
在一个说明性的应用中，一个单片集成电路可以包括一个电源控制器电路例如包括一个或多个模拟或数字的电路系统形成一个稳压电源的一部分。在集成电路和其他片组件的组合可以提供稳压电源电路。部件从分离集成电路可以包括能量存储元件(例如一个电感器)，与其他电路系统例如一或多个大旁路电容器或电力开关设备(例如功率晶体管)。旁路电容器的使用仍可能导致在各种负载条件下的输出纹波(例如输出电压的变化或噪声从标称稳压输出电压偏离)的不希望的水平。因此，不同的技术可用于提供过滤或脉动的抑制。在一种方法中，一个调谐滤波器电路可以用来衰减波纹，例如具有对应于脉动信号的基本频率的阻带。
发明内容
在一个例子中，一个或多个部件可以位于一个共同共享电子组件模块包组件可以包括一个或多个无源组件例如一或多个感应设备(例如包括电感器或变压器)，一个或多个电容器内，或一个或多个电阻器。代替或另外，这些组件可以包括一个或多个单片集成电路芯片。的间隔和内单独组分的取向的集成电子组件模块包可能导致部件之间的不期望的电耦合，即使这些组件之间不存在导电耦合路径。
例如，如果组件包括电感器，不需要的相互磁性耦合可以这样电感器之间发生。不希望的相互磁性耦合可不利地影响电路的功能，例如移动的工作频率或改变的调谐电路的品质因数，或引起不期望的灵敏度来处理或其他变化，例如元件值的变化，或敏感性在负载和温度变化的工作条件下。不希望的耦合例如电容性或静电耦合的其他形式可发生，这也可能影响电路的功能。
其中，本发明人已经认识到，组件例如电感器都位于人口稠密的集成电子模块包具有紧凑包几何并拢时，这种不期望的电耦合可以加剧。这种紧凑的几何形状可以包括，但不限于，芯片级封装(CSP)或邻近的CSP 的外形。在一个说明性示例中，一个CSP或接近的CSP模块可以包括一个单片集成电路含有至少一个直流对直流(DC-DC)的一部分切换方式调节器，以及离散的组件(例如1或多个电阻器，电容器或电感器)，例如，以提供一个高-集成模块。这样的模块可以由最终用户在应用电路更小的体积或更简单的实现相比，一个电源电路，其包括一个单一的包单片集成电路耦合到外部组件上的印刷电路板组件。在另一例子中，集成电子组件模块可以包括两个或多个无源组件，例如，以提供一个单一的部件模块执行过滤器或其他信号调节电路，例如，以提供可被定位在集成无源滤波器模块和放置在印刷电路板组件作为一个单一的单元化模块组件。其中，本发明人已经认识到，导电可磁性渗透的屏障可以包括在一个集成电子组件模块，例如，以阻抑或抑制相互磁性耦合的某些之间组件。这种导电可磁性渗透的屏障可导电和可磁性渗透的。这样的屏障也可以提供静电屏障，例如以减少组件之间的电容耦合。
在一个例子中，集成电子组件配件可以包括导电结构，所述导电结构包括：在所述集成电子组件配件的外部上能够接近的两个或多个导电末端；在所述集成电子组件配件内用于第一组件的第一组件附接区域；和在所述集成电子组件配件内用于第二组件的第二组件附接区域。所述集成电子组件配件可以包括耦合所述导电结构或由所述导电结构限定的导电可磁性渗透的屏障，所述导电可磁性渗透的屏障位于所述第一和第二组件附接区域之间，包括沿着由所述第一和第二组件附接区域限定的平面外面方向延伸的部分，从而抑制所述第一和第二组件之间的磁性耦合。
此概述意欲提供对本专利申请的主题的概述。它并不旨在提供本发明的排他性或穷尽的说明。被包括的详细描述，以提供关于本专利申请的进一步的信息。
附图说明
图1A通常至少部分描述一部分集成电子模块，包括导电结构，例如包括引线框架。
图1B通常至少部分描述一部分集成电子模块，包括介电基材和导电结构，例如包括耦合介电基材的金属化层。
图1C通常至少部分描述一部分集成电子模块，包括介电基材和导电结构，例如包括耦合介电基材的金属化层。
图1D通常至少部分描述一部分集成电子模块，例如具有由电镀区域和介电填料限定的导电“扇出”结构。
图2A通常部分描述一部分集成电子模块，例如包括导电结构和导电可磁性渗透的屏障，电气和机械性地耦合导电结构。
图2B通常部分描述一部分集成电子模块，例如包括导电结构，包括限定导电可磁性渗透的屏障的部分。
图3通常描述代表集成电子模块，例如可以包括各种组件的电路图的示意性例子。
图4通常描述至少一部分集成电子模块，例如可以包括限定各种组件附接区域的导电结构的示意性例子，内连图3的电路图的示意性例子。
图5通常示出了示出用于在共振频率变化的模拟的一个示例性例子的谐振陷波滤波器电路时一个电感器包括作为一部分的谐振陷波滤波器电路感应耦合到另一电感器根据各种偶系数。
图6一般地示出用于测试电路包括各种屏障构造测量脉动衰减的说明性示例。
图7通常示出技术，例如可以包括形成集成电子模块的方法，包括导电末端、组件附接区域和导电可磁性渗透的屏障。
在附图中，附图不一定按比例绘制，相同的标号可在不同的视图描述相似组件。具有不同字母后缀可以表示类似组件。附图的不同实例标号一般说明，以举例的方式，而不是通过限制的方式，各种实施例在本文档中讨论。
具体实施方式
图1A通常至少部分描述一部分的集成电子模块，包括一个导电结构 180例如包括一个集成模块包一个引线框架。导电结构180可以包括或定义两个或多个导电末端，例如末端到的外部访问一个集成电子模块组件，例如上或超出的密封剂150。导电结构180的表面可访问可以定义或以其它方式包括一个或多个组件附接区域，例如一个第一组件附接区域建立提供电气和机械的连接对于第一组件104和第二组件附接区域建立，以提供一个第二组件106电气和机械连接。
第一组件附接区域可以包括一个或多个土地或“垫”包括所述导电结构180，例如导体112和导体132导体112可以电耦合至一个末端，或者可以定义一个末端延伸超出密封剂区域150在图1A中，例如示出说明性。第二组件附接区域还可以包括一个或多个土地或“垫”包括所述导电结构180例如导体114和导体116导体116也可以被电耦合到一个末端或可以定义一个末端延伸超出密封剂区域150，如在图1A中所示示例。如示出和本文别处描述的，本发明人已经认识到，除其他事项外，不希望的电组件之间的耦合，例如在第一和第二组件104和106，可以使用抑制或抑制例如一个导电可磁性渗透之间的屏障108，例如电气和机械性地耦合一屏障区域的导电结构180 118或者，或另外，可磁性渗透的屏障108可以由来定义，或者从导电结构180的一部分而形成，例如在图2B的实例中说明性地示出。如图图1A和在其它实施例在本文别处描述的，导电可磁性渗透的屏障108可以包括在一个方向上出由第一和第二组件附接的导电结构 180的区域限定的平面的延伸的部分，例如打压磁性耦合的第一和第二组件104和106之间。
图1B通常至少部分描述一部分的集成电子模块，包括一个介电基材和导电结构例如包括一个第一金属化层181A联接到介电基材190.介电基材可以包括玻璃纤维环氧树脂或其他叠层，例如机械地连接到所述第一金属化层181A或其他导电结构。第二金属化层181B可耦合到所述第一金属化层181A相对的介电层190，或一个多的表面层堆叠式可以具有三个或更多可用于金属化层。金属化层之前的互连部分可通过通孔结构的一个或多个经由170来提供例如。
如关于图1A的实施例类似地描述的，集成模块通常包括一个导电结构，例如在第一金属化层181A，具有导体112，132，114和116，例如，以提供电气和机械附接区域为第一和第二组件104和106导电可磁性渗透的屏障108可以是电气和机械性地耦合的第一金属化层181A，或者由第一金属化层181A的一部分限定，例如抑制磁性耦合内集成电子组件模块的组件104和106之间。
该第一金属化层181A被填充了组件，例如第一和第二组件104和106，和一个导电可磁性渗透的屏障108形成或在一个屏障区域118填充，可以提供一个密封剂150后封装模块。一个或多个末端可被访问的集成电子模块，例如第一导电带160A的外部，第二导电带160B或第三导电带160℃。这些土地可以形成阵列(例如脊阵列或焊料凸点球阵列)的一部分，例如用于电连接集成组件模块到另一个组件，例如一个印刷电路板组件。
图1C通常至少部分描述一部分的集成电子模块，包括一个介电基材和导电结构例如包括一个第一金属化层181A联接到介电基材190在图1B 中，的例子介电基材190可以包括一个层叠体，例如机械地连接到所述第一金属化层181A或另外导电结构。第二金属化层181B可耦合到相对的第一金属化层181A在介电层190的表面或多层堆叠式可以具有三个或更多可用于金属化层。金属化层之前的互连部分可通过通孔结构的一个或多个经由170来提供例如。
如关于类似地描述于图1A的例子中，集成模块可以包括一个导电结构，例如第一金属化层181A，具有导体112，132，114和116，例如，以提供电气和机械附接区域的第一和第二组件104和106导电可磁性渗透的屏障108可以是电气和机械性地耦合的第一金属化层181A，或者由第一金属化层181A的一部分限定，例如以抑制磁性耦合于所述集成电子组件模块的组件104和106之间。一个或多个末端可被访问的集成电子模块，例如第一导电带160A的外部，第二导电带160B或第三导电带160℃。
在第一金属化层181A被填充了组件，例如第一和第二组件104和106，和一个导电可磁性渗透的屏障108形成或在一个屏障区域118填充，可以提供一盖151。通过用图1B的实施例相反，盖子151可限定腔洞152例如，集成电子组件模块可以在一个通信应用程序或高频应用中使用(例如可以包括电路系统被构造为在微波操作范围的频率或以上)。的腔洞152的电介质渗透性可以是接近统一(例如，包括一个真空，空气或惰性环境中)，例如保持或建立其它情况下可能由使用固体密封而受到影响的一个或多个操作特性剂缺乏腔洞。根据各种实施例，盖151可以包括环氧树脂或其它密封剂，例如形成或模制以限定腔洞152在另一例子中，盖151可以包括盖子，例如包括导电材料，其可被机械地固定在基板上，例如，以在介电层190或的金属化层181A的部分。例如，盖151可以被焊接或焊接到所述金属化层181A。腔洞152可以是气密分离的形式形成围绕集成电子组件模块的环境中的导电环。
图1D通常至少部分的描述一部分的集成电子模块，例如具有导电“扇出”由电镀区域定义结构182，而在其它一个介电填料位于区域192或导电结构182的各部分之间的空隙本文中所描述的例子中，导电结构182可以提供区域为组件的电气和机械连接，例如一个第一组件附接区域通过导体112和132，和一个第二组件附连区域至少部分地限定限定至少部分由导体114和116屏障108可被填充或形成在屏障区域118屏障区域118可以包括在导电结构182的一部分，例如可电内部或外部连接到基准电位(例如连接到公共参考或“接地”节点)。密封剂150可以按照例如其他例子提供。
在图1A，1B图，图1C或图1D的例子中，导电可磁性渗透的屏障 108可以集中磁力线。这样助熔剂的浓度可以一个或多个重定向或“短路” (例如狭)所产生或耦合的组件104和106之间的磁力线，例如抑制或压制组件104和106导电之间的这种磁通联动可磁性渗透的屏障108可以是导电性地耦合的基准节点，例如一个或一个以上的电子模块内内部耦合至另一结构，或导电性地耦合末端，例如由屏障区域118导电提供的参考末端可磁性渗透的屏障108可以垂直的方向延伸出来的第一和第二组件附接的导电结构的区域限定的平面，例如向其它部分的导电结构。
图1A，图1B，图1C和图1D的组件104和106被示出具有横截面为矩形，并包括端值末端，例如焊接或以其它方式电气和机械性地耦合的电导电结构。然而，其他组件的类型或包时，可以用在上述实施例中所示或本文别处描述的屏障108的配置一起使用。例如，第一和第二组件可以包括半导体芯片，例如引线接合到一个或多个导电区域的导电结构的，并且具有位于所述半导体芯片之间的屏障108。这种骰子可以包括一个或多个单片集成电路S或有源装置裸片(例如功率晶体管或其它开关装置)。
图2A通常部分描述一部分的集成电子模块，例如包括导电结构280A 和导电可磁性渗透的屏障208A电气和机械性地耦合的导电结构280A，该模块内。图2B通常部分描述一部分的集成电子模块，例如包括导电结构 280B，其中包括定义一个导电可磁性渗透的屏障208B的部分。
在图2A和图2B，的说明性实例第一和第二组件204和206被示出取向为每个彼此平行的组件204和206的长轴线。其它取向也是可能的，彼此平行或具有组件204和206旋转，使得长轴反平行，例如，以进一步减少或抑制组件之间的耦合，例如具有短轴。如上述和本文别处所提到的，本发明人已经认识到组件例如电感器设在相互靠近位置可表现出不期望的电连接。在一个例子中，为了抑制组件例如第一和第二组件204和206 之间不期望的磁性耦合，导电结构280A或280B可以提供屏障区域，例如导电性地耦合导电可磁性渗透的屏障208A(例如图2A中所示)或限定导电可磁性渗透的屏障208B(例如图2B中所示)。
导电可磁性渗透的屏障208A或208B可称作“垂直”屏障位于横向组件204和206之间(除了或者代替定位屏障材料的上方或下方组件一个模块内)。的一个垂直取向的屏障位于横向组件之间使用可以比的一个屏障别处掺入较不复杂的，例如高于或低于导电结构280A或280B，或高于或低于组件204或206，因为屏障可以制造过程中形成的导电结构本身或封装前居住在符合其他业务例如组件安装，例如。
导电可磁性渗透的屏障208A或208B可以包括类似的材料的电导电结构280A或280B，或导电可磁性渗透的屏障208A或208B可以包括不同材料。例如，具有材料的磁导率的其它部分大于单位大得多一般可以用于提供磁屏障，而这样的材料通常可以称为可磁性渗透的。这样的材料可以包括合金包含铁，镍，钴，硅，铬，钼或它们的组合。例如，亩金属都可以使用(例如具有相对磁导率大于约10,000)。多种材料可具有大于约1000 和小于约1,000,000的导磁率，其中包括硅钢或其他电级钢，或铁使用。
导电可磁性渗透的屏障208A可以机械和导电性地耦合导电结构 280A，或电子模块的其他部分，例如使用焊剂或导电粘合剂(例如导电环氧树脂)。然而，如图2B的例子所示，导电可磁性渗透的屏障208B不必是电子模块内的分离组件。例如，屏障280B可以由导电结构280B的一部分形成，例如通过弯曲或其他方式形成导电结构280B的一部分，以包括沿着垂直方向延伸的一部分。为了兼容现有制造方法和材料，导电可磁性渗透的屏障208A或208B可以钳有或电镀另外材料层282A或282B。例如，如果导电结构280A或280B是非磁性或仅仅弱可磁性渗透的，材料层 282A或282B可用于增强导电可磁性渗透的屏障208A或208B的可磁性渗透。
图3一般示出了代表一个集成电子模块300的电路图的一个说明性的例子，例如可以包括各种组件，包括一个导电可磁性渗透的屏障308。电子模块300可容纳各种电路，例如一个调节的部分或全部电源电路。例如，该模块300可以包括一个集成电路芯片附接区域330中，例如可以包括一个导电垫.conductive垫可以是导电性地耦合使用耦合332与一个或多个基准电子模块300，例如一个外部引脚秒(例如接地引脚GND 326)，或通过电子模块300包，例如热垫的暴露的区域。
集成电路芯片例如切换方式集成电路302包括的一部分的调节器电路可以在模块300内被容纳在一个方法中，分立的组件可以位于外侧的电子模块300。这样的组件可以包括存储元件例如存储电感器，和过滤器组件例如一个电感器包括作为输出滤波器电路的一部分。与此相反，本发明人已经认识到离散的组件可以位于一个densely-集成电子组件模块300中，例如，以一个或多个占用减少印刷电路板(PCB)面积的调节器电路或降低总帐单的-材料(BOM)组件数。有些组件可能仍位于电子模块300 包之外，例如一个大的输出电容(例如COUT)，或反馈元件例如一个反馈电阻网络382的其他组件可以包括中间滤波或耦合电容器C2例如，或C3。但是，将至少一些组件的电子模块300包内，除一个单片集成电路例如在切换方式集成电路302，还可以导致区域节约和应用电路设计的简化，包括电子模块300。
切换方式集成电路302可以包括模拟和数字电路系统，例如控制或监控电路系统，误差放大器，晶体管驱动器，功率晶体管，电压基准，或其他电路系统。电子模块300可以包括封装或密封设备包有各种导电信号引脚秒(例如末端)。在包括一个切换方式稳压电源电路，所述引脚小号可以包括一个参考引脚一个例子(例如地线或接地326引脚)，一个反馈引脚(例如FB 324)，一个开关电流输出引脚(例如SW 334)例如耦合到一个存储装置，第一电压输出引脚(例如VO1 312)，过滤器输入引脚(例如 VTI 314)，和一个滤波器输出引脚(例如VTO 316)。如上所述，本发明人已经认识除其他事项到一个内部存储电感器(例如LS304)可位于电子模块300内，例如联接到切换方式集成电路302的波纹滤波器的切换输出310 可以在模块内是共集成并可以包括一个调谐陷波滤波器拓扑结构，例如具有一个电容器(例如CT)和一个电感器(例如LT 306)，形成一个“LC”罐网络。
其中，本发明人还已经认识到，相互磁性耦合，例如在存储电感器LS 304和坦克电感器LT 306，可以失谐一陷波的可调的滤波电路310，例如降低的频率纹波抑制之间性能。在电感器之间的耦合系数可以影响或转移的可调的滤波电路310陷波频率“拉”的程度。根据在图5通常示出的仿真，这样的耦合系数的结果-即使在约0.01％或更少-仍然可以创建一个显著频移，例如降低由可调的滤波电路在所提供的衰减因子期望的中心频率，例如的调节器电路的开关频率。
因此，本发明人已经认识上放置和电感器的取向到控制，单独，可能不足以避免不希望的磁性耦合，以及一个导电可磁性渗透的屏障308可以包括，磁通例如浓缩线(如通过示出的椭圆形区域与箭头)。这样助熔剂的浓度可以一个或多个重定向或“短路”(例如狭)由每个电感器，例如产生磁力线，以抑制或抑制电感器304和306导电可磁性渗透之间的这种磁通联动的屏障可以是导电性地耦合的基准节点，例如一个或一个以上的内部的位置处328的电子模块300内耦合到另一“接地”结构，或导电性地耦合引脚，例如另外参照引脚318。
导电可磁性渗透的屏障308可以在一个方向上向外延伸(例如垂直) 的电子模块300例如一个平面，屏障308可被附连到引线框架，一个金属化的基板，或另一种电的层导电结构包括所述电子模块300如其他例子中所示和描述的，屏障308可以从一个引线框架，或屏障可以包括的一个部分形成一个类似的材料作为电子模块300的其它部分，例如可以形成不同的材料，例如具有相对磁导率大于单位大得多的材料。
图4示出了包括一个集成电子模块，例如可以在至少一部分的一般的说明性示例的导电结构480限定各种组件附接区域互连根据图3例如电路图的结构480的示意性示例，导电可以包括电子模块包内的引线框架或金属化层。导电结构480可以限定各种区域，例如垫，其中第一电感器(例如存储电感器LS)和第二电感器(例如可调的滤波电路电感器LT)可以导电和机械性地附接。这种附接可以包括使用焊料或导电胶(例如导电环氧树脂)集成电路芯片，例如切换方式集成电路芯片402可以机械性地附接集成电路芯片附接区域430在一个例子中，集成电路芯片402可以导电性地耦合导电结构480，例如其中附接区域430提供的一个或多个捆的参考导体(例如GND)，其电“的“到的集成电路芯片402，或热垫衬底提供热传导从集成电路芯片402电气互连部分S上的导电结构480的集成电路芯片402和其它部分之间包括使用接合线远436所示说明性相对于开关节点SW在图4.在引线框架例子中，导电结构480的导电部分至少在制造过程中可以延伸超过密封区域450，以提供互连引脚S代表一个模块包括引线框架，组件，和密封剂(例如过氧化物或其他材料)。通常，导电引线框架可以被制造为使用一个或多个的斯塔姆引脚g或蚀刻一个面板或引线框架阵列的一部分，例如。个别引线框架可以从面板或阵列，如之前或与组件，封装，或其它操作填充后进行单片化。引线框架材料可以包括一种或多种金属或合金，例如可以包括铜或铜合金，例如。在一个切换方式电源的说明性示例调节器电路，多个引脚s时，可以导电性地耦合的导电结构480的单个垫或部分，例如输出电压引脚412A，412B，412C，412D 耦合到第一垫的第一电感器附接区域，交换节点耦合到第一电感器附接区域，可调的滤波电路输出引脚小号416A，416B，416C的第二垫引432A 和432B，416D连接到的第一垫一个第二电感器附接区域，以及可调的滤波电路的输入引脚小号414A和414B耦合的第二电感器附接区域一个第二垫。其它垫位于别处可为引线键合电连接的集成电路芯片402的导电结构 480，例如垫438向下触摸位置作为说明性在图1B和图1C所示，导电结构480可以，但不是必须形成多层结构，其包括一个电子模块包的部分。
延伸超过导电结构480的各部分的密封剂区域可以是修整或形成(例如除去导电结构480的外侧部分492在一个引线框架的例子)，例如，以提供电子模块“引脚”一互连部分与其他设备，例如当模块被放置在和焊接到印刷电路板(PCB)组件。封装和一个模块组件的单片化后，将引脚的某些部分可在一个或多个横向边缘的或包封区域450，以允许电子模块300的附着到PCB组件的底面被暴露。暴露的末端引脚可被钝化或与另一种材料(例如电镀或镀锡)处理。在一个说明性实例中，导电结构480可以包括一引线框架作为包(LFCSP)几何的模块具有引线框架的芯片级的部分。
示出图3和图4的例子。本发明人已经认识到这种内部可磁性渗透的屏障可以在其他组件比电感器之间使用，或除高集成切换方式电源调节器电路的其他应用程序。
图5通常示出了在谐振频率为一个模拟表示变化的一个说明性实例的可调的滤波电路时的电感器，其包括一个可调的滤波电路感应耦合到另一电感器别处根据各种耦合系数。在500，这可以通过将所示的耦合系数，“K”设定为零，提供一个基线例子。在502，耦合系数被设定为K＝0.00001 (例如0.001％)，在504，K＝0.00005(例如0.005％)，并在506，K＝0.0001 (例如0.01％)。本发明人已经认识到，除其他事项外，一个0.01％的耦合系数可以创建一个调谐陷波滤波器电路中相对于基线约20％的范围内，例如放置停止的共振频率的频移在506的例子中的陷波滤波器的频带从在基准实例中所示的所需的中心频率以及远在图5中所示的曲线图的 500.units是分贝(dB)参考1伏(v)，提供了DBV单位，作图在兆赫(MHz) 的频率。
和图5的例子相反，图6通常示出说明测量纹波衰减为测试电路包括各种磁性屏障构造的例子。的印刷电路板装有具有开关调节器一个存储电感器和一个调谐陷波滤波器电感器彼此靠近被用来测量各种磁屏障构造。印刷电路板的布局包括约电感器之间的距离2.8至2.9毫米(mm)，与电感器取向为宽侧耦合与导电可磁性渗透的屏障竖直定向和电感器之间的中心(例如在图2A中所示示例和图2B)。槽电路波纹滤波器的目标共振频率600在1.4兆赫成立，如图图6。在开关频率的纹波的功率电平进行测定，并在图6中的单位dBm的(参考1毫瓦(毫瓦)的50欧姆的基准阻抗端接分贝(dB))作图，开关频率被跨越扫范围从1MHz至2兆赫的频率。
下面表1概括在共振频率关于各种屏障结构的转变。
表1–图6中示意性示出的结果对应的例子
不受理论的束缚，结果总结于上述表1和图6所示一般说明的导电可磁性渗透的屏障可减少的共振频率的偏移的调谐陷波滤波器电路，例如通过抑制相互磁性耦合一个电感器之间的可调的滤波电路和一个存储电感器，即使当存储电感器和可调的滤波电路电感器位于接近。相应地，电子模块可以包括一个导电可磁性渗透的屏障，以阻抑或抑制这种相互磁性耦合，如图以及在其它实施例本文所描述。
图7一般说明了包括形成集成电子模块包括导电末端，组件附接区域，和一个导电可磁性渗透的屏障的技术，例如一种方法，即可以。在702中，两个或多个导电末端可形成。导电末端可访问上的集成电子组件配件的外部，例如联接到或由导电结构限定包括作为的集成电子组件配件的一部分 (例如作为一个模块包)的一部分。在704中，第一和第二组件附接区域可以形成，例如联接到或由导电结构限定包括作为的集成电子组件配件。第一和第二组件附接区域可以提供位置以焊接的部分或以其他方式电气和机械连接的第一和第二组件的导电结构(例如其中导电结构包括引线框架或金属化层一个模块包的)。
在706中，可以形成导电和可磁性渗透的屏障。屏障可以位于内集成电子组件配件，例如具有至少由导电结构别处屏障可以位于组件之间。限定在方向从平面向外延伸的部分，例如减少或抑制组件之间不必要的电耦合。例如，屏障可以位于间组件例如电感器，以减少或抑制相互磁性耦合的电感器之间。屏障可从导电结构来形成，或机械和电连接到导电结构。密封剂可施加到封装组件和屏障内的集成电子组件配件。在一个例子中，可以提供一个盖限定一腔洞在其中屏障和组件的位置。
各种注释和实施例
实施例1可以包括或使用主题(例如一个装置，一种方法，用于执行动作的装置，或包括，由该装置执行时，可导致装置执行行为的指令的设备可读介质)，例如可以包括或使用集成电子组件配件，包括：导电结构，包括：在所述集成电子组件配件的外部上能够接近的两个或多个导电末端；在所述集成电子组件配件内用于第一组件的第一组件附接区域；和在所述集成电子组件配件内用于第二组件的第二组件附接区域；以及位于所述集成电子组件配件内的导电可磁性渗透的屏障，所述导电可磁性渗透的屏障耦合所述导电结构或由所述导电结构限定，所述导电可磁性渗透的屏障位于所述第一和第二组件附接区域之间，包括沿着由所述第一和第二组件附接区域限定的平面外面方向延伸的部分，从而抑制所述第一和第二组件之间的磁性耦合。
实施例2可以包括或可以任选地联合实施例1的主题，任选地包括导电结构包括一个用于集成电路芯片的集成电路芯片附接区域，那第一和第二组件包括无源组件。
实施例3可以包括或可以任选地联合一个或实例1的任意组合或2到可选的标的物包括第一和第二组件，并且第一和第二组件包括电感器。
实施例4可以包括或可以任选地联合的实施例3的标的物，任选地包括电感器包括第一电感器导电和机械性地耦合垫所限定的导电结构位于第一组件附接区域和第二电感器导电和机械性地耦合垫所限定的导电结构位于第二组件附接区域，并且该导电可磁性渗透的屏障就是被构造为抑制或抑制相互电感耦合之间的第一和第二电感器相比，一个集成电子组件配件缺乏导电可磁性渗透的屏障。
实施例5可以包括或可以任选地联合的主题的实施例4，如果选择物质包括集成电路芯片附接区域，以及集成电路芯片机械性地附接的集成电路芯片附接区域，该集成电路包括电路系统被构造为提供至少的一部分的切换方式调节器电路，所述第一电感器包括一个存储电感器导电性地耦合的集成电路芯片，所述第二电感器包括一个部分的陷波滤波器电路，以及导电可磁性渗透的屏障被构造为一个稳定陷波频率的陷波滤波器电路相比于一个集成电子组件配件缺乏导电可磁性渗透的屏障建立。
实施例6可以包括或可以任选地联合之一的主题或实施例1或5任选地包括导电结构包括一金属化层连接到一个第一介电材料，该第一介电材料的任何组合包括用于集成电子组件配件的基板。
实施例7可以包括或可以任选地联合的实施例6，标的物的选择包括第一和第二组件和密封剂，那第一和第二组件和导电可磁性渗透的屏障被密封封装剂。
实施例8可以包括或可以任选地联合的主题的实施例7物，任选地包括第一和第二组件和导电可磁性渗透的屏障位于密封剂内的腔洞。
实施例9可以包括或可以任选地联合的实施例6，标的物的任选包括外壳，并且第一和第二组件和屏障是由位于部分腔洞至少定义范围内外壳。
实施例10可以包括或可以任选地联合之一的主题或通过5至任选实施例1的任意组合包括在第一和第二组件，所述金属化层包括电镀区域和互连部分S，以及在第一和第二组件嵌入内的介电材料。
实施例11可以包括或可以任选地联合一项的题材或实施例1的任意组合，通过5任选地包括导电结构包括一个导电引线框架。
实施例12可以包括或可以任选地联合的实施例11，任选地包括导电可磁性渗透的屏障就是由所述导电引线框架的一部分限定的主题。
实施例13可以包括或可以任选地联合的实施例12中，任选地包括导电可磁性渗透的屏障是由一电镀部分所限定的导电引线框架，所述电镀部分包括一个可磁性渗透的标的物电镀材料。
实施例14可以包括或使用的标的物(例如一种设备，方法，用于执行动作的装置，或包括指令的设备可读介质，由装置执行时，可导致装置执行行为)，例如可以包括或者使用一个集成电子组件配件，包括导电结构包括两个或多个导电末端上的外部访问的集成电子组件配件，一个用于第一组件的第一组件附接区域内的集成电子组件配件和用于第二组件的第二组件附接区域内的集成电子组件配件，以及一个导电可磁性渗透的屏障位于内集成电子组件配件，在导电可磁性渗透的屏障连接到或定义由导电结构，所述导电可磁性渗透的屏障位于之间的第一和第二组件附接区域，包括在一个方向上出由第一和第二组件附接区域限定的平面的延伸的部分，以抑制磁性耦合的第一和第二组件中，第一和第二组件包括电感器包括第一电感器导电和机械性地耦合垫的结构位于第一组件附接区域导电定义，和一个第二电感器导电和机械性地耦合垫由位于导电结构限定的第二组件附接区域，并且导电可磁性渗透的屏障被构造为抑制或抑制相互电感之间耦合的第一和第二电感器相比，一个集成电子组件配件缺乏导电可磁性渗透的屏障。
实施例15可以包括或可以任选地联合之一的主题或至14实施例1的任意组合，包括，主题(例如一个装置，一种方法，用于执行动作的装置，或包括指令的机器可读介质即，由机器执行时，可以导致机器执行的行为)，例如可以形成集成电子组件配件，包括形成导电结构，其包括两个或多个导电末端上被访问的一个外部的集成电子组件配件，一个用于第一组件的第一组件附接区域中的集成电子组件配件，和一个用于第二组件的第二组件附接区域中的集成电子组件配件，以及形成导电可磁性渗透的屏障位于内集成电子组件配件，所述导电可磁性渗透的屏障连接到或由导电结构，所定义的导电可磁性渗透的屏障位于之间的第一和第二组件附接区域，其中包括在延伸的部分方向从飞机上被定义的第一和第二组件附接区域，打压磁性耦合的第一和第二组件。
实施例16可以包括或可以任选地联合的实施例15的标的物，任选地包括导电结构包括一个用于集成电路芯片的集成电路芯片附接区域，那第一和第二组件包括：无源组件。
实施例17可以包括或可以任选地联合的实施例16，任选地包括第一和第二组件包括电感器的题材和技术，包括传导和机械耦合第一电感器来垫被定义位于第一组件附接区域，并传导和机械耦合第二电感器，以通过垫定义的导电结构位于第二组件附接区域，其中导电可磁性渗透的屏障就是被该导电结构构造为抑制或抑制相互电感耦合的第一和第二电感器相比，一个集成电子组件配件缺乏导电可磁性渗透的屏障之间。
实施例18可以包括或可以任选地联合的实施例16的题材，有选择地包括机械连接的集成电路芯片的集成电路芯片附接区域，该集成电路包括电路系统被构造为提供至少的切换方式调节器电路的第一电感器，包括一个存储电感器导电性地耦合的集成电路芯片，在第二电感器，包括部分的陷波滤波器电路，并且该导电可磁性渗透部分的屏障就是被构造为一个稳定陷波频率的陷波滤波器电路相比于一个集成电子组件配件缺乏导电可磁性渗透的屏障建立。
实施例19可以包括或可以任选地联合之一的主题或实施例15或18 的任意组合，以选择性地包括封装所述第一和第二组件和导电可磁性渗透的使用密封剂屏障。
实施例20可以包括或可以任选地联合的实施例19的标的物，任选地包括第一和第二组件和导电可磁性渗透的屏障位于密封剂内的腔洞。
实施例21可以包括或可以任选地联合之一的主题或实施例15或18 的任何组合有选择地包括形成外壳，并且该第一和第二组件和所述屏障位于一个腔内洞定义至少在由外壳的一部分。
实施例22可以包括或可以任选地联合之一的主题或实施例15或任意组合的18任选地包括金属化层包括电镀区域和互连部分，并且该第一和第二组件是嵌入介电材料中。
实施例23可以包括或可以任选地联合之一的主题或实施例15或18 的任何组合有选择地包括形成该导电结构，包括形成一个导电引线框架。
实施例24可以包括或可以任选地联合实施例23的主题，任选地包括导电可磁性渗透的屏障由所述导电引线框架的一部分限定.
每个这些非限制性-实例可以自立，或者可以以各种排列或组合与一种或多种的其它实施例进行组合。
上面的详细描述包括对附图，其形成详细描述附图的一部分显示，以说明的方式引用，具体的实施方案，其中本发明可以实施。这些实施方案在本文中也称作“实施例”。除了示出或描述的那些这样的例子可以包括元素。然而，本发明人还考虑在其中显示或描述仅提供那些元件的例子。此外，本发明的发明人还考虑使用任何组合或示出或描述(或其一个或多个方面)这些元素的置换实施例中，任一相对于一特定实施例(或其一个或多个方面)，或相对于其它实施例(或其一个或多个方面)中所示或本文所述的。
在本文件和任何文件之间不一致用法的情况下，因此通过引用并入，本文件控件的使用。
在该文件中，术语“一”或“一个”的使用，如在专利文件中常见，包括一个或一个以上的，独立的“至少一个”或“一个或更多个的任何其他实例或用法。“以本文件中，术语”或“用于指非排它或，使得”A或 B“包括”A而非B“，”B但非A“以及”A和B“，除非另有表示。在这个文件中，术语“包括”和“其中”被用作纯英语等同物的各术语“包括”和“其中”。另外，在下面的权利要求，术语“包括”和“包括”是开放式的，也就是说，其包括除了那些列出后权利要求中这样的术语仍然认为落在该权利要求的范围内的元件的系统，设备，物品，组合物，制剂或方法。此外，在下面的权利要求中，术语“第一”，“第二”和“第三”等仅仅是用作标记，并不旨在对它们的对象施加数字要求。
本文中所描述的方法实施例可以实施的计算机至少部分机器或。一些实施例可以包括计算机可读介质或具有可操作以配置电子装置如在上述实施例中所述来执行方法的指令编码的机器可读介质。这样的方法可以包括代码，例如微代码，汇编语言代码，高级语言代码，或类似的实现。用于进行各种方法、模式可形成计算机程序产品的部分，例如代码可以包括计算机可读指令。此外，在一个例子中，代码可以被有形地执行期间或在其它时间存储在一个或多个易失性，非短暂性或非易失性有形计算机可读介质，例如。这些有形计算机可读介质可以包括，例如，但不限于，硬盘，可移动磁盘，可移动光盘(例如致密盘和数字视频盘)，磁带盒，存储卡或棒，随机存取存储器(RAM)，只读存储器(ROM)等。
上面的描述旨在是说明性的，而不是限制性的。例如，上述实施例(或其一个或多个方面)可以组合使用彼此。其他实施方案中，可以使用例如通过在回顾以上中文。本领域的普通技术人员中的一个被提供以符合37 C.F.R.§1.72(b)中，以允许读者快速地确定技术公开的本质。它与它不会被用来解释或限制权利要求的范围或含义的理解提交的。另外，在上述的详细说明中，各种特征可以被分组在一起以精简本公开。这不应该被解释为意图使该一个无人认领的公开特征对任何权利要求的关键。相反，本发明的主题可以在于少于特定公开的实施方案的所有特征。因此，下面的权利要求被结合到详细描述中作为实例或实施例中，每个权利要求独立地作为单独的实施方案，并且可以预期的是这样的实施例可以以各种组合或各种范围。彼此结合本发明应当参考所附的权利要求来确定的等价物的完整范围给这些权利要求有权沿。

Claims (8)

1.一种集成电子组件配件，包括：
导电结构，所述导电结构包括集成电路芯片附接区域和垫，第一电感器和第二电感器机械性和电性地附接到所述垫；
位于所述集成电子组件配件内的导电可磁性渗透的屏障，所述导电可磁性渗透的屏障耦合所述导电结构或由所述导电结构限定，所述导电可磁性渗透的屏障位于所述第一电感器和第二电感器之间，包括沿着由所述垫限定的平面外面方向延伸的部分；和
集成电路芯片，机械性地附接所述集成电路芯片附接区域，所述集成电路包括被构造为提供切换方式调节器电路的至少一部分的电路系统；
其中所述第一电感器包括导电性地耦合到所述集成电路芯片的存储电感器；
其中所述第二电感器包括陷波滤波器电路的一部分；并且
其中所述导电可磁性渗透的屏障被构造为和缺少导电可磁性渗透的屏障的集成电子组件配件相比，稳定由所述陷波滤波器电路建立的陷波频率。
2.如权利要求1所述的集成电子组件配件，其中所述导电结构包括耦合第一介电材料的金属化层，所述第一介电材料包括用于所述集成电子组件配件的基材。
3.如权利要求2所述的集成电子组件配件，包括外壳；
其中所述第一和第二电感器以及所述屏障位于至少部分由所述外壳限定的腔洞内。
4.如权利要求1所述的集成电子组件配件，其中所述导电结构包括导电引线框架。
5.如权利要求4所述的集成电子组件配件，其中所述导电可磁性渗透的屏障由所述导电引线框架的一部分限定。
6.一种形成集成电子组件配件的方法，该方法包括：
形成导电结构，所述导电结构包括集成电路芯片附接区域和垫，第一电感器和第二电感器机械性和电性地附接到所述垫；
形成位于所述集成电子组件配件内的导电可磁性渗透的屏障，所述导电可磁性渗透的屏障耦合所述导电结构或由所述导电结构限定，所述导电可磁性渗透的屏障位于所述第一电感器和第二电感器之间，包括沿着由所述垫限定的平面外面方向延伸的部分；和
将集成电路芯片机械性地附接所述集成电路芯片附接区域，所述集成电路包括被构造为提供切换方式调节器电路的至少一部分的电路系统；
其中所述第一电感器包括导电性地耦合到所述集成电路芯片的存储电感器；
其中所述第二电感器包括陷波滤波器电路的一部分；和
其中所述导电可磁性渗透的屏障被构造为和缺少导电可磁性渗透的屏障的集成电子组件配件相比，稳定由所述陷波滤波器电路建立的陷波频率。
7.如权利要求6所述的方法，其中形成所述导电结构包括形成导电引线框架。
8.如权利要求7所述的方法，其中所述导电可磁性渗透的屏障由所述导电引线框架的一部分限定。
CN201610495911.5A 2015-06-29 2016-06-29 用于集成电子模块的垂直磁性屏障 Expired - Fee Related CN106298746B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/754,241 US9986639B2 (en) 2015-06-29 2015-06-29 Vertical magnetic barrier for integrated electronic module and related methods
US14/754,241 2015-06-29

Publications (2)

Publication Number Publication Date
CN106298746A CN106298746A (zh) 2017-01-04
CN106298746B true CN106298746B (zh) 2019-02-22

Family

ID=57601329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610495911.5A Expired - Fee Related CN106298746B (zh) 2015-06-29 2016-06-29 用于集成电子模块的垂直磁性屏障

Country Status (2)

Country Link
US (1) US9986639B2 (zh)
CN (1) CN106298746B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6544981B2 (ja) * 2015-04-20 2019-07-17 ローム株式会社 プリント配線基板
TWI725991B (zh) * 2016-09-23 2021-05-01 佳能企業股份有限公司 感測裝置、電子系統及感測方法
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US20200051925A1 (en) * 2018-08-13 2020-02-13 Mediatek Inc. Semiconductor device with an em-integrated damper
EP3624186B1 (en) * 2018-08-21 2021-11-03 NXP USA, Inc. Electromagnetically-shielded microelectronic assemblies
US10629518B2 (en) * 2018-08-29 2020-04-21 Nxp Usa, Inc. Internally-shielded microelectronic packages and methods for the fabrication thereof
TWI686924B (zh) * 2018-10-18 2020-03-01 普誠科技股份有限公司 積體電路及其測試方法
US10770415B2 (en) * 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US11258356B2 (en) * 2019-07-31 2022-02-22 Analog Devices International Unlimited Company Magnetic barrier for power module
US11349438B2 (en) 2019-12-30 2022-05-31 Nxp Usa, Inc. Power amplifier packages containing multi-path integrated passive devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642811B2 (en) * 2002-01-30 2003-11-04 International Business Machines Corporation Built-in power supply filter for an integrated circuit
CN104716107A (zh) * 2013-12-12 2015-06-17 飞思卡尔半导体公司 具有用于减小电磁耦合的隔离墙的半导体封装

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916380A (en) 1989-02-27 1990-04-10 Honeywell Inc. Regulated switching power supply with complex output filter
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6906396B2 (en) 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP4742502B2 (ja) 2004-02-23 2011-08-10 ソニー株式会社 磁気シールド体、磁気シールド構造及び磁気メモリ装置
KR100724916B1 (ko) * 2006-01-02 2007-06-04 삼성전자주식회사 전자회로 패키지
WO2007131967A1 (en) 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
JP2009158838A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 電子機器
US8885376B2 (en) 2012-05-31 2014-11-11 Analog Devices, Inc. Switching regulator with integrated resonant circuit for ripple filtering
US9312817B2 (en) 2012-07-20 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
GB201305260D0 (en) 2013-03-22 2013-05-01 Pickering Electronics Ltd Encapsulated Reed Display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642811B2 (en) * 2002-01-30 2003-11-04 International Business Machines Corporation Built-in power supply filter for an integrated circuit
CN104716107A (zh) * 2013-12-12 2015-06-17 飞思卡尔半导体公司 具有用于减小电磁耦合的隔离墙的半导体封装

Also Published As

Publication number Publication date
CN106298746A (zh) 2017-01-04
US9986639B2 (en) 2018-05-29
US20160380606A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
CN106298746B (zh) 用于集成电子模块的垂直磁性屏障
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
JP4376493B2 (ja) プリント回路ボード
USRE44368E1 (en) Temperature-compensated crystal oscillator
KR101373540B1 (ko) 기판 내장용 전자 부품 및 부품 내장형 기판
KR101642578B1 (ko) 코일부품, 그 실장기판 및 포장체
JP4273098B2 (ja) 多層プリント回路板
JP4202902B2 (ja) 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
JP6790771B2 (ja) コンデンサの実装構造
JP5750528B1 (ja) 部品内蔵回路基板
JP2006100861A (ja) 集積ｒｆ性能を備えたマルチチップモジュール
US8050015B2 (en) Composite electric element
JPH10242602A (ja) 多層プリント基板及びその製造方法
CN108257945A (zh) 半导体器件
JP3548643B2 (ja) プレーナーインダクタ
KR100657434B1 (ko) 횡방향 접속된 커패시터들을 갖는 전자 어셈블리 및 그제조 방법
KR20170003431A (ko) 코일 부품 및 그 제조 방법
JP4835131B2 (ja) 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造
JP2017034115A (ja) プリント基板
US20080094780A1 (en) Solid Electrolytic Capacitor
US20220287210A1 (en) Broadband filter
JP6425632B2 (ja) プリント基板
WO2024080331A1 (ja) Ｒｆｉｄモジュール
CN206293439U (zh) 集成电路元件的安装构造
CN206294416U (zh) 电子零件的安装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190222

Termination date: 20190629

CF01 Termination of patent right due to non-payment of annual fee