CN106298522A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106298522A
CN106298522A CN201510260087.0A CN201510260087A CN106298522A CN 106298522 A CN106298522 A CN 106298522A CN 201510260087 A CN201510260087 A CN 201510260087A CN 106298522 A CN106298522 A CN 106298522A
Authority
CN
China
Prior art keywords
layer
forming method
semiconductor
fin structure
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510260087.0A
Other languages
English (en)
Other versions
CN106298522B (zh
Inventor
毛刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510260087.0A priority Critical patent/CN106298522B/zh
Publication of CN106298522A publication Critical patent/CN106298522A/zh
Application granted granted Critical
Publication of CN106298522B publication Critical patent/CN106298522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种半导体结构的形成方法,所述方法包括:提供一半导体衬底,所述半导体衬底上具有鳍片结构;在所述半导体衬底上形成横跨所述鳍片结构的栅极结构;在所述栅极结构、鳍片结构及半导体衬底表面形成保护层;对所述鳍片结构进行离子注入工艺后采用退火工艺,使所述离子由保护层内推进至鳍片结构内,形成源漏极扩散区,同时保证所述鳍片结构在离子注入工艺后不受损伤,进而保证了器件电性能不受偏移。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种半导体结构的形成方法,特别是针对FinFET(Fin Field effect transistor,鳍式场效晶体管)结构的形成方法。
背景技术
随着半导体技术的发展,器件特征尺寸的不断减小,沟道尺寸也不断缩小,现有技术下的平面MOS晶体管面临着越来越难以克服的与短沟道效应相关的问题。为了解决该技术难点,水平多面栅结构、纵向多面栅结构等三维结构的MOS晶体管渐渐得到了广泛重视。FinFET结构是目前较为普遍使用的三维结构的器件,它使得器件更具微型化和高性能特性。
参考图1,FinFET主要包括半导体衬底100;位于所述半导体衬底100上的鳍片结构110;围绕在所述鳍片结构110两侧和上方的栅极结构120。对所述鳍片结构110两侧进行离子注入以形成源极扩散区130和漏极扩散区140。所述源极扩散区130和漏极扩散区140的离子注入工艺不仅减小了器件的外部电阻,而且改善了器件的电性能。
图2是现有技术中半导体结构形成工艺步骤的沿鳍片结构方向的横截面图,包括:
参考图2,提供一半导体衬底100,所述衬底100内形成有N型阱和P型阱(未标注),所述N型阱和P型阱由位于衬底100内的浅槽隔离结构102进行隔离;所述半导体衬底100上形成FinFET的鳍片结构101,在所述鳍片结构101表面依次形成栅极氧化层103、多晶硅层104和第一氧化层105;以图形化的第二氧化层107和硬掩膜层106为掩膜,依次刻蚀所述第一氧化层105、多晶硅层104和栅极氧化层103以形成横跨所述鳍片结构的栅极结构108;在形成栅极结构108后,在所述栅极结构108侧壁形成第三氧化层109和侧壁层110;对所述栅极结构108两侧的鳍片结构101进行离子注入工艺以形成器件的源级扩散区和漏极扩散区。
基于目前的半导体结构制造技术,离子注入区域覆盖所述鳍片结构101,但由于目前FinFET的鳍片结构尺寸越来越小,以现有技术对FinFET的源漏极扩散区进行离子注入时,会对鳍片结构101产生热退火工艺后依旧不可修复的损伤,进而引起FinFET器件的电性能偏移。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法,避免在源漏极扩散区离子注入工艺后对鳍片结构产生不可修复的损伤,进而避免引起FinFET器件的电性能偏移。
为解决上述问题,本发明提供一种半导体结构的形成方法。包括如下步骤:
提供一半导体衬底,所述半导体衬底上具有鳍片结构和浅沟槽隔离结构,所述浅沟槽隔离结构围绕所述鳍片结构;
在所述半导体衬底上形成横跨所述鳍片结构的栅极结构;
在所述栅极结构、鳍片结构及半导体衬底表面形成保护层;
对所述鳍片结构进行离子注入工艺后,进行退火工艺;
去除所述保护层。
可选的,所述保护层包括第一侧壁层以及位于所述第一侧壁层表面的第二侧壁层。
可选的,所述第一侧壁层为无定形硅层或多晶硅层,所述第二侧壁层为氧化硅层。
可选的,形成所述无定形硅层或多晶硅层的工艺为炉管生长法。
可选的,去除所述无定型硅层或多晶硅层的工艺为湿法去除法。
可选的,湿法去除所述无定型硅层或多晶硅层采用的溶液为四甲基氢氧化铵。
可选的,形成所述氧化硅层的工艺为热氧化生长法或原子层沉积法。
可选的,去除所述氧化硅层的工艺为湿法去除法。
可选的,湿法去除所述氧化硅层采用的溶液为稀释氢氟酸。
可选的,对所述鳍片结构进行离子注入工艺的注入离子为N型时,所述N型离子为P、As或Sb中的一种。
可选的,所述N型离子的能量为1Kev-10Kev,注入的剂量为1E14-5E15原子每平方厘米。
可选的,对所述鳍片结构进行离子注入工艺的注入离子为P型时,所述P型离子为B或BF中的一种。
可选的,所述P型离子的能量为1Kev-10Kev,注入的剂量为1E14-5E15原子每平方厘米。
可选的,所述退火工艺的工艺温度为800℃-1100℃,工艺时间为2秒-20秒。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,先在栅极结构、鳍片结构及半导体衬底表面形成保护层,所述保护层包括第一侧壁层和位于所述第一侧壁层表面的第二侧壁层,其中,所述第一侧壁层为无定形硅层或多晶硅层,所述第二侧壁层为氧化硅层;然后进行源漏极扩散区离子注入工艺。在离子注入工艺中,所述保护层作为缓冲层,离子被打入无定形硅层或多晶硅层内,再通过后续退火工艺将离子由无定形硅层或多晶硅层内推进至鳍片结构内,形成FinFET器件的源漏极扩散区。通过该方法,避免了现有技术中直接对鳍片结构进行离子注入工艺而引起的对鳍片结构不可修复的损伤,进而避免器件电性能的偏移。
进一步,在无定形硅层或多晶硅层表面需形成一层氧化硅层,构成叠层结构的保护层。在后续离子注入工艺中,所述氧化硅层与光刻胶层的黏附力较无定型硅层或多晶硅层与光刻胶层的黏附力更好,且所述氧化硅层对所述无定形硅层或多晶硅层起到了保护作用,防止后续对光刻胶层进行显影时引起所述无定形硅层或多晶硅层中硅的损耗,避免该损耗影响离子注入能力,进而保证器件电性能不发生偏移。
附图说明
图1是现有半导体结构的示意图;
图2是现有技术中半导体结构形成工艺步骤的沿鳍片结构方向的横截面图;
图3至图11是本发明实施例的半导体结构形成工艺步骤的沿鳍片结构方向的横截面图。
具体实施方式
由背景技术可知,现有半导体结构形成工艺中,直接对鳍片结构进行离子注入以形成器件源漏极扩散区,但随着半导体技术的不断发展,所述鳍片结构尺寸也越来越小,将离子直接注入进所述鳍片结构时会对所述鳍片结构产生不可修复的损伤,进而引起器件的电性能偏移。
参考图2,为了解决由离子注入工艺引起的鳍片结构损伤这一问题,本发明的发明人对离子注入工艺做了进一步研究和优化。在离子注入工艺前,先在栅极结108、鳍片结构101、浅沟槽隔离结构102及半导体衬底表面100形成保护层,在离子注入时,以所述保护层作为缓冲层,离子被打入所述保护层内,再通过后续退火工艺将离子由所述保护层内推进至鳍片结构内,形成FinFET器件的源漏极扩散区。通过该方法,避免了现有技术中直接对鳍片结构进行离子注入工艺而引起的对鳍片结构不可修复的损伤,进而避免器件电性能的偏移。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明实施例的半导体结构形成工艺步骤的沿鳍片结构方向的横截面图。
参考图3,提供一半导体衬底200,所述半导体衬底200上具有鳍片结构201和浅沟槽隔离结构202;所述浅沟槽隔离结构202围绕所述鳍片结构201。所述半导体衬底200内已形成有N型阱和P型阱(未标注),所述N型阱和P型阱由位于所述半导体衬底200内的浅槽隔离结构202进行隔离。
本实施例中,所述半导体衬底200为单晶硅层,所述鳍片结构201与所述衬底200为同一材质且所述鳍片结构201与所述衬底200相连。形成所述鳍片结构的工艺包括:在半导体衬底200表面形成图形化的第一掩膜层;在第一掩膜层和半导体衬底200表面形成第二掩膜层;直接刻蚀所述第一掩膜层顶部和半导体衬底200表面的第二掩膜层,留下所述第一掩膜层侧壁的第二掩膜层;去除第一掩膜层,暴露出部分半导体衬底200表面,剩余的第二掩膜层的形貌、尺寸及位置与所述鳍片结构201的形貌、尺寸及位置相同;以剩余的第二掩膜层为掩膜,沿暴露的半导体衬底图形刻蚀所述半导体衬底200,以形成所述鳍片结构201,所述鳍片结构201上表面高于所述半导体衬底200上表面。
本实施例中,形成所述鳍片结构201后,在所述半导体衬底200上形成浅沟槽隔离结构202,具体工艺可以为:采用化学气相沉积法在所述各鳍片结构形成的隔离空隙内填充满氧化硅,所述氧化硅层完全覆盖所述鳍片结构201和半导体衬底200,通过化学机械研磨工艺将所述而氧化硅层平坦化后,再通过湿法或干法蚀刻工艺刻蚀所述氧化硅层直至暴露出所述鳍片结构201的一半高度,形成浅槽隔离结构202。然后通过后续离子注入工艺,在所述半导体衬底200内形成N型阱或P型阱(未标注),所述N型阱和P型阱由位于半导体衬底200内的浅槽隔离结构202进行隔离。
参考图4,在鳍片结构201表面形成栅极氧化层203,在所述栅极氧化层203表面依次形成多晶硅层204、第一氧化层205、硬掩膜层206和第二氧化层207。
本实施例中,所述多晶硅层204的形成工艺为炉管生长法。所述炉管生长法的具体工艺为:在炉管的反应腔内通入反应气体以形成所述多晶硅层204,所述反应气体主要为硅烷,所述反应温度为550℃-650℃,反应压力为0.3Torr-0.6Torr。
本实施例中,所述第一氧化层205和所述第二氧化层207为二氧化硅层,形成所述第一氧化层205的工艺为热氧化生长法,形成所述第二氧化层207的工艺为化学气相沉积法。形成所述第一氧化层205的具体工艺可以为:以氧气为反应气体,将氧气通入炉管内,在700℃-900℃的工艺温度下,通入的氧气与多晶硅层204中的硅发生反应从而在所述多晶硅层204表面形成第一氧化层205。形成所述第二氧化层207的具体工艺可以为:主要反应物为氯代硅烷和氧气,氧气等离子化后形成氧自由基,与氯代硅烷反应生成氧化硅,该工艺的反应温度为400℃-600℃,反应物比例及反应温度由所述二氧化硅层的实际厚度决定。
本实施例中,所述硬掩膜层206可以为氮化硅层,形成工艺为等离子增强化学气相沉积法。形成所述硬掩膜层206的具体工艺为:加热反应腔体至一定温度后向所述反应腔体中通入甲烷和氨气,甲烷与氨气反应生成氮化硅层。甲烷与氨气的气体比例为1:3-1:4,所述反应温度为250℃-350℃,反应气压为90Pa-130Pa,沉积时间为90秒-110秒。
参考图5,在第二氧化层207表面形成图形化的光刻胶层208,以所述图形化的光刻胶层208为掩膜,沿暴露的第二氧化层图形依次刻蚀第二氧化层207和硬掩膜层206直至暴露出所述第一氧化层205表面,形成图形化的第二氧化层207和硬掩膜层206;形成所述图形化的第二氧化层207和硬掩膜层206后去除所述光刻胶层208。
本实施例中,形成所述图形化的第二氧化层207和硬掩膜层206的工艺具体可以为:在所述第二氧化层207表面涂布光刻胶层,所述光刻胶层可以为正光刻胶层或负光刻胶层,经曝光显影后形成图形化的光刻胶层208,所述图形化的光刻胶层208的形貌、尺寸及位置与后续形成的栅极结构的形貌、尺寸和位置相同。以所述光刻胶层208为掩膜,采用等离子体干法刻蚀工艺沿暴露的第二氧化层图形依次刻蚀第二氧化层207和硬掩膜层206直至暴露出所述第一氧化层205表面。
所述等离子体干法刻蚀工艺具体可以为:采用含氟气体混合氦气作为主要刻蚀气体,所述含氟气体可以为CF4、CHF3、CH2F2和CH3F中的一种或多种混合气体,气体流量为50sccm-150sccm,刻蚀工艺偏置电压为200伏特-300伏特,反应压强为1毫托-10毫托,反应温度为10℃-100℃,反应功率为200瓦特-500瓦特。
本实施例中,去除所述光刻胶层208的工艺可以为湿法去胶法或等离子体干法去胶法。当采用湿法去胶法时,运用有机溶剂溶解剩余光刻胶层208并去除;当采用等离子体干法去胶法时,利用低压放电,把氧分子电离成激发态的氧原子,然后氧原子和抗蚀剂反应生成挥发性气体,用机械泵抽走并去除剩余光刻胶层208。去除剩余光刻胶层208后以去离子水进行清洗。
参考图6,以图形化的第二氧化层207和硬掩膜层206为掩膜,沿暴露的第一氧化层图形依次刻蚀第一氧化层205、多晶硅层204及栅极氧化层203直至暴露出半导体衬底200,以形成器件的栅极结构209。
本实施例中,所述刻蚀工艺为等离子体干法刻蚀,所述等离子体干法刻蚀工艺具体可以为:采用氯气或溴混合氦气和氧气作为主要刻蚀气体对所述第一氧化层205和多晶硅层204进行刻蚀,所述氯气或溴的气体流量为40sccm-50sccm,氦气或氧气的混合气体的气体流量为4sccm-8sccm,所述氦气和氧气的气体比例为7:3。
参考图7,在栅极结构209的侧壁形成第三氧化层210。
本实施例中,所述第三氧化层210为氧化硅层,形成所述第三氧化层210的工艺为热氧化生长法,具体工艺为:以氧气为反应气体,将氧气通入炉管内,在700℃-900℃的工艺温度下,通入的氧气与多晶硅层204中的硅发生反应从而在所述栅极结构209侧壁形成氧化硅层。
参考图8,在第三氧化层210、硬掩膜层206、第二氧化层207和半导体衬底200表面形成保护层。
本实施例中,所述保护层为叠层结构,包括第一侧壁层211以及位于所述第一侧壁层211表面的第二侧壁层212。其中,所述第一侧壁层211为无定形硅层或多晶硅层,所述第二侧壁层212为氧化硅层。
形成所述第一侧壁层211的工艺为炉管生长法,形成所述第二侧壁层212的工艺为热氧化生长法或原子层沉积法。
本实施例中,采用炉管生长法形成所述第一侧壁层211的工艺具体可以为:以硅烷作为硅源气体,当所述第一侧壁层211为无定形硅层时,反应温度为480℃-580℃;当所述第一侧壁层211为多晶硅层时,反应温度为600℃-650℃。
本实施例中,形成所述第二侧壁层212的工艺为热氧化生长法,工艺具体可以为:以氧气为反应气体,在200℃-300℃的工艺温度下,通入的氧气与所述第一侧壁层211中的硅发生反应以形成氧化硅层。
本实施例中,保护层中与半导体衬底相接触的膜层为无定形硅层或多晶硅层,其优点在于:无定形硅层或多晶硅层与所述半导体衬底的材料性能相似,离子注入后的扩散易于控制,而且后续该膜层的去除工艺和现有的工艺兼容。
本实施例中,在无定形硅层或多晶硅层表面形成一层氧化硅层,构成叠层结构的保护层,其优点在于:在后续离子注入工艺中,所述氧化硅层与光刻胶层的黏附力较无定型硅层或多晶硅层与光刻胶层的黏附力更好;且所述氧化硅层对所述无定形硅层或多晶硅层起到了保护作用,防止后续对光刻胶层进行显影时引起所述无定形硅层或多晶硅层中硅的损耗,避免影响离子注入能力,进而保证器件电性能不受偏移。
参考图9,以光刻胶层213保护P型源、漏极区域,对N型源、漏极区域进行离子注入工艺214以形成N型器件的源漏极扩散区。离子注入后去除所述光刻胶层213并以去离子水清洗。
本实施例中,所述N型源、漏极区域的注入离子可以为P、As或Sb中的一种,所述注入的离子能量为1kev-10Kev,注入的离子剂量为1E14-5E15原子每平方厘米。
参考图10,以光刻胶层215保护N型源、漏极区域,对P型源、漏极区域进行离子注入工艺216以形成P型器件的源漏极扩散区。离子注入后去除所述光刻胶层215并以去离子水清洗。
本实施例中,所述P型源、漏极区域的注入离子可以为B或BF中的一种,所述注入的离子能量为1kev-10Kev,注入的离子剂量为1E14-5E15原子每平方厘米。
实施例9和实施例10中,去除所述光刻胶层213和215的工艺可以为湿法去胶法或等离子体干法去胶法。当采用湿法去胶法时,运用有机溶剂溶解光刻胶层213和215并去除;当采用等离子体干法去胶法时,利用低压放电,把氧分子电离成激发态的氧原子,然后氧原子和抗蚀剂反应生成挥发性气体,用机械泵抽走并去除光刻胶层213和215。去除光刻胶层213和215后以去离子水进行清洗。
参考图11,离子注入工艺后,对半导体衬底200进行退火工艺,图中箭头表示所述退火工艺中的热源。退火工艺后,湿法去除所述保护层。
本实施例中,对所述半导体衬底200进行的退火工艺为快速退火工艺,所述退火工艺使离子由所述保护层内被推进至鳍片结构内,以形成器件源漏极扩散区。具体工艺为:将半导体衬底200置于炉管中,先升温至500℃-650℃,再继续升温至峰值温度800℃-1100℃,工艺时间为2秒-20秒。
当工艺温度低于800℃或工艺时间少于2秒时,所述快速退火工艺提供的热量不足,导致离子扩散不到位,引起器件的电性能特性偏移;当工艺温度高于1100℃时,将导致半导体衬底200应力变大,具有破片的风险,同时还会影响半导体衬底内N型阱或P型阱的离子分布;当工艺时间大于20秒时,导致注入进鳍片结构的离子扩散太深,也将引起器件的电性能特性偏移。
本实施例中,去除所述保护层的工艺为湿法去除法。
本实施例中,湿法去除所述保护层中的氧化硅层所采用的溶液为稀释氢氟酸。所述稀释氢氟酸溶液中的氢氟酸与水的比例为1:100-1:500,所述稀释氢氟酸的温度为常温。
本实施例中,湿法去除所述保护层中的无定形硅层或多晶硅层所采用的溶液为四甲基氢氧化铵。由于四甲基氢氧化铵不腐蚀二氧化硅和氮化硅,从而在完全去除所述无定形硅层或多晶硅层的同时能够保证栅极氧化层203、第一氧化层205、第二氧化层207及第三氧化层210不受腐蚀。
本发明通过在栅极结构、鳍片结构及半导体衬底表面形成保护层,然后进行源漏极扩散区离子注入工艺,在离子注入工艺中,所述保护层作为缓冲层,离子被打入所述保护层内,再通过后续退火工艺将离子由所述保护层内推进至鳍片结构内以形成FinFET器件的源漏极扩散区,避免了现有技术中直接对鳍片结构进行离子注入而引起的对鳍片结构不可修复的损伤。
本发明在无定形硅层或多晶硅层表面形成氧化硅层,构成叠层结构的保护层。在后续离子注入工艺中,所述氧化硅层与光刻胶层的黏附力较无定型硅层或多晶硅层与光刻胶层的黏附力更好,且所述氧化硅层对所述无定形硅层或多晶硅层起到了保护作用,防止后续对光刻胶层进行显影时引起所述无定形硅层或多晶硅层中硅的损耗,避免影响离子注入能力,进而保证器件电性能不受偏移。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法,其特征在于,包括:
提供一半导体衬底,所述半导体衬底上具有鳍片结构和浅沟槽隔离结构,所述浅沟槽隔离结构围绕所述鳍片结构;
在所述半导体衬底上形成横跨所述鳍片结构的栅极结构;
在所述栅极结构、鳍片结构及半导体衬底表面形成保护层;
对所述鳍片结构进行离子注入工艺后,进行退火工艺;
去除所述保护层。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述保护层包括第一侧壁层以及位于所述第一侧壁层表面的第二侧壁层。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第一侧壁层为无定型硅层或多晶硅层,所述第二侧壁层为氧化硅层。
4.如权利要求3所述的半导体结构的形成方法,其特征在于,形成所述无定形硅层或多晶硅层的工艺为炉管生长法。
5.如权利要求3所述的半导体结构的形成方法,其特征在于,去除所述无定型硅层或多晶硅层的工艺为湿法去除法。
6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述湿法去除法采用的溶液为四甲基氢氧化铵。
7.如权利要求3所述的半导体结构的形成方法,其特征在于,形成所述氧化硅层的工艺为热氧化生长法或原子层沉积法。
8.如权利要求3所述的半导体结构的形成方法,其特征在于,去除所述氧化硅层的工艺为湿法去除法。
9.如权利要求8所述的半导体结构的形成方法,其特征在于,所述湿法去除法采用的溶液为稀释氢氟酸。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,对所述鳍片结构进行离子注入工艺的注入离子为N型时,所述N型离子为P、As或Sb中的一种。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述N型离子的能量为1kev-10Kev,注入的剂量为1E14-5E15原子每平方厘米。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,对所述鳍片结构进行离子注入工艺的注入离子为P型时,所述P型离子为B或BF中的一种。
13.如权利要求12所述的半导体结构的形成方法,其特征在于,所述P型离子的能量为1kev-10Kev,注入的剂量为1E14-5E15原子每平方厘米。
14.如权利要求1所述的半导体结构的形成方法,其特征在于,所述退火工艺的工艺温度为800℃-1100℃,工艺时间为2秒-20秒。
CN201510260087.0A 2015-05-20 2015-05-20 半导体结构的形成方法 Active CN106298522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510260087.0A CN106298522B (zh) 2015-05-20 2015-05-20 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510260087.0A CN106298522B (zh) 2015-05-20 2015-05-20 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106298522A true CN106298522A (zh) 2017-01-04
CN106298522B CN106298522B (zh) 2019-11-05

Family

ID=57632607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510260087.0A Active CN106298522B (zh) 2015-05-20 2015-05-20 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN106298522B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807268A (zh) * 2017-04-26 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110098151A (zh) * 2018-01-31 2019-08-06 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042219A1 (en) * 2006-06-29 2008-02-21 International Business Machines Corporation finFET Device
CN102074506A (zh) * 2009-11-19 2011-05-25 台湾积体电路制造股份有限公司 鳍式场效应晶体管元件的制作方法
WO2015051560A1 (zh) * 2013-10-13 2015-04-16 中国科学院微电子研究所 一种finfet制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080042219A1 (en) * 2006-06-29 2008-02-21 International Business Machines Corporation finFET Device
CN102074506A (zh) * 2009-11-19 2011-05-25 台湾积体电路制造股份有限公司 鳍式场效应晶体管元件的制作方法
WO2015051560A1 (zh) * 2013-10-13 2015-04-16 中国科学院微电子研究所 一种finfet制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807268A (zh) * 2017-04-26 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108807268B (zh) * 2017-04-26 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110098151A (zh) * 2018-01-31 2019-08-06 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110098151B (zh) * 2018-01-31 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN106298522B (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
CN104103520B (zh) 形成鳍片fet器件的方法以及鳍片fet结构
US9093531B2 (en) Fin structure of semiconductor device
TW201616652A (zh) 鰭式場效電晶體裝置結構與其形成方法
US20160118245A1 (en) Method for fabricating quasi-soi source/drain field effect transistor device
CN105448679B (zh) 半导体器件的形成方法
TW202002016A (zh) 半導體裝置與其形成方法
CN104517822A (zh) 一种半导体器件的制造方法
CN105551958B (zh) 晶体管的形成方法
CN104916539A (zh) 一种制作半导体器件的方法
CN103887178B (zh) 一种应变垂直mos器件的制造方法
CN111370306B (zh) 晶体管的制作方法及全包围栅极器件结构
CN103377928B (zh) 半导体结构的形成方法、晶体管的形成方法
CN106935505B (zh) 鳍式场效应晶体管的形成方法
CN106298522A (zh) 半导体结构的形成方法
CN103871887A (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
CN104465486B (zh) 半导体器件的形成方法
TWI523085B (zh) 使用減少數量間隔件形成以嵌埋半導體材料作為源極/汲極區之半導體設備的方法
CN102790013B (zh) Cmos晶体管的制作方法
US9379019B2 (en) Methods of manufacturing a semiconductor device
CN109980003B (zh) 半导体器件及其形成方法
CN103367230B (zh) 超薄绝缘体上硅结构的制作方法、半导体器件的制作方法
CN107579108B (zh) 半导体结构的形成方法
CN108615731A (zh) 一种半导体器件及其制造方法
CN110098151B (zh) 半导体器件及其形成方法
CN108074870A (zh) 晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant