CN106298498A - 刻蚀形成硅通孔的方法与硅通孔刻蚀装置 - Google Patents
刻蚀形成硅通孔的方法与硅通孔刻蚀装置 Download PDFInfo
- Publication number
- CN106298498A CN106298498A CN201510318240.0A CN201510318240A CN106298498A CN 106298498 A CN106298498 A CN 106298498A CN 201510318240 A CN201510318240 A CN 201510318240A CN 106298498 A CN106298498 A CN 106298498A
- Authority
- CN
- China
- Prior art keywords
- silicon
- edge ring
- opening
- reaction chamber
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 189
- 239000010703 silicon Substances 0.000 title claims abstract description 189
- 238000000034 method Methods 0.000 title claims abstract description 106
- 238000005530 etching Methods 0.000 title claims abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 177
- 239000002210 silicon-based material Substances 0.000 claims abstract description 49
- 238000001020 plasma etching Methods 0.000 claims abstract description 38
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 24
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 43
- 230000000694 effects Effects 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 230000033228 biological regulation Effects 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 76
- 239000010410 layer Substances 0.000 description 55
- 239000000758 substrate Substances 0.000 description 46
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000009413 insulation Methods 0.000 description 8
- 150000003376 silicon Chemical class 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000007935 neutral effect Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 238000000429 assembly Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种刻蚀形成硅通孔的方法与硅通孔刻蚀装置。其中的在硅基片的背面刻蚀形成硅通孔的方法，包括：将硅基片以背面朝上的方式放置于等离子体刻蚀装置的反应腔中，所述硅基片背面的硅材料层的上方形成有硬掩膜层，所述硬掩膜层上方形成有光刻胶图案；以所述光刻胶图案为掩模，刻蚀所述硬掩膜层，以形成硬掩膜图案；去除残余的光刻胶图案；以所述硬掩膜图案以掩模，刻蚀下方的硅材料层，以初步形成硅通孔；去除残余的硬掩膜图案；全局刻蚀所述硅材料层；将硅基片移出所述反应腔。
Description
技术领域
本发明涉及等离子体刻蚀装置与方法，尤其硅通孔（TSV，即Through-Silicon Via）的等离子体刻蚀装置与方法。
背景技术
典型的硅通孔制作工艺通常包括多个步骤：（a）在硅基片的硅材料层上形成光刻胶图案；（b）以光刻胶图案为掩模，等离子体刻蚀硅材料层，以在硅材料层内初步形成硅通孔；（c）去除残余的光刻胶图案；（d）在无掩模保护的状态下，全局等离子体刻蚀硅材料层，以减薄硅通孔使其达到预定的高度。
上述的每一步骤都需要在特定的处理装置中执行。比如，步骤（a）通常在一光刻设备中执行；步骤（b）通常在一电感耦合等离子（ICP，Inductive Coupled Plasma）处理装置中执行；步骤（c）通常在一灰化（ashing）装置中执行；步骤（d）通常在另一等离子体处理装置中执行。也就是说，在整个硅通孔制作过程中，硅基片需要在上述不同的处理装置之间来回传送。
发明内容
本发明的一个目的是提供一种硅通孔刻蚀装置，该硅通孔刻蚀装置能够连续执行硅通孔制作工艺中的多个（本发明中，在未作特别说明时，“多个”均指的是两个或更多）相邻步骤，这些相邻步骤（如前面列举的步骤（b）至步骤（d））在现有技术中原本需要在不同处理装置中完成。
本发明的另一目的是提供一种刻蚀形成硅通孔的方法，该方法中的多个相邻步骤能够在同一处理装置中实施，从而减少了硅基片在硅通孔制作过程中被转移的次数。
本发明的又一目的是提供一种硅通孔刻蚀装置，该硅通孔刻蚀装置能够执行硅通孔制作工艺中的多个步骤，这些步骤（如前面列举的步骤（b）与步骤（d））在现有技术中原本需要在不同处理装置中完成，从而减少了整个硅通孔制作工艺中要应用到的设备的数量。
根据本发明的一个方面，提供一种在硅基片的背面刻蚀形成硅通孔的方法，包括：
将硅基片以背面朝上的方式放置于等离子体刻蚀装置的反应腔中，所述硅基片背面的硅材料层的上方形成有硬掩膜层，所述硬掩膜层上方形成有光刻胶图案；
以所述光刻胶图案为掩模，刻蚀所述硬掩膜层，以形成硬掩膜图案；
去除残余的光刻胶图案；
以所述硬掩膜图案以掩模，刻蚀下方的硅材料层，以初步形成硅通孔；
去除残余的硬掩膜图案；
全局刻蚀所述硅材料层；
将硅基片移出所述反应腔。
可选的，所述反应腔内至少包括：与供气装置相连的进气区、待处理的硅基片所在的处理区，所述进气区与处理区之间设置有气体聚焦环，所述气体聚焦环的中央设置有开口，所述开口作为气体自所述进气区流通至所述处理区的通道；
所述开口的大小在硅基片的处理过程中可调节；
在所述全局刻蚀阶段所述开口的尺寸小于在所述初步形成硅通孔阶段或形成硬掩膜图案阶段或所述去除残余的硬掩膜图案阶段所述开口的尺寸。
可选的，用于支撑硅基片的基座的周缘设置有可在竖直方向上升降的边缘环；
所述气体聚焦环的所述开口的大小可通过下面方法来调节：
需要较大的开口尺寸时，使所述边缘环保持在所述基座；
需要较小的开口尺寸时，使所述边缘环升高至某一高度，以使得所述边缘环可遮盖所述开口的一部分空间。
可选的，用于支撑硅基片的基座的周缘设置有可在竖直方向上升降的边缘环；
在所述初步形成硅通孔阶段或形成硬掩膜图案阶段，所述边缘环保持在所述基座；
在所述全局刻蚀阶段，所述边缘环保持在一明显高于基座的高度。
可选的，所述边缘环在全局刻蚀阶段中的高度比在初步形成硅通孔阶段或形成硬掩膜图案阶段中的高度高5mm-15mm。
可选的，最终形成的硅通孔大致呈上宽下窄的锥形或梯形。
可选的，以灰化的方法去除残余的光刻胶图案。
可选的，形成硬掩膜图案的步骤、初步形成硅通孔的步骤、去除残余硬掩膜图案的步骤，以及全局刻蚀硅材料层的步骤均以等离子体刻蚀的方式来实施。
根据本发明的另一个方面，提供一种等离子体刻蚀形成硅通孔的方法，包括：
将硅基片放置于等离子体刻蚀装置的反应腔中，所述硅基片的硅材料层上方形成有图案化的掩模；所述反应腔内至少包括：与供气装置相连的进气区、待处理的硅基片所在的处理区，所述进气区与处理区之间设置有气体聚焦环，所述气体聚焦环的中央设置有开口，所述开口作为气体自所述进气区流通至所述处理区的通道；所述开口的大小在硅基片的处理过程中可调节；
在所述气体聚焦环的所述开口保持在第一尺寸的状态下，等离子体刻蚀所述硅材料层，以在所述硅材料层内初步形成硅通孔；
去除残余的掩模；
在所述气体聚焦环的所述开口保持在第二尺寸的状态下，全局刻蚀所述硅材料层，所述第二尺寸小于所述第一尺寸；
将硅基片移出所述反应腔。
可选的，所述掩模包括硬掩膜图案。
可选的，用于支撑硅基片的基座的周缘设置有可在竖直方向上升降的边缘环；
所述气体聚焦环的所述开口的大小可通过下面方法来调节：
需要较大的开口尺寸时，使所述边缘环保持在所述基座；
需要较小的开口尺寸时，使所述边缘环升高至某一高度，以使得所述边缘环可遮盖所述开口的一部分空间。
根据本发明的又一个方面，提供一种等离子体刻蚀形成硅通孔的方法，包括：
将硅基片放置于等离子体刻蚀装置的反应腔中，所述硅基片的硅材料层上方形成有图案化的掩模；所述反应腔内设置有用于放置硅基片的基座，以及环绕硅基片设置的、可升降的边缘环；
在所述边缘环保持在基座处的状态下，等离子体刻蚀所述硅材料层，以在所述硅材料层内初步形成硅通孔；
去除残余的掩模；
在所述边缘环保持在一明显高于基座的高度的状态下，全局等离子体刻蚀所述硅材料层；
将硅基片移出所述反应腔。
可选的，所述掩模包括硬掩膜图案。
可选的，所述边缘环在全局等离子体刻蚀步骤中的高度比在初步形成硅通孔步骤中的高度高5mm-15mm。
根据本发明的再一个方面，提供一种硅通孔刻蚀装置，包括：
由多个壁围合而成的反应腔，所述反应腔至少被分为三个区域，即：（1）进气区，与供气装置相连，以使气体可进入所述反应腔；（2）处理区，待处理的硅基片设置于所述处理区，所述处理区与进气区相连，以使气体可自所述进气区扩散至处理区；（3）排气区，与所述处理区以及排气装置相连，以使气体可自处理区通过所述排气装置排出至所述反应腔外；
等离子体产生装置，用于作用至反应腔内的气体，以产生处理过程中所需的等离子体；
气体聚焦环，设置于所述进气区与所述处理区之间，所述气体聚焦环的中央设置有开口，所述开口作为气体自所述进气区流通至所述处理区的通道；所述开口的大小在硅基片的处理过程中可调节；
控制装置，用于对硅通孔刻蚀的过程进行控制；在等离子体刻蚀被掩模保护的硅材料层以初步形成硅通孔的步骤中，所述控制装置控制所述气体聚焦环的所述开口保持在第一尺寸；在初步形成硅通孔步骤后的全局等离子体刻蚀无掩模保护的硅材料层的步骤中，所述控制装置控制所述气体聚焦环的所述开口保持在第二尺寸，所述第二尺寸小于所述第一尺寸。
可选的，用于支撑硅基片的基座的周缘设置有可在竖直方向上升降的边缘环；
所述控制装置通过控制所述边缘环的升降来实现对所述气体聚焦环的所述开口的尺寸大小的调节：
需要较大的开口尺寸时，所述控制装置控制所述边缘环保持在所述基座；
需要较小的开口尺寸时，所述控制装置控制所述边缘环升高至某一高度，以使得所述边缘环可遮盖所述开口的一部分空间。
根据本发明的另一个方面，提供一种硅通孔刻蚀装置，包括：
可被抽真空的、气密的反应腔；
位于所述反应腔内、用于放置硅基片的基座；
环绕硅基片设置的、可升降的边缘环；
供气装置，与所述反应腔相连，用于向所述反应腔提供气体；
等离子体产生装置，用于作用至反应腔内的气体，以产生处理过程中所需的等离子体；
控制装置，用于对硅通孔刻蚀的过程进行控制；在等离子体刻蚀被掩模保护的硅材料层以初步形成硅通孔的步骤中，所述控制装置控制所述边缘环保持在基座处；在初步形成硅通孔步骤后的全局等离子体刻蚀无掩模保护的硅材料层的步骤中，所述控制装置控制所述边缘环保持在一明显高于基座的高度。
可选的，所述边缘环在全局等离子体刻蚀步骤中的高度比在初步形成硅通孔步骤中的高度高5mm-15mm。
可选的，还包括气体聚焦环，所述气体聚焦环的中央设置有开口，所述开口作为气体自所述供气装置流通至所述基座的通道。
可选的，在全局等离子体刻蚀步骤中，所述控制装置控制所述边缘环维持于与气体聚焦环齐平的高度或者使所述边缘环紧贴所述气体聚焦环的下表面，以使得所述边缘环可遮盖所述开口的一部分空间。
附图说明
图1与图2是本发明一实施例的硅通孔刻蚀装置的结构示意图；
图3是本发明另一实施例的硅通孔刻蚀装置的结构示意图；
图4至图9是本发明一实施例的刻蚀形成硅通孔的方法的示意图。
具体实施方式
以下结合附图，对本发明等离子体刻蚀形成硅通孔的方法与硅通孔刻蚀装置进行说明。需强调的是，这里仅是示例型的阐述，不排除有其它利用本发明的实施方式。
作为一种较常见的高深宽比结构，硅通孔通常具有较大的深度（几百至上千微米），因而通常会采用刻蚀速率较快的电感耦合等离子（ICP）处理装置来实施主要的刻蚀步骤。硅通孔制作工艺的主要刻蚀步骤通常包括：局部等离子体刻蚀以初步形成硅通孔的步骤〈相当于前面所说的步骤（b）〉与全局等离子体刻蚀的步骤〈相当于前面所说的步骤（d）〉。
在上述的局部刻蚀前，通常会预先在待刻蚀的硅材料层上形成图形化的光刻胶层或硬掩膜层（该图形化的光刻胶层或硬掩膜层可被称为光刻胶图案或硬掩膜图案）。在局部刻蚀过程中，利用该图形化的光刻胶层或硬掩模层作为掩模，然后以合适的工艺气体产生等离子体并将其用到未被掩模保护的硅材料区域，从而刻蚀出硅通孔。由于通常需要图形化的光刻胶层或硬掩膜层来作为保护层，上述局部刻蚀步骤/制程在本发明的说明书中根据需要有时也会被称为图形刻蚀步骤/制程，或者掩模刻蚀步骤/制程。
在初步刻蚀出硅通孔之后，通常还需要再执行不需要掩模的全局刻蚀〈也可称之为无图形刻蚀（blanket etching）〉制程以对所形成的硅通孔进行减薄以最终形成所希望深度的硅通孔。
若利用针对掩模刻蚀制程而设计或配置的等离子体刻蚀装置，执行上述全局刻蚀制程，通常会发生基片边缘区域的刻蚀速率明显快于中央区域的情形，这将造成整个基片范围内各硅通孔结构在被减薄深度、顶部特征尺寸和底部特征尺寸等各方面的不一致，进而影响产品良率。因而，通常会在不同的刻蚀装置中分别实施上述掩模刻蚀和全局刻蚀制程；但这会造成成本的增加（因为需要购置两台不同的刻蚀装置）。
针对上述缺陷，本发明在硅通孔刻蚀装置中的反应腔内设置一开口宽度可调节的气体聚焦环，在不同的应用场景（如，全局刻蚀制程或掩模刻蚀制程）中该气体聚焦环的开口宽度可进行适应性调整，从而使得在不同的应用场景中其均可保证或改善刻蚀的均匀性。
图1与图2是本发明一实施例中的硅通孔刻蚀装置的结构示意图。该硅通孔刻蚀装置典型地为一电感耦合等离子处理装置，如图1和图2所示，其包括由各个壁围成的、气密的反应腔10。反应腔10顶部具有绝缘盖板11，底部设置有用于夹持待处理基片W的基座14。
与设置于反应腔外的供气装置（图中未示；其可包括气体源、进气管道与流量控制装置等）相连的进气口12设置在反应腔的侧壁上，以供工艺气体进入反应腔10。在其它实施例中，进气口也可设置在绝缘盖板11上。
排气口（图中未示）通常可设置在反应腔10的底壁上。排气口可与反应腔外的排气装置（如，泵）相连，以在抽气装置的作用下使得反应后的工艺气体可持续排出，从而使得反应腔可维持在特定的气压范围内；反应后生成杂质的持续排出也可避免或降低基片遭受污染的风险。
绝缘盖板11上设置有电感耦合线圈13，该线圈13通过匹配器（图中未示）与射频源（图中未示）连接。通过在线圈13中通入射频电流产生交变的磁场，进而在反应腔10内感生出电场，将工艺气体电离生成等离子体。因而，这里的线圈13、匹配器与射频源等可被统称为等离子体产生装置。
进气口12的下方设置有内径为ΦD1的气体聚焦环16（内径ΦD1即气体聚焦环16中央区域设置的开口的宽度或直径）。气体聚集环16可由铝合金材料制成。气体聚焦环16根据其内径大小可对进气口12附近的工艺气体及其等离子体分布进行约束。
气体聚焦环16的设置使得自进气口12进入的气体以及由该气体电离产生的等离子体与中性基（radical）都必须经气体聚焦环16的开口才能到达基片表面，实现对基片的处理加工。反应后的气体以及部分来不及参与反应的气体都会自基座14周边的通道向下自排气口排出。由上述对气体流通路径的分析，可大体将反应腔10的内部空间划分为三个区域：（1）位于气体聚焦环16上方的进气区；（2）位于气体聚焦环16与基片W之间的处理区；（3）位于基片W下方的排气区。
覆盖环15设于基片W的周围，用于保护基座14免受等离子体轰击而损伤。同样设置在基片W周围、并可升降的边缘环17位于覆盖环15上方。边缘环17可为由例如陶瓷等绝缘材料制成。边缘环17具有较小（相对于气体聚焦环16的内径ΦD1而言）的内径ΦD2。在图示的实施例中，边缘环17的内径ΦD2小于基片W的直径，因而，部分边缘环17会延伸到基片W的正上方。在其它实施例中，边缘环17的内径ΦD2也可稍大于基片W的直径，这样，边缘环17即便在降至最低位置处时，也不会遮盖到基片W。
边缘环17的升降由驱动单元18驱动。驱动单元18对边缘环17的驱动以及整个刻蚀流程中的过程控制，均由一控制装置（图中未示）来控制。当需要进行全局刻蚀制程时，在控制装置的控制下，驱动单元18使边缘环17接近气体聚焦环16（如图2所示状态）。由于边缘环17内径较小，气体聚焦环16所通过的工艺气体和等离子体被限制在边缘环17范围内，由此可阻止或抑制等离子体接触基片周缘，降低基片边缘的刻蚀速率。当需要进行掩模刻蚀制程时，在控制装置的控制下，驱动单元18会使边缘环17接近基座14表面（如图1所示状态），气体聚焦环16使得工艺气体及等离子体能够在较大范围内扩散下降。
在其它实施例中，边缘环17的外径可小于或大致等于气体聚焦环16的内径ΦD1，这样，边缘环17在上升至气体聚焦环16高度时，边缘环17将不再停止于气体聚焦环16的下表面，而能够进一步进入至气体聚焦环16的开口内。在全局刻蚀制程中，将边缘环17维持在气体聚焦环16的开口内或该位置的附近，同样可实现较佳的工艺结果。
图3是本发明另一实施例中的硅通孔刻蚀装置的结构示意图。如图3所示，该硅通孔刻蚀装置包括反应腔20。反应腔20上方具有绝缘盖板21，绝缘盖板21通常为陶瓷介电材料。反应腔侧壁靠近顶部处设有用于向反应腔20内部输入工艺气体的进气口22。反应腔20底部设置有用于夹持待处理基片W的基座24（通常可为静电夹盘）。在绝缘盖板21的外侧上方配置电感耦合线圈23，通过图中未示出的射频源向线圈23提供射频电流在反应腔20内感生出电场，以此对由进气口22引入到腔室内的工艺气体进行电离并产生等离子体，以对基片W进行刻蚀等处理。此外，本实施例中，进气口22是形成在反应腔20的侧壁靠近绝缘盖板处，但在其他实施例中其也可以是形成于绝缘盖板中，本发明并不加以限制。
在基片W外周侧环绕设有环组件。如图所示，环组件可包括至少两个部分：聚焦环25a和边缘环25b。聚焦环25a围绕基片W的外周缘而固定设置，其内径大于基片W的外径，以在基片W周围提供一个相对封闭环境的同时防止对基片W边缘区域的遮蔽。边缘环25b以可移动/可升降地方式设置在聚焦环25a之上，其截面形状可以是矩形或梯形，但其内径大于聚焦环25a的内径（在图中所示实施例中，聚焦环25a的内径大致与基座24的外径相当，边缘环25b的内径明显大于基座24的外径）。因此，边缘环25b内周缘至基片W的最小水平距离要大于聚焦环25a内周缘至基片W的水平距离。当边缘环25b截面形状为矩形时，该矩形的宽度约为腔室20半径的1/4至2/3，能够达到更好的等离子体调节的效果。聚焦环25a和边缘环25b均为例如陶瓷等绝缘材料制成。边缘环25b通过支撑杆26定位于聚焦环25a的表面之上。支撑杆26较佳为沿边缘环25b的周向均匀分布为多个，如三个。每个支撑杆26的一端与边缘环25b固定连接，另一端连接驱动单元27。本实施例中，驱动单元27设于反应腔20外部，其可包含电机、气缸等设备，用于使支撑杆26与边缘环25b在垂直方向升降以使边缘环25b接近或远离基片W。具体来说，驱动单元27驱动边缘环25b在垂直方向上的第一位置和第二位置之间移动，并根据需要将边缘环25b定位于第一位置或第二位置。与前面图1与图2所对应的实施例相类似，驱动单元27对边缘环25b的驱动以及整个刻蚀流程中的过程控制，均由一控制装置（图中未示）来控制。
当边缘环25b定位于第一位置时，其接触聚焦环25a，配合该聚焦环25a共同调节基片附近的工艺气体及其等离子体的分布。具体来说，该两个部分形成一个整体的环组件，并以聚焦环25a起到主要的等离子体收敛作用，如图中实线箭头所示，边缘环25b对基片边缘的遮蔽作用非常小甚至未产生遮蔽作用，因此当边缘环25b定位于第一位置时，可进行掩模刻蚀制程，基片W表面附近的等离子体密度不易受到边缘环25b的影响，基片W边缘区域所刻蚀出的硅通孔的剖面形貌得以保证。
较佳的，如图所示，聚焦环25a具有主体部（未标示）和突出部251，该突出部251以狭窄的环形结构突出于在主体部的上表面，环绕于基片W的外周侧。边缘环25b可移动地设置在聚焦环25a的突出部251的外周侧，当其定位于第一位置时，其下表面与聚焦环25a的主体部的上表面接触，由此边缘环25b嵌入聚焦环25a，其突出于聚焦环25a的部分更少，对基片边缘等离子体的遮蔽作用也更小。更佳的，边缘环25b的上表面与突出部251的上表面平齐，如此在进行硅通孔的掩模刻蚀制程时，边缘环25b完全不对基片W边缘区域的等离子体密度产生影响。
当边缘环25b定位于第二位置时，其距离聚焦环25a主体部上表面约5~15mm，如图3中虚线箭头所示，可以有效的阻挡反应腔内的自由基对基片边缘的刻蚀，起到遮蔽或者说抑制等离子体接触基片W周缘的作用。此时通过边缘环25b能够减小基片边缘处的工艺气体及等离子体分布，降低基片边缘处的刻蚀速率，进而保证了整个基片表面的刻蚀均匀性。因此，当边缘环25b定位于第二位置时，可较佳地进行全局刻蚀制程。
为防止基片W在等离子体处理过程中飞出，突出部251可突出于基片上表面1~3mm，用于阻挡基片飞出。在其它实施例中，聚焦环25a也可以不设置突出部但整个上表面突出于基片W上表面1~3mm以防止基片飞出。
此外，反应腔20内还可进一步包括气体聚集环28，其水平设置于进气口22的下方，根据其内径大小可对进气口22附近的工艺气体及其等离子体分布进行约束。气体聚集环28可由铝合金材料制成。反应腔20内还包括绝缘环29，其环绕于基座24。聚焦环25a固定设置于绝缘环29之上并覆盖绝缘环29的上表面，由此绝缘环29可起到固定和支撑聚焦环25a的作用。其中，绝缘环29的横截面形状可以是L形或矩形，本发明并不加以限制。绝缘环29的内侧壁与基座24的外侧壁尽可能的紧密贴合，防止等离子体侵入至基座24的表面上，保护基座24免受损伤。绝缘环29可采用陶瓷或石英等绝缘材料形成。
说明一点，将边缘环25b抬升至气体聚集环28处（即边缘环25b的上表面紧贴气体聚集环28的下表面），同样可实现较佳的全局刻蚀效果。其工作的机理类似于图2实施例，这里不再赘述。
图4是依据本发明一个实施例的等离子体刻蚀形成硅通孔的方法的流程图。该方法中的相邻多个步骤可在同一等离子体处理装置中被连续执行，从而可减少基片在整个硅通孔制作过程中被转移的次数。
可先执行如图4中所示的步骤S1：形成光刻胶图案。可利用惯常使用的光刻系统来实现。形成光刻胶图案的过程通常可包括：以旋涂的方式在基片的整个表面形成一光刻胶层；对该光刻胶层进行曝光、显影，以形成具有开口的光刻胶图案。
通常都是在硅基片的正面已形成好各半导体层310（如图5所示）与各功能元件（图中未示；可以是晶体管等）后，才会开始在硅基片的背面形成硅通孔的工艺。在一个具体实施例中，为减少所需光刻胶的厚度，可先在硅材料层300上形成一硬掩膜层320，如图5所示。与光刻胶相比，该硬掩膜层320相对硅材料层300具有更大的刻蚀选择比。该硬掩膜层320的材质可以是常用的氧化物层，如氧化硅或氮氧化硅等。而后，在该硬掩膜层320上方形成光刻胶图案342，光刻胶图案342内具有开口345，开口345的位置与待形成的硅通孔的位置相对应。
执行如图4中所示的步骤S2：等离子体刻蚀形成硬掩膜图案。可在前面实施例所给出的任一硅通孔刻蚀装置中来实施该步骤。为获得较佳的硬掩膜图案，可将对应的硅通孔刻蚀装置调节为针对掩模刻蚀制程的掩模刻蚀模式。刻蚀形成硬掩膜层图案的过程中，作为掩模的光刻胶图案通常不会被完全损耗而通常会残留一部分。
该等离子体刻蚀形成硬掩膜层的具体过程通常可包括：将硅基片以背面朝上的方式放置于刻蚀装置的反应腔中，并使该刻蚀装置处于掩模刻蚀模式；而后，在合适的反应腔环境条件（包括温度、气压等）下，通入工艺气体用以刻蚀硬掩膜层，从而形成硬掩膜图案。通入的该工艺气体的成分为针对该硬掩膜层的材质而设计。同时，为避免该刻蚀过程对下方硅材料层的误损伤，通入的该工艺气体对硅较迟钝（即，对硅材料层的刻蚀速率很慢）。
本步刻蚀结束所形成的硬掩膜图案322与位于硬掩膜图案322内的开口325，可如图6中所示。
执行如图4中所示的步骤S3：去除残留的光刻胶图案。
传统的去除光刻胶的方法通常为灰化（ashing），采用的装置通常为专用的灰化装置。将表面附着有光刻胶的基片放入该专用的灰化装置内，而后通入灰化气体（如氧气），其中的部分灰化气体被电离为等离子体（plasma）、中性基（radical）等。对光刻胶灰化起作用的主要是中性基，等离子体的存在反而可能损伤已形成的半导体层与功能元件，因而，专用的灰化装置中通常设置过滤元件以拦截等离子体，而只允许灰化气体携带中性基到达光刻胶。
在本发明的一个实施例中，可不采用上述专用的灰化装置，而是继续利用上述用于完成硬掩膜层刻蚀的硅通孔刻蚀装置来执行灰化制程。即，在上述硅通孔刻蚀装置的反应腔内完成步骤S2（刻蚀形成硬掩膜图案）后，并不将硅基片移出该反应腔，而是继续利用该硅通孔刻蚀装置执行灰化制程（即，步骤S3）。具体过程可包括：通入灰化气体（如氧气）至该反应腔；利用等离子体产生装置将至少部分灰化气体电离，以形成中性基与等离子体等；使携带中性基与等离子体的灰化气体流动至硅基片背面，实现对残留光刻胶图案的灰化。灰化过程中存在的等离子体同样可抵达硅基片背面，从而可能对硅基片背面产生腐蚀作用。但是，由于硅基片背面此刻并不存在功能元件与真正起作用的半导体层，因而，硅基片背面的损伤或者缺陷并无大碍。更何况，后续对硅基片背面的减薄步骤也会同时消除该缺陷。
利用上述硅通孔刻蚀装置来实施上述灰化制程时，可令其维持在针对掩模刻蚀制程的掩模刻蚀模式，以减少刻蚀模式切换的频率。
去除残留的光刻胶图案这一步骤结束后，所获得的器件结构可如图7所示。
执行如图4中所示的步骤S4：掩模刻蚀以初步形成硅通孔。
在一个实施例中，可继续将硅基片保持在该硅通孔刻蚀装置的该反应腔内，以完成该刻蚀以初步形成硅通孔的步骤。为获得较佳的硅通孔刻蚀结果，可将对应的硅通孔刻蚀装置调节为针对掩模刻蚀制程的掩模刻蚀模式。在该步骤中，通入的工艺气体的成分为针对硅材料层而设计，并对作为掩模的硬掩膜图案具有极低的刻蚀速率；例如，在一个实施例中，选定的工艺气体对硬掩膜图案与硅材料层的刻蚀选择比可为1:100或更低。本步刻蚀结束时，硬掩膜图案通常不被完全消耗，而会残留一部分。
说明一点，“初步形成硅通孔”这一表述中，“初步”的含义仅在于表示该步骤所形成的硅通孔并不是最终的硅通孔，其在后续步骤还会被进一步加工处理（例如，以全局刻蚀的方式被整体减薄（步骤S6））。也就是说，这里的“初步”丝毫没有要限定这里所形成的硅通孔的形貌的意思。
为方便后续的填充，这里所形成的硅通孔的截面可以是上宽下窄的锥形、梯形或不规则形状。
本步刻蚀结束所获得的初步的硅通孔305的形貌可如图8中所示。
执行如图4中所示的步骤S5：去除残留的硬掩膜图案。
在一个实施例中，可继续将硅基片保持在该硅通孔刻蚀装置的该反应腔内，以完成该去除残留硬掩膜图案的步骤。为本步刻蚀中，可将对应的硅通孔刻蚀装置调节为针对掩模刻蚀制程的掩模刻蚀模式，也可将其调节为针对全局刻蚀制程的全局刻蚀模式。经验证，上述两种模式均可实现符合工艺要求的硬掩膜图案的去除。但是，比较而言，采用掩模刻蚀模式的工艺结果要稍好于采用全局刻蚀模式的工艺结果。在该步骤中，通入的工艺气体的成分为针对硬掩膜层而设计，并对下方的硅材料层具有较低的刻蚀速率。
本步执行结束时所获得的器件结构可如图9中所示。
最后，执行如图4中所示的步骤S6：全局刻蚀以减薄硅通孔。
在一个实施例中，可继续将硅基片保持在该硅通孔刻蚀装置的该反应腔内，以完成该全局刻蚀以减薄硅通孔的步骤。为获得较佳的刻蚀形貌，可将对应的硅通孔刻蚀装置调节为针对全局刻蚀制程的全局刻蚀模式。在该步骤中，通入的工艺气体的成分为针对硅材料层而设计。
本步刻蚀结束所获得的硅通孔的深度已符合设计要求。
在上述实施例中，步骤S2到步骤S6均在同一硅通孔刻蚀装置内执行。在其它实施例中，根据需要，也可仅选取其中的步骤S4至步骤S6在同一硅通孔刻蚀装置内执行。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (20)
1.在硅基片的背面刻蚀形成硅通孔的方法，包括：
将硅基片以背面朝上的方式放置于等离子体刻蚀装置的反应腔中，所述硅基片背面的硅材料层的上方形成有硬掩膜层，所述硬掩膜层上方形成有光刻胶图案；
以所述光刻胶图案为掩模，刻蚀所述硬掩膜层，以形成硬掩膜图案；
去除残余的光刻胶图案；
以所述硬掩膜图案以掩模，刻蚀下方的硅材料层，以初步形成硅通孔；
去除残余的硬掩膜图案；
全局刻蚀所述硅材料层；
将硅基片移出所述反应腔。
2.如权利要求1所述的方法，其中，所述反应腔内至少包括：与供气装置相连的进气区、待处理的硅基片所在的处理区，所述进气区与处理区之间设置有气体聚焦环，所述气体聚焦环的中央设置有开口，所述开口作为气体自所述进气区流通至所述处理区的通道；
所述开口的大小在硅基片的处理过程中可调节；
在所述全局刻蚀阶段所述开口的尺寸小于在所述初步形成硅通孔阶段或形成硬掩膜图案阶段或所述去除残余的硬掩膜图案阶段所述开口的尺寸。
3.如权利要求2所述的方法，其中，用于支撑硅基片的基座的周缘设置有可在竖直方向上升降的边缘环；
所述气体聚焦环的所述开口的大小可通过下面方法来调节：
需要较大的开口尺寸时，使所述边缘环保持在所述基座；
需要较小的开口尺寸时，使所述边缘环升高至某一高度，以使得所述边缘环可遮盖所述开口的一部分空间。
4.如权利要求1所述的方法，其中，用于支撑硅基片的基座的周缘设置有可在竖直方向上升降的边缘环；
在所述初步形成硅通孔阶段或形成硬掩膜图案阶段，所述边缘环保持在所述基座；
在所述全局刻蚀阶段，所述边缘环保持在一明显高于基座的高度。
5.如权利要求4所述的方法，其中，所述边缘环在全局刻蚀阶段中的高度比在初步形成硅通孔阶段或形成硬掩膜图案阶段中的高度高5mm-15mm。
6.如权利要求1所述的方法，其中，最终形成的硅通孔大致呈上宽下窄的锥形或梯形。
7.如权利要求1所述的方法，其中，以灰化的方法去除残余的光刻胶图案。
8.如权利要求1所述的方法，其中，形成硬掩膜图案的步骤、初步形成硅通孔的步骤、去除残余硬掩膜图案的步骤，以及全局刻蚀硅材料层的步骤均以等离子体刻蚀的方式来实施。
9.等离子体刻蚀形成硅通孔的方法，包括：
将硅基片放置于等离子体刻蚀装置的反应腔中，所述硅基片的硅材料层上方形成有图案化的掩模；所述反应腔内至少包括：与供气装置相连的进气区、待处理的硅基片所在的处理区，所述进气区与处理区之间设置有气体聚焦环，所述气体聚焦环的中央设置有开口，所述开口作为气体自所述进气区流通至所述处理区的通道；所述开口的大小在硅基片的处理过程中可调节；
在所述气体聚焦环的所述开口保持在第一尺寸的状态下，等离子体刻蚀所述硅材料层，以在所述硅材料层内初步形成硅通孔；
去除残余的掩模；
在所述气体聚焦环的所述开口保持在第二尺寸的状态下，全局刻蚀所述硅材料层，所述第二尺寸小于所述第一尺寸；
将硅基片移出所述反应腔。
10.如权利要求9所述的方法，其中，所述掩模包括硬掩膜图案。
11.如权利要求9所述的方法，其中，用于支撑硅基片的基座的周缘设置有可在竖直方向上升降的边缘环；
所述气体聚焦环的所述开口的大小可通过下面方法来调节：
需要较大的开口尺寸时，使所述边缘环保持在所述基座；
需要较小的开口尺寸时，使所述边缘环升高至某一高度，以使得所述边缘环可遮盖所述开口的一部分空间。
12.等离子体刻蚀形成硅通孔的方法，包括：
将硅基片放置于等离子体刻蚀装置的反应腔中，所述硅基片的硅材料层上方形成有图案化的掩模；所述反应腔内设置有用于放置硅基片的基座，以及环绕硅基片设置的、可升降的边缘环；
在所述边缘环保持在基座处的状态下，等离子体刻蚀所述硅材料层，以在所述硅材料层内初步形成硅通孔；
去除残余的掩模；
在所述边缘环保持在一明显高于基座的高度的状态下，全局等离子体刻蚀所述硅材料层；
将硅基片移出所述反应腔。
13.如权利要求12所述的方法，其中，所述掩模包括硬掩膜图案。
14.如权利要求12所述的方法，其中，所述边缘环在全局等离子体刻蚀步骤中的高度比在初步形成硅通孔步骤中的高度高5mm-15mm。
15.硅通孔刻蚀装置，包括：
由多个壁围合而成的反应腔，所述反应腔至少被分为三个区域，即：（1）进气区，与供气装置相连，以使气体可进入所述反应腔；（2）处理区，待处理的硅基片设置于所述处理区，所述处理区与进气区相连，以使气体可自所述进气区扩散至处理区；（3）排气区，与所述处理区以及排气装置相连，以使气体可自处理区通过所述排气装置排出至所述反应腔外；
等离子体产生装置，用于作用至反应腔内的气体，以产生处理过程中所需的等离子体；
气体聚焦环，设置于所述进气区与所述处理区之间，所述气体聚焦环的中央设置有开口，所述开口作为气体自所述进气区流通至所述处理区的通道；所述开口的大小在硅基片的处理过程中可调节；
控制装置，用于对硅通孔刻蚀的过程进行控制；在等离子体刻蚀被掩模保护的硅材料层以初步形成硅通孔的步骤中，所述控制装置控制所述气体聚焦环的所述开口保持在第一尺寸；在初步形成硅通孔步骤后的全局等离子体刻蚀无掩模保护的硅材料层的步骤中，所述控制装置控制所述气体聚焦环的所述开口保持在第二尺寸，所述第二尺寸小于所述第一尺寸。
16.如权利要求15所述的硅通孔刻蚀装置，其中，用于支撑硅基片的基座的周缘设置有可在竖直方向上升降的边缘环；
所述控制装置通过控制所述边缘环的升降来实现对所述气体聚焦环的所述开口的尺寸大小的调节：
需要较大的开口尺寸时，所述控制装置控制所述边缘环保持在所述基座；
需要较小的开口尺寸时，所述控制装置控制所述边缘环升高至某一高度，以使得所述边缘环可遮盖所述开口的一部分空间。
17.硅通孔刻蚀装置，包括：
可被抽真空的、气密的反应腔；
位于所述反应腔内、用于放置硅基片的基座；
环绕硅基片设置的、可升降的边缘环；
供气装置，与所述反应腔相连，用于向所述反应腔提供气体；
等离子体产生装置，用于作用至反应腔内的气体，以产生处理过程中所需的等离子体；
控制装置，用于对硅通孔刻蚀的过程进行控制；在等离子体刻蚀被掩模保护的硅材料层以初步形成硅通孔的步骤中，所述控制装置控制所述边缘环保持在基座处；在初步形成硅通孔步骤后的全局等离子体刻蚀无掩模保护的硅材料层的步骤中，所述控制装置控制所述边缘环保持在一明显高于基座的高度。
18.如权利要求17所述的硅通孔刻蚀装置，其中，所述边缘环在全局等离子体刻蚀步骤中的高度比在初步形成硅通孔步骤中的高度高5mm-15mm。
19.如权利要求17所述的硅通孔刻蚀装置，其中，还包括气体聚焦环，所述气体聚焦环的中央设置有开口，所述开口作为气体自所述供气装置流通至所述基座的通道。
20.如权利要求19所述的硅通孔刻蚀装置，其中，在全局等离子体刻蚀步骤中，所述控制装置控制所述边缘环维持于与气体聚焦环齐平的高度或者使所述边缘环紧贴所述气体聚焦环的下表面，以使得所述边缘环可遮盖所述开口的一部分空间。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510318240.0A CN106298498B (zh) | 2015-06-11 | 2015-06-11 | 刻蚀形成硅通孔的方法与硅通孔刻蚀装置 |
| TW105116098A TWI620247B (zh) | 2015-06-11 | 2016-05-24 | 蝕刻形成矽通孔的方法與矽通孔刻蝕裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510318240.0A CN106298498B (zh) | 2015-06-11 | 2015-06-11 | 刻蚀形成硅通孔的方法与硅通孔刻蚀装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298498A true CN106298498A (zh) | 2017-01-04 |
| CN106298498B CN106298498B (zh) | 2018-12-25 |
Family
ID=57659033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510318240.0A Active CN106298498B (zh) | 2015-06-11 | 2015-06-11 | 刻蚀形成硅通孔的方法与硅通孔刻蚀装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106298498B (zh) |
| TW (1) | TWI620247B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114057157A (zh) * | 2020-08-05 | 2022-02-18 | 中国科学院微电子研究所 | 在湿法腐蚀衬底硅中保护正面电路的方法及微电子机械器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165898A (en) * | 1998-10-23 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene patterned conductor layer formation method without etch stop layer |
| US20110094682A1 (en) * | 2009-10-27 | 2011-04-28 | Tokyo Electron Limited | Plasma processing apparatus |
| US20130001754A1 (en) * | 2007-05-24 | 2013-01-03 | Lam Research Corporation | In-situ photoresist strip during plasma etching of active hard mask |
| CN103811331A (zh) * | 2012-11-08 | 2014-05-21 | 中微半导体设备(上海)有限公司 | 一种具有倾斜侧壁刻蚀孔的刻蚀方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5102653B2 (ja) * | 2008-02-29 | 2012-12-19 | 東京エレクトロン株式会社 | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
| US7637269B1 (en) * | 2009-07-29 | 2009-12-29 | Tokyo Electron Limited | Low damage method for ashing a substrate using CO2/CO-based process |
| WO2012148568A1 (en) * | 2011-03-01 | 2012-11-01 | Applied Materials, Inc. | Method and apparatus for substrate transfer and radical confinement |
-
2015
- 2015-06-11 CN CN201510318240.0A patent/CN106298498B/zh active Active
-
2016
- 2016-05-24 TW TW105116098A patent/TWI620247B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165898A (en) * | 1998-10-23 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene patterned conductor layer formation method without etch stop layer |
| US20130001754A1 (en) * | 2007-05-24 | 2013-01-03 | Lam Research Corporation | In-situ photoresist strip during plasma etching of active hard mask |
| US20110094682A1 (en) * | 2009-10-27 | 2011-04-28 | Tokyo Electron Limited | Plasma processing apparatus |
| CN103811331A (zh) * | 2012-11-08 | 2014-05-21 | 中微半导体设备(上海)有限公司 | 一种具有倾斜侧壁刻蚀孔的刻蚀方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114057157A (zh) * | 2020-08-05 | 2022-02-18 | 中国科学院微电子研究所 | 在湿法腐蚀衬底硅中保护正面电路的方法及微电子机械器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201643959A (zh) | 2016-12-16 |
| TWI620247B (zh) | 2018-04-01 |
| CN106298498B (zh) | 2018-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101744625B1 (ko) | 에칭 방법 | |
| TWI570802B (zh) | Electrolytic etching device | |
| TWI584374B (zh) | Plasma etching method and plasma etching device | |
| JP6319687B2 (ja) | プラズマ処理装置及び方法 | |
| KR102505154B1 (ko) | 에칭 방법 | |
| US10468303B2 (en) | Device chip manufacturing method | |
| KR20120100750A (ko) | 플라즈마 처리 장치 | |
| KR20140096277A (ko) | 반도체 장치의 제조 방법 | |
| JP3808902B2 (ja) | プラズマエッチング方法 | |
| CN106298638A (zh) | 刻蚀形成硅通孔的方法 | |
| US6646223B2 (en) | Method for improving ash rate uniformity in photoresist ashing process equipment | |
| CN105895488A (zh) | 等离子体处理装置以及电子部件的制造方法 | |
| CN105789008B (zh) | 等离子体处理装置及等离子体刻蚀方法 | |
| CN107154369A (zh) | 等离子体处理方法 | |
| KR102264005B1 (ko) | 플라즈마 처리 장치 | |
| CN106298498A (zh) | 刻蚀形成硅通孔的方法与硅通孔刻蚀装置 | |
| KR100603099B1 (ko) | 플라즈마 처리 방법 및 장치 | |
| KR101810966B1 (ko) | 유기막을 에칭하는 방법 | |
| JPH04132219A (ja) | プラズマ処理装置とそれを用いる半導体装置の製造方法 | |
| KR20140111599A (ko) | 플라즈마 에칭 방법 | |
| JP7229631B2 (ja) | ウェーハの加工方法 | |
| JP2015220366A (ja) | ウェーハの加工方法 | |
| KR102592414B1 (ko) | 전극 제어 유닛을 구비하는 기판 처리 장치 | |
| JPS63260033A (ja) | プラズマ反応処理装置 | |
| TWI414016B (zh) | 進行電漿蝕刻製程的裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |
|
| CP01 | Change in the name or title of a patent holder |