TW201643959A - 蝕刻形成矽通孔的方法與矽通孔蝕刻裝置 - Google Patents

蝕刻形成矽通孔的方法與矽通孔蝕刻裝置 Download PDF

Info

Publication number
TW201643959A
TW201643959A TW105116098A TW105116098A TW201643959A TW 201643959 A TW201643959 A TW 201643959A TW 105116098 A TW105116098 A TW 105116098A TW 105116098 A TW105116098 A TW 105116098A TW 201643959 A TW201643959 A TW 201643959A
Authority
TW
Taiwan
Prior art keywords
gas
substrate
opening
edge ring
etching
Prior art date
Application number
TW105116098A
Other languages
English (en)
Other versions
TWI620247B (zh
Inventor
jun-liang Li
Tu-Qiang Ni
Original Assignee
Advanced Micro Fab Equip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fab Equip Inc filed Critical Advanced Micro Fab Equip Inc
Publication of TW201643959A publication Critical patent/TW201643959A/zh
Application granted granted Critical
Publication of TWI620247B publication Critical patent/TWI620247B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種蝕刻形成矽通孔的方法與矽通孔蝕刻裝置。其中在矽基片的背面蝕刻形成矽通孔的方法，其包括：將矽基片以背面朝上的方式放置於電漿蝕刻裝置的反應腔中，矽基片背面的矽材料層的上方形成有硬遮罩層，硬遮罩層上方形成有光阻圖案；以所述光阻圖案為遮罩，蝕刻所述硬遮罩層，以形成硬遮罩圖案；去除殘餘的光阻圖案；以所述硬遮罩圖案作為遮罩，蝕刻下方的矽材料層，以初步形成矽通孔；去除殘餘的硬遮罩圖案；全域蝕刻所述矽材料層；將矽基片移出反應腔。

Description

蝕刻形成矽通孔的方法與矽通孔蝕刻裝置
本發明係關於一種電漿蝕刻裝置與方法，尤其是矽通孔(TSV，即Through-Silicon Via)的電漿蝕刻裝置與方法。
典型的矽通孔製作製程通常包括多個步驟：(a)在矽基片的矽材料層上形成光阻圖案；(b)以光阻圖案為遮罩，電漿蝕刻矽材料層，以在矽材料層內初步形成矽通孔；(c)去除殘餘的光阻圖案；(d)在無遮罩保護的狀態下，全域電漿蝕刻矽材料層，以減薄矽通孔使其達到預定的高度。
上述的每一步驟都需要在特定的處理裝置中執行。比如，步驟(a)通常在一光刻設備中執行；步驟(b)通常在一電感耦合電漿(ICP，Inductive Coupled Plasma)處理裝置中執行；步驟(c)通常在一灰化(ashing)裝置中執行；步驟(d)通常在另一電漿處理裝置中執行。也就是說，在整個矽通孔製作過程中，矽基片需要在上述不同的處理裝置之間來回傳送。
本發明的一個目的是提供一種矽通孔蝕刻裝置，該矽通孔蝕刻裝置能夠連續執行矽通孔製作製程中的多個(本發明中，在未作特別說明時，“多個”均指的是兩個或更多)相鄰步驟，這些相鄰步驟(如前面列舉的步驟(b)至步驟(d))在現有技術中原本需要在不同處理裝置中完成。
本發明的另一目的是提供一種蝕刻形成矽通孔的方法，該方法中的多個相鄰步驟能夠在同一處理裝置中實施，從而減少了矽基片在矽通孔製作過程中被轉移的次數。
本發明的又一目的是提供一種矽通孔蝕刻裝置，該矽通孔蝕刻裝置能夠執行矽通孔製作製程中的多個步驟，這些步驟(如前面列舉的步驟(b)與步驟(d))在現有技術中原本需要在不同處理裝置中完成，從而減少了整個矽通孔製作製程中要應用到的設備的數量。
根據本發明的一態樣，提供一種在矽基片的背面蝕刻形成矽通孔的方法，其包括：將矽基片以背面朝上的方式放置於電漿蝕刻裝置的反應腔中，矽基片背面的矽材料層的上方形成有硬遮罩層，硬遮罩層上方形成有光阻圖案；以光阻圖案為遮罩，蝕刻硬遮罩層，以形成硬遮罩圖案；去除殘餘的光阻圖案；以硬遮罩圖案作為遮罩，蝕刻下方的矽材料層，以初步形成矽通孔；去除殘餘的硬遮罩圖案；全域蝕刻矽材料層；將矽基片移出反應腔。
較佳地，反應腔內至少包括：與供氣裝置相連的進氣區、待處理的矽基片所在的處理區，進氣區與處理區之間設置有氣體聚焦環，氣體聚焦環的中央設置有開口，開口作為氣體自進氣區流通至處理區的通道；開口的大小在矽基片的處理過程中可調節；在全域蝕刻階段，開口的尺寸小於在初步形成矽通孔階段或形成硬遮罩圖案階段或去除殘餘的硬遮罩圖案階段的開口的尺寸。
較佳地，用於支撐矽基片的基座的周緣設置有可在垂直方向上升降的邊緣環；氣體聚焦環的開口的大小可藉由下面方法來調節：需要較大的開口尺寸時，使邊緣環保持在基座；需要較小的開口尺寸時，使邊緣環升高至某一高度，以使得邊緣環可遮蓋開口的一部分空間。
較佳地，用於支撐矽基片的基座的周緣設置有可在垂直方向上升降的邊緣環；在初步形成矽通孔階段或形成硬遮罩圖案階段，邊緣環保持在基座；在全域蝕刻階段，邊緣環保持在一明顯高於基座的高度。
較佳地，邊緣環在全域蝕刻階段中的高度比在初步形成矽通孔階段或形成硬遮罩圖案階段中的高度高5mm~15mm。
較佳地，最終形成的矽通孔大致呈上寬下窄的錐形或梯形。
較佳地，以灰化的方法去除殘餘的光阻圖案。
較佳地，形成硬遮罩圖案的步驟、初步形成矽通孔的步驟、去除殘餘硬遮罩圖案的步驟，以及全域蝕刻矽材料層的步驟均以電漿蝕刻的方式來實施。
根據本發明的另一態樣，提供一種電漿蝕刻形成矽通孔的方法，其包括：將矽基片放置於電漿蝕刻裝置的反應腔中，矽基片的矽材料層上方形成有圖案化的遮罩；反應腔內至少包括：與供氣裝置相連的進氣區、待處理的矽基片所在的處理區，進氣區與處理區之間設置有氣體聚焦環，氣體聚焦環的中央設置有開口，開口作為氣體自進氣區流通至處理區的通道；開口的大小在矽基片的處理過程中可調節；在氣體聚焦環的開口保持在第一尺寸的狀態下，電漿蝕刻所述矽材料層，以在矽材料層內初步形成矽通孔；去除殘餘的遮罩；在氣體聚焦環的開口保持在第二尺寸的狀態下，全域蝕刻所述矽材料層，第二尺寸小於第一尺寸；將矽基片移出反應腔。
較佳地，遮罩包括硬遮罩圖案。
較佳地，用於支撐矽基片的基座的周緣設置有可在垂直方向上升降的邊緣環；氣體聚焦環的開口的大小可藉由下面方法來調節：需要較大的開口尺寸時，使邊緣環保持在基座；需要較小的開口尺寸時，使邊緣環升高至某一高度，以使得邊緣環可遮蓋開口的一部分空間。
根據本發明的又一態樣，提供一種電漿蝕刻形成矽通孔的方法，其包括：將矽基片放置於電漿蝕刻裝置的反應腔中，矽基片的矽材料層上方形成有圖案化的遮罩；反應腔內設置有用於放置矽基片的基座，以及環繞矽基片設置的、可升降的邊緣環；在邊緣環保持在基座處的狀態下，電漿蝕刻矽材料層，以在矽材料層內初步形成矽通孔；去除殘餘的遮罩；在邊緣環保持在一明顯高於基座的高度的狀態下，全域電漿蝕刻矽材料層；將矽基片移出反應腔。
較佳地，遮罩包括硬遮罩圖案。
較佳地，邊緣環在全域電漿蝕刻步驟中的高度比在初步形成矽通孔步驟中的高度高5mm~15mm。
根據本發明的再一態樣，提供一種矽通孔蝕刻裝置，其包括：由多個壁圍合而成的反應腔，反應腔至少被分為三個區域，即：(1)進氣區，與供氣裝置相連，以使氣體可進入反應腔；(2)處理區，待處理的矽基片設置於處理區，處理區與進氣區相連，以使氣體可自進氣區擴散至處理區；(3)排氣區，與處理區以及排氣裝置相連，以使氣體可自處理區通過排氣裝置排出至反應腔外；電漿產生裝置，用於作用至反應腔內的氣體，以產生處理過程中所需的電漿；氣體聚焦環，設置於進氣區與處理區之間，氣體聚焦環的中央設置有開口，開口作為氣體自進氣區流通至處理區的通道；開口的大小在矽基片的處理過程中可調節；控制裝置，用於對矽通孔蝕刻的過程進行控制；在電漿蝕刻被遮罩保護的矽材料層以初步形成矽通孔的步驟中，控制裝置控制氣體聚焦環的開口保持在第一尺寸；在初步形成矽通孔步驟後的全域電漿蝕刻無遮罩保護的矽材料層的步驟中，控制裝置控制氣體聚焦環的開口保持在第二尺寸，第二尺寸小於第一尺寸。
較佳地，用於支撐矽基片的基座的周緣設置有可在垂直方向上升降的邊緣環；控制裝置藉由控制邊緣環的升降來實現對氣體聚焦環的開口的尺寸大小的調節：需要較大的開口尺寸時，控制裝置控制邊緣環保持在基座；需要較小的開口尺寸時，控制裝置控制邊緣環升高至某一高度，以使得邊緣環可遮蓋開口的一部分空間。
根據本發明的另一態樣，提供一種矽通孔蝕刻裝置，其包括：可被抽真空的、氣密的反應腔；位於反應腔內、用於放置矽基片的基座；環繞矽基片設置的、可升降的邊緣環；供氣裝置，與反應腔相連，用於向反應腔提供氣體；電漿產生裝置，用於作用至反應腔內的氣體，以產生處理過程中所需的電漿；控制裝置，用於對矽通孔蝕刻的過程進行控制；在電漿蝕刻被遮罩保護的矽材料層以初步形成矽通孔的步驟中，控制裝置控制邊緣環保持在基座處；在初步形成矽通孔步驟後的全域電漿蝕刻無遮罩保護的矽材料層的步驟中，控制裝置控制邊緣環保持在一明顯高於基座的高度。
較佳地，邊緣環在全域電漿蝕刻步驟中的高度比在初步形成矽通孔步驟中的高度高5mm~15mm。
較佳地，還包括氣體聚焦環，氣體聚焦環的中央設置有開口，開口作為氣體自供氣裝置流通至基座的通道。
較佳地，在全域電漿蝕刻步驟中，控制裝置控制邊緣環維持於與氣體聚焦環齊平的高度或者使邊緣環緊貼氣體聚焦環的下表面，以使得邊緣環可遮蓋開口的一部分空間。
以下結合附圖，對本發明電漿蝕刻形成矽通孔的方法與矽通孔蝕刻裝置進行說明。需強調的是，這裡僅是示例型的闡述，不排除有其他利用本發明的實施方式。
作為一種較常見的高深寬比結構，矽通孔通常具有較大的深度(幾百至上千微米)，因而通常會採用蝕刻速率較快的電感耦合電漿(ICP)處理裝置來實施主要的蝕刻步驟。矽通孔製作製程的主要蝕刻步驟通常包括：局部電漿蝕刻以初步形成矽通孔的步驟(相當於前述的步驟(b))與全域電漿蝕刻的步驟(相當於前述的步驟(d))。
在上述的局部蝕刻前，通常會預先在待蝕刻的矽材料層上形成圖形化的光阻層或硬遮罩層(該圖形化的光阻層或硬遮罩層可被稱為光阻圖案或硬遮罩圖案)。在局部蝕刻過程中，利用該圖形化的光阻層或硬遮罩層作為遮罩，然後以合適的製程氣體產生電漿並將其用到未被遮罩保護的矽材料區域，從而蝕刻出矽通孔。由於通常需要圖形化的光阻層或硬遮罩層來作為保護層，上述局部蝕刻步驟/製程在本發明的說明書中根據需要有時也會被稱為圖形蝕刻步驟/製程，或者遮罩蝕刻步驟/製程。
在初步蝕刻出矽通孔之後，通常還需要再執行不需要遮罩的全域蝕刻(也可稱之為無圖形蝕刻(blanket etching))製程以對所形成的矽通孔進行減薄以最終形成所期望深度的矽通孔。
若利用針對遮罩蝕刻製程而設計或配置的電漿蝕刻裝置，執行上述全域蝕刻製程，通常會發生基片邊緣區域的蝕刻速率明顯快於中央區域的情形，這將造成整個基片範圍內各矽通孔結構在被減薄深度、頂部特徵尺寸和底部特徵尺寸等各方面的不一致，進而影響產品良率。因而，通常會在不同的蝕刻裝置中分別實施上述遮罩蝕刻和全域蝕刻製程；但這會造成成本的增加(因為需要購置兩台不同的蝕刻裝置)。
針對上述缺陷，本發明在矽通孔蝕刻裝置中的反應腔內設置一開口寬度可調節的氣體聚焦環，在不同的應用情況(如，全域蝕刻製程或遮罩蝕刻製程)中該氣體聚焦環的開口寬度可進行適應性調整，從而使得在不同的應用情況中其均可保證或改善蝕刻的均勻性。
第1圖與第2圖是本發明一實施例中的矽通孔蝕刻裝置的結構示意圖。該矽通孔蝕刻裝置典型地為一電感耦合等離子處理裝置，如第1圖和第2圖所示，其包括由各個壁圍成的、氣密的反應腔10。反應腔10頂部具有絕緣蓋板11，底部設置有用於夾持待處理基片W的基座14。
與設置於反應腔外的供氣裝置(圖中未示；其可包括氣體源、進氣管道與流量控制裝置等)相連的進氣口12設置在反應腔的側壁上，以供製程氣體進入反應腔10。在其他實施例中，進氣口也可設置在絕緣蓋板11上。
排氣口(圖中未示)通常可設置在反應腔10的底壁上。排氣口可與反應腔外的排氣裝置(如，泵)相連，以在抽氣裝置的作用下使得反應後的製程氣體可持續排出，從而使得反應腔可維持在特定的氣壓範圍內；反應後生成雜質的持續排出也可避免或降低基片遭受污染的風險。
絕緣蓋板11上設置有電感耦合線圈13，該線圈13藉由匹配器(圖中未示)與射頻源(圖中未示)連接。藉由在線圈13中通入射頻電流產生交變的磁場，進而在反應腔10內感生出電場，將製程氣體電離生成電漿。因而，這裡的線圈13、匹配器與射頻源等可被統稱為電漿產生裝置。
進氣口12的下方設置有內徑為ΦD1的氣體聚焦環16(內徑ΦD1即氣體聚焦環16中央區域設置的開口的寬度或直徑)。氣體聚集環16可由鋁合金材料製成。氣體聚焦環16根據其內徑大小可對進氣口12附近的製程氣體及其電漿分佈進行約束。
氣體聚焦環16的設置使得自進氣口12進入的氣體以及由該氣體電離產生的電漿與自由基(radical)都必須經氣體聚焦環16的開口才能到達基片表面，實現對基片的處理加工。反應後的氣體以及部分來不及參與反應的氣體都會自基座14周邊的通道向下自排氣口排出。由上述對氣體流通路徑的分析，可大體將反應腔10的內部空間劃分為三個區域：(1)位於氣體聚焦環16上方的進氣區；(2)位於氣體聚焦環16與基片W之間的處理區；(3)位於基片W下方的排氣區。
覆蓋環15設於基片W的周圍，用於保護基座14免受電漿轟擊而損傷。同樣設置在基片W周圍、並可升降的邊緣環17位於覆蓋環15上方。邊緣環17可為由例如陶瓷等絕緣材料製成。邊緣環17具有較小(相對於氣體聚焦環16的內徑ΦD1而言)的內徑ΦD2。在圖示的實施例中，邊緣環17的內徑ΦD2小於基片W的直徑，因而，部分邊緣環17會延伸到基片W的正上方。在其他實施例中，邊緣環17的內徑ΦD2也可稍大於基片W的直徑，這樣，邊緣環17即便在降至最低位置處時，也不會遮蓋到基片W。
邊緣環17的升降由驅動單元18驅動。驅動單元18對邊緣環17的驅動以及整個蝕刻流程中的過程控制，均由一控制裝置(圖中未示)來控制。當需要進行全域蝕刻製程時，在控制裝置的控制下，驅動單元18使邊緣環17接近氣體聚焦環16(如第2圖所示狀態)。由於邊緣環17內徑較小，氣體聚焦環16所通過的製程氣體和電漿被限制在邊緣環17範圍內，由此可阻止或抑制電漿接觸基片周緣，降低基片邊緣的蝕刻速率。當需要進行遮罩蝕刻製程時，在控制裝置的控制下，驅動單元18會使邊緣環17接近基座14表面(如第1圖所示狀態)，氣體聚焦環16使得製程氣體及電漿能夠在較大範圍內擴散下降。
在其他實施例中，邊緣環17的外徑可小於或大致等於氣體聚焦環16的內徑ΦD1，這樣，邊緣環17在上升至氣體聚焦環16高度時，邊緣環17將不再停止於氣體聚焦環16的下表面，而能夠進一步進入至氣體聚焦環16的開口內。在全域蝕刻製程中，將邊緣環17維持在氣體聚焦環16的開口內或該位置的附近，同樣可實現較佳的製程結果。
第3圖是本發明另一實施例中的矽通孔蝕刻裝置的結構示意圖。如第3圖所示，該矽通孔蝕刻裝置包括反應腔20。反應腔20上方具有絕緣蓋板21，絕緣蓋板21通常為陶瓷介電材料。反應腔側壁靠近頂部處設有用於向反應腔20內部輸入製程氣體的進氣口22。反應腔20底部設置有用於夾持待處理基片W的基座24(通常可為靜電夾盤)。在絕緣蓋板21的外側上方配置電感耦合線圈23，藉由圖中未示出的射頻源向線圈23提供射頻電流在反應腔20內感生出電場，以此對由進氣口22引入到腔室內的製程氣體進行電離並產生電漿，以對基片W進行蝕刻等處理。此外，本實施例中，進氣口22是形成在反應腔20的側壁靠近絕緣蓋板處，但在其他實施例中其也可以是形成於絕緣蓋板中，本發明並不加以限制。
在基片W外周側環繞設有環組件。如圖所示，環組件可包括至少兩個部分：聚焦環25a和邊緣環25b。聚焦環25a圍繞基片W的外周緣而固定設置，其內徑大於基片W的外徑，以在基片W周圍提供一個相對封閉環境的同時防止對基片W邊緣區域的遮蔽。邊緣環25b以可移動/可升降地方式設置在聚焦環25a之上，其截面形狀可以是矩形或梯形，但其內徑大於聚焦環25a的內徑(在圖中所示實施例中，聚焦環25a的內徑大致與基座24的外徑相當，邊緣環25b的內徑明顯大於基座24的外徑)。因此，邊緣環25b內周緣至基片W的最小水平距離要大於聚焦環25a內周緣至基片W的水平距離。當邊緣環25b截面形狀為矩形時，該矩形的寬度約為腔室20半徑的1/4至2/3，能夠達到更好的電漿調節的效果。聚焦環25a和邊緣環25b均為例如陶瓷等絕緣材料製成。邊緣環25b藉由支撐桿26定位於聚焦環25a的表面之上。支撐桿26較佳為沿邊緣環25b的周向均勻分佈為多個，如三個。每個支撐桿26的一端與邊緣環25b固定連接，另一端連接驅動單元27。本實施例中，驅動單元27設於反應腔20外部，其可包含電機、氣缸等設備，用於使支撐桿26與邊緣環25b在垂直方向升降以使邊緣環25b接近或遠離基片W。具體來說，驅動單元27驅動邊緣環25b在垂直方向上的第一位置和第二位置之間移動，並根據需要將邊緣環25b定位於第一位置或第二位置。與前面第1圖與第2圖所對應的實施例相類似，驅動單元27對邊緣環25b的驅動以及整個蝕刻流程中的過程控制，均由一控制裝置(圖中未示)來控制。
當邊緣環25b定位於第一位置時，其接觸聚焦環25a，配合該聚焦環25a共同調節基片附近的製程氣體及其電漿的分佈。具體來說，該兩個部分形成一個整體的環組件，並以聚焦環25a起到主要的電漿收斂作用，如圖中實線箭頭所示，邊緣環25b對基片邊緣的遮蔽作用非常小甚至未產生遮蔽作用，因此當邊緣環25b定位於第一位置時，可進行遮罩蝕刻製程，基片W表面附近的電漿密度不易受到邊緣環25b的影響，基片W邊緣區域所蝕刻出的矽通孔的剖面形貌得以保證。
較佳的，如圖所示，聚焦環25a具有主體部(未標示)和突出部251，該突出部251以狹窄的環形結構突出於在主體部的上表面，環繞於基片W的外周側。邊緣環25b可移動地設置在聚焦環25a的突出部251的外周側，當其定位於第一位置時，其下表面與聚焦環25a的主體部的上表面接觸，由此邊緣環25b嵌入聚焦環25a，其突出於聚焦環25a的部分更少，對基片邊緣電漿的遮蔽作用也更小。更佳的，邊緣環25b的上表面與突出部251的上表面平齊，如此在進行矽通孔的遮罩蝕刻製程時，邊緣環25b完全不對基片W邊緣區域的電漿密度產生影響。
當邊緣環25b定位於第二位置時，其距離聚焦環25a主體部上表面約5~15mm，如第3圖中虛線箭頭所示，可以有效的阻擋反應腔內的自由基對基片邊緣的蝕刻，起到遮蔽或者說抑制電漿接觸基片W周緣的作用。此時藉由邊緣環25b能夠減小基片邊緣處的製程氣體及電漿分佈，降低基片邊緣處的蝕刻速率，進而保證了整個基片表面的蝕刻均勻性。因此，當邊緣環25b定位於第二位置時，可較佳地進行全域蝕刻製程。
為防止基片W在電漿處理過程中飛出，突出部251可突出於基片上表面1~3mm，用於阻擋基片飛出。在其他實施例中，聚焦環25a也可以不設置突出部但整個上表面突出於基片W上表面1~3mm以防止基片飛出。
此外，反應腔20內還可進一步包括氣體聚集環28，其水平設置於進氣口22的下方，根據其內徑大小可對進氣口22附近的製程氣體及其電漿分佈進行約束。氣體聚集環28可由鋁合金材料製成。反應腔20內還包括絕緣環29，其環繞於基座24。聚焦環25a固定設置於絕緣環29之上並覆蓋絕緣環29的上表面，由此絕緣環29可起到固定和支撐聚焦環25a的作用。其中，絕緣環29的橫截面形狀可以是L形或矩形，本發明並不加以限制。絕緣環29的內側壁與基座24的外側壁盡可能的緊密貼合，防止電漿侵入至基座24的表面上，保護基座24免受損傷。絕緣環29可採用陶瓷或石英等絕緣材料形成。
說明一點，將邊緣環25b抬升至氣體聚集環28處(即邊緣環25b的上表面緊貼氣體聚集環28的下表面)，同樣可實現較佳的全域蝕刻效果。其作用的機制類似於第2圖實施例，這裡不再贅述。
第4圖是依據本發明一個實施例的電漿蝕刻形成矽通孔的方法的流程圖。該方法中的相鄰多個步驟可在同一電漿處理裝置中被連續執行，從而可減少基片在整個矽通孔製作過程中被轉移的次數。
可先執行如第4圖中所示的步驟S1：形成光阻圖案。可利用通常使用的光刻系統來實現。形成光阻圖案的過程通常可包括：以旋塗的方式在基片的整個表面形成一光阻層；對該光阻層進行曝光、顯影，以形成具有開口的光阻圖案。
通常都是在矽基片的正面已形成好各半導體層310(如第5圖所示)與各功能元件(圖中未示；可以是晶體管等)後，才會開始在矽基片的背面形成矽通孔的製程。在一個具體實施例中，為減少所需光阻的厚度，可先在矽材料層300上形成一硬遮罩層320，如第5圖所示。與光阻相比，該硬遮罩層320相對矽材料層300具有更大的蝕刻選擇比。該硬遮罩層320的材質可以是常用的氧化物層，如氧化矽或氮氧化矽等。而後，在該硬遮罩層320上方形成光阻圖案342，光阻圖案342內具有開口345，開口345的位置與待形成的矽通孔的位置相對應。
執行如第4圖中所示的步驟S2：電漿蝕刻形成硬遮罩圖案。可在前面實施例所給出的任一矽通孔蝕刻裝置中來實施該步驟。為獲得較佳的硬遮罩圖案，可將對應的矽通孔蝕刻裝置調節為針對遮罩蝕刻製程的遮罩蝕刻模式。蝕刻形成硬遮罩層圖案的過程中，作為遮罩的光阻圖案通常不會被完全損耗而通常會殘留一部分。
該電漿蝕刻形成硬遮罩層的具體過程通常可包括：將矽基片以背面朝上的方式放置於蝕刻裝置的反應腔中，並使該蝕刻裝置處於遮罩蝕刻模式；而後，在合適的反應腔環境條件(包括溫度、氣壓等)下，通入製程氣體用以蝕刻硬遮罩層，從而形成硬遮罩圖案。通入的該製程氣體的成分為針對該硬遮罩層的材質而設計。同時，為避免該蝕刻過程對下方矽材料層的誤損傷，通入的該製程氣體對矽較遲鈍(即，對矽材料層的蝕刻速率很慢)。
本步蝕刻結束所形成的硬遮罩圖案322與位於硬遮罩圖案322內的開口325，可如第6圖中所示。
執行如第4圖中所示的步驟S3：去除殘留的光阻圖案。
傳統的去除光阻的方法通常為灰化(ashing)，採用的裝置通常為專用的灰化裝置。將表面附著有光阻的基片放入該專用的灰化裝置內，而後通入灰化氣體(如氧氣)，其中的部分灰化氣體被電離為電漿(plasma)、自由基(radical)等。對光阻灰化起作用的主要是自由基，電漿的存在反而可能損傷已形成的半導體層與功能元件，因而，專用的灰化裝置中通常設置過濾元件以攔截電漿，而只允許灰化氣體攜帶自由基到達光阻。
在本發明的一個實施例中，可不採用上述專用的灰化裝置，而是繼續利用上述用於完成硬遮罩層蝕刻的矽通孔蝕刻裝置來執行灰化製程。即，在上述矽通孔蝕刻裝置的反應腔內完成步驟S2(蝕刻形成硬遮罩圖案)後，並不將矽基片移出該反應腔，而是繼續利用該矽通孔蝕刻裝置執行灰化製程(即，步驟S3)。具體過程可包括：通入灰化氣體(如氧氣)至該反應腔；利用電漿產生裝置將至少部分灰化氣體電離，以形成自由基與電漿等；使攜帶自由基與電漿的灰化氣體流動至矽基片背面，實現對殘留光阻圖案的灰化。灰化過程中存在的電漿同樣可抵達矽基片背面，從而可能對矽基片背面產生腐蝕作用。但是，由於矽基片背面此刻並不存在功能元件與真正起作用的半導體層，因而，矽基片背面的損傷或者缺陷並無大礙。更何況，後續對矽基片背面的減薄步驟也會同時消除該缺陷。
利用上述矽通孔蝕刻裝置來實施上述灰化製程時，可令其維持在針對遮罩蝕刻製程的遮罩蝕刻模式，以減少蝕刻模式切換的頻率。
去除殘留的光阻圖案這一步驟結束後，所獲得的器件結構可如第7圖所示。
執行如第4圖中所示的步驟S4：遮罩蝕刻以初步形成矽通孔。
在一個實施例中，可繼續將矽基片保持在該矽通孔蝕刻裝置的該反應腔內，以完成該蝕刻以初步形成矽通孔的步驟。為獲得較佳的矽通孔蝕刻結果，可將對應的矽通孔蝕刻裝置調節為針對遮罩蝕刻製程的遮罩蝕刻模式。在該步驟中，通入的製程氣體的成分為針對矽材料層而設計，並對作為遮罩的硬遮罩圖案具有極低的蝕刻速率；例如，在一個實施例中，選定的製程氣體對硬遮罩圖案與矽材料層的蝕刻選擇比可為1:100或更低。本步蝕刻結束時，硬遮罩圖案通常不被完全消耗，而會殘留一部分。
說明一點，“初步形成矽通孔”這一表述中，“初步”的含義僅在於表示該步驟所形成的矽通孔並不是最終的矽通孔，其在後續步驟還會被進一步加工處理(例如，以全域蝕刻的方式被整體減薄(步驟S6))。也就是說，這裡的“初步”絲毫沒有要限定這裡所形成的矽通孔的形貌的意思。
為方便後續的填充，這裡所形成的矽通孔的截面可以是上寬下窄的錐形、梯形或不規則形狀。
本步蝕刻結束所獲得的初步的矽通孔305的形貌可如第8圖中所示。
執行如第4圖中所示的步驟S5：去除殘留的硬遮罩圖案。
在一個實施例中，可繼續將矽基片保持在該矽通孔蝕刻裝置的該反應腔內，以完成該去除殘留硬遮罩圖案的步驟。為本步驟的蝕刻中，可將對應的矽通孔蝕刻裝置調節為針對遮罩蝕刻製程的遮罩蝕刻模式，也可將其調節為針對全域蝕刻製程的全域蝕刻模式。經驗證，上述兩種模式均可實現符合製程要求的硬遮罩圖案的去除。但是，比較而言，採用遮罩蝕刻模式的製程結果要稍好於採用全域蝕刻模式的製程結果。在該步驟中，通入的製程氣體的成分為針對硬遮罩層而設計，並對下方的矽材料層具有較低的蝕刻速率。
本步執行結束時所獲得的器件結構可如第9圖中所示。
最後，執行如第4圖中所示的步驟S6：全域蝕刻以減薄矽通孔。
在一個實施例中，可繼續將矽基片保持在該矽通孔蝕刻裝置的該反應腔內，以完成該全域蝕刻以減薄矽通孔的步驟。為獲得較佳的蝕刻形貌，可將對應的矽通孔蝕刻裝置調節為針對全域蝕刻製程的全域蝕刻模式。在該步驟中，通入的製程氣體的成分為針對矽材料層而設計。
本步蝕刻結束所獲得的矽通孔的深度已符合設計要求。
在上述實施例中，步驟S2到步驟S6均在同一矽通孔蝕刻裝置內執行。在其他實施例中，根據需要，也可僅選取其中的步驟S4至步驟S6在同一矽通孔蝕刻裝置內執行。
儘管本發明的內容已經藉由上述較佳地實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在所屬技術領域中具有通常知識者閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的發明申請專利範圍來限定。
10、20‧‧‧反應腔
11、21‧‧‧絕緣蓋板
12、22‧‧‧進氣口
13、23‧‧‧電感耦合線圈
14、24‧‧‧基座
15‧‧‧覆蓋環
16、28‧‧‧氣體聚焦環
17、25b‧‧‧邊緣環
18、27‧‧‧驅動單元
251‧‧‧突出部
25a‧‧‧聚焦環
26‧‧‧支撐桿
29‧‧‧絕緣環
300‧‧‧矽材料層
305‧‧‧矽通孔
310‧‧‧半導體層
320‧‧‧硬遮罩層
322‧‧‧硬遮罩圖案
325、345‧‧‧開口
342‧‧‧光阻圖案
S1~S6‧‧‧步驟
W‧‧‧基片
ΦD1、ΦD2‧‧‧內徑
第1圖與第2圖是本發明一實施例的矽通孔蝕刻裝置的結構示意圖；
第3圖是本發明另一實施例的矽通孔蝕刻裝置的結構示意圖；
第4圖至第9圖是本發明一實施例的蝕刻形成矽通孔的方法的示意圖。
S1~S6‧‧‧步驟

Claims (20)

  1. 一種在矽基片的背面蝕刻形成矽通孔的方法，其包括： 將該矽基片以背面朝上的方式放置於一電漿蝕刻裝置的一反應腔中，該矽基片背面的一矽材料層的上方形成有一硬遮罩層，該硬遮罩層上方形成有一光阻圖案； 以該光阻圖案作為遮罩，蝕刻該硬遮罩層，以形成一硬遮罩圖案； 去除殘餘的該光阻圖案； 以該硬遮罩圖案作為遮罩，蝕刻下方的該矽材料層，以初步形成該矽通孔； 去除殘餘的該硬遮罩圖案； 全域蝕刻該矽材料層； 將該矽基片移出該反應腔。
  2. 如申請專利範圍第1項所述之方法，其中該反應腔內係至少包括：與一供氣裝置相連的一進氣區、待處理的該矽基片所在的一處理區，該進氣區與該處理區之間設置有一氣體聚焦環，該氣體聚焦環的中央設置有一開口，該開口作為氣體自該進氣區流通至該處理區的通道； 該開口的大小在該矽基片的處理過程中係為可調節的； 在全域蝕刻階段的該開口的尺寸小於在初步形成該矽通孔階段或形成該硬遮罩圖案階段或去除殘餘的該硬遮罩圖案階段的該開口的尺寸。
  3. 如申請專利範圍第2項所述之方法，其中用於支撐該矽基片的一基座的周緣設置有在垂直方向上可升降的一邊緣環； 該氣體聚焦環的該開口的大小係藉由下面方法來調節： 需要較大的開口尺寸時，使該邊緣環保持在靠近該基座的一第一高度； 需要較小的開口尺寸時，使該邊緣環升高至靠近該氣體聚焦環的一第二高度，以使得該邊緣環遮蓋該開口的一部分空間。
  4. 如申請專利範圍第1項所述之方法，其中用於支撐該矽基片的一基座的周緣設置有在垂直方向上可升降的一邊緣環； 在初步形成該矽通孔階段或形成該硬遮罩圖案階段，該邊緣環保持在靠近該基座的一第一高度； 在全域蝕刻階段，該邊緣環保持在靠近一氣體聚焦環的的一第二高度。
  5. 如申請專利範圍第4項所述之方法，其中該邊緣環在全域蝕刻階段中的高度比在初步形成該矽通孔階段或形成該硬遮罩圖案階段中的高度高5mm~15mm。
  6. 如申請專利範圍第1項所述之方法，其中最終形成的該矽通孔係呈上寬下窄的錐形或梯形。
  7. 如申請專利範圍第1項所述之方法，其中以灰化的方法去除殘餘的該光阻圖案。
  8. 如申請專利範圍第1項所述之方法，其中，形成該硬遮罩圖案的步驟、初步形成該矽通孔的步驟、去除殘餘該硬遮罩圖案的步驟，以及全域蝕刻該矽材料層的步驟均以電漿蝕刻的方式來實施。
  9. 一種電漿蝕刻形成矽通孔的方法，包括： 將一矽基片放置於一電漿蝕刻裝置的一反應腔中，該矽基片的一矽材料層上方形成有圖案化的一遮罩；該反應腔內係至少包括：與一供氣裝置相連的一進氣區、待處理的該矽基片所在的一處理區，該進氣區與該處理區之間設置有一氣體聚焦環，該氣體聚焦環的中央設置有一開口，該開口作為氣體自該進氣區流通至該處理區的通道；該開口的大小在該矽基片的處理過程中係為可調節的； 在該氣體聚焦環的該開口保持在一第一尺寸的狀態下，電漿蝕刻該矽材料層，以在該矽材料層內初步形成該矽通孔； 去除殘餘的該遮罩； 在該氣體聚焦環的該開口保持在一第二尺寸的狀態下，全域蝕刻該矽材料層，該第二尺寸小於該第一尺寸； 將該矽基片移出該反應腔。
  10. 如申請專利範圍第9項所述之方法，其中該遮罩係包括一硬遮罩圖案。
  11. 如申請專利範圍第9項所述之方法，其中用於支撐該矽基片的一基座的周緣設置有在垂直方向上可升降的一邊緣環； 該氣體聚焦環的該開口的大小係藉由下面方法來調節： 需要較大的開口尺寸時，使該邊緣環保持在靠近該基座的一第一高度； 需要較小的開口尺寸時，使該邊緣環升高至靠近該氣體聚焦環的一第二高度，以使得該邊緣環遮蓋該開口的一部分空間。
  12. 一種電漿蝕刻形成矽通孔的方法，包括： 將一矽基片放置於一電漿蝕刻裝置的一反應腔中，該矽基片的一矽材料層上方形成有圖案化的一遮罩；該反應腔內設置有用於放置該矽基片的一基座，以及環繞該矽基片設置的、可升降的一邊緣環； 在該邊緣環保持在該基座處的狀態下，電漿蝕刻該矽材料層，以在該矽材料層內初步形成該矽通孔； 去除殘餘的該遮罩； 在該邊緣環保持在一明顯高於該基座的高度的狀態下，全域電漿蝕刻該矽材料層； 將該矽基片移出該反應腔。
  13. 如申請專利範圍第12項所述之方法，其中該遮罩係包括一硬遮罩圖案。
  14. 如申請專利範圍第12項所述之方法，其中該邊緣環在全域電漿蝕刻步驟中的高度比在初步形成該矽通孔步驟中的高度高5mm~15mm。
  15. 一種矽通孔蝕刻裝置，其包括： 由多個壁圍合而成的一反應腔，該反應腔係至少被分為三個區域，即：(1)一進氣區，與一供氣裝置相連，以使氣體進入該反應腔；(2)一處理區，待處理的一矽基片設置於該處理區，該處理區與該進氣區相連，以使氣體自該進氣區擴散至該處理區；(3)一排氣區，與該處理區以及一排氣裝置相連，以使氣體自該處理區通過該排氣裝置排出至該反應腔外； 一電漿產生裝置，用於作用至該反應腔內的氣體，以產生處理過程中所需的電漿； 一氣體聚焦環，設置於該進氣區與該處理區之間，該氣體聚焦環的中央設置有一開口，該開口作為氣體自該進氣區流通至該處理區的通道；該開口的大小在該矽基片的處理過程中係為可調節的； 一控制裝置，用於對一矽通孔蝕刻的過程進行控制；在電漿蝕刻被一遮罩保護的一矽材料層以初步形成該矽通孔的步驟中，該控制裝置控制該氣體聚焦環的該開口保持在一第一尺寸；在初步形成該矽通孔步驟後的全域電漿蝕刻無遮罩保護的該矽材料層的步驟中，該控制裝置控制該氣體聚焦環的該開口保持在一第二尺寸，該第二尺寸小於該第一尺寸。
  16. 如申請專利範圍第15項所述之矽通孔蝕刻裝置，其中用於支撐該矽基片的一基座的周緣設置有在垂直方向上可升降的一邊緣環； 該控制裝置藉由控制該邊緣環的升降來實現對該氣體聚焦環的該開口的尺寸大小的調節： 需要較大的開口尺寸時，該控制裝置控制該邊緣環保持在靠近該基座的一第一高度； 需要較小的開口尺寸時，該控制裝置控制該邊緣環升高至靠近該氣體聚焦環的一第二高度，以使得該邊緣環遮蓋該開口的一部分空間。
  17. 一種矽通孔蝕刻裝置，其包括： 可被抽真空的、氣密的一反應腔； 位於該反應腔內、用於放置一矽基片的一基座； 環繞該矽基片設置的、可升降的一邊緣環； 一供氣裝置，與該反應腔相連，用於向該反應腔提供氣體； 一電漿產生裝置，用於作用至該反應腔內的氣體，以產生處理過程中所需的電漿； 一控制裝置，用於對一矽通孔蝕刻的過程進行控制；在電漿蝕刻被一遮罩保護的一矽材料層以初步形成該矽通孔的步驟中，該控制裝置控制該邊緣環保持在該基座處；在初步形成該矽通孔步驟後的全域電漿蝕刻無遮罩保護的該矽材料層的步驟中，該控制裝置控制該邊緣環保持在一明顯高於該基座的高度。
  18. 如申請專利範圍第17項所述之矽通孔蝕刻裝置，其中，該邊緣環在全域電漿蝕刻步驟中的高度比在初步形成該矽通孔步驟中的高度高5mm~15mm。
  19. 如申請專利範圍第17項所述之矽通孔蝕刻裝置，其中還包括一氣體聚焦環，該氣體聚焦環的中央設置有一開口，該開口作為氣體自該供氣裝置流通至該基座的通道。
  20. 如申請專利範圍第19項所述之矽通孔蝕刻裝置，其中在全域電漿蝕刻步驟中，該控制裝置控制該邊緣環維持於與該氣體聚焦環齊平的高度或者使該邊緣環緊貼該氣體聚焦環的下表面，以使得該邊緣環遮蓋該開口的一部分空間。
TW105116098A 2015-06-11 2016-05-24 蝕刻形成矽通孔的方法與矽通孔刻蝕裝置 TWI620247B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510318240.0A CN106298498B (zh) 2015-06-11 2015-06-11 刻蚀形成硅通孔的方法与硅通孔刻蚀装置

Publications (2)

Publication Number Publication Date
TW201643959A true TW201643959A (zh) 2016-12-16
TWI620247B TWI620247B (zh) 2018-04-01

Family

ID=57659033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116098A TWI620247B (zh) 2015-06-11 2016-05-24 蝕刻形成矽通孔的方法與矽通孔刻蝕裝置

Country Status (2)

Country Link
CN (1) CN106298498B (zh)
TW (1) TWI620247B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114057157A (zh) * 2020-08-05 2022-02-18 中国科学院微电子研究所 在湿法腐蚀衬底硅中保护正面电路的方法及微电子机械器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165898A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US7637269B1 (en) * 2009-07-29 2009-12-29 Tokyo Electron Limited Low damage method for ashing a substrate using CO2/CO-based process
JP5554047B2 (ja) * 2009-10-27 2014-07-23 東京エレクトロン株式会社 プラズマ処理装置
WO2012148568A1 (en) * 2011-03-01 2012-11-01 Applied Materials, Inc. Method and apparatus for substrate transfer and radical confinement
CN103811331B (zh) * 2012-11-08 2016-12-21 中微半导体设备(上海)有限公司 一种具有倾斜侧壁刻蚀孔的刻蚀方法

Also Published As

Publication number Publication date
TWI620247B (zh) 2018-04-01
CN106298498A (zh) 2017-01-04
CN106298498B (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
TWI570802B (zh) Electrolytic etching device
KR101744625B1 (ko) 에칭 방법
JP6055783B2 (ja) 基板載置台及びプラズマ処理装置
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
TWI584374B (zh) Plasma etching method and plasma etching device
JP2015050156A (ja) 基板載置台及びプラズマ処理装置
KR20130136124A (ko) 기판 처리 장치 및 방법
KR101737021B1 (ko) 플라즈마 처리 방법 및 기억 매체
TWI815828B (zh) 蝕刻方法
TWI581328B (zh) Inductively Coupled Plasma Paste Processing Device and Plasma Etch Etching Method
JP2022506672A (ja) 基板の縁部での向上した処理を伴う処理チャンバ
JP2007012724A (ja) プラズマ処理装置および処理方法
US6646223B2 (en) Method for improving ash rate uniformity in photoresist ashing process equipment
US20220122820A1 (en) Substrate processing apparatus
TWI578370B (zh) Plasma processing device and plasma etching method
TW202427603A (zh) 載置台及基板處理裝置
CN106298638B (zh) 刻蚀形成硅通孔的方法
TWI620247B (zh) 蝕刻形成矽通孔的方法與矽通孔刻蝕裝置
US20200144034A1 (en) Target object processing method and plasma processing apparatus
JP2004363316A (ja) プラズマ処理方法
TWI822918B (zh) 電漿處理方法及電漿處理裝置
KR101810966B1 (ko) 유기막을 에칭하는 방법
US11710621B2 (en) Direct lift cathode for lithography mask chamber
KR20230048543A (ko) 이동가능한 인서트를 갖는 플라즈마 스트립 툴
KR20150060063A (ko) 지지 유닛, 기판 처리 장치 그리고 기판 처리 방법