TWI815828B - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TWI815828B
TWI815828B TW107138708A TW107138708A TWI815828B TW I815828 B TWI815828 B TW I815828B TW 107138708 A TW107138708 A TW 107138708A TW 107138708 A TW107138708 A TW 107138708A TW I815828 B TWI815828 B TW I815828B
Authority
TW
Taiwan
Prior art keywords
region
gas
plasma
workpiece
etching
Prior art date
Application number
TW107138708A
Other languages
English (en)
Other versions
TW201933470A (zh
Inventor
岩野光紘
細谷正德
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201933470A publication Critical patent/TW201933470A/zh
Application granted granted Critical
Publication of TWI815828B publication Critical patent/TWI815828B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

本發明之課題在於提供一種蝕刻方法。在本發明中，被加工物包含由氧化矽形成之第一區域、以及由氮化矽形成之第二區域。第二區域以提供凹部之方式延伸，並且在凹部之下側具有底部區域。第一區域以覆蓋第二區域之方式設置。於蝕刻方法中，在被加工物上形成氟碳化物之沉積物，並且對於被加工物照射稀有氣體原子之離子，以蝕刻第一區域。接著，對底部區域供給氫離子以形成改質區域。接下來，在被加工物上形成氟碳化物之沉積物，並且對於被加工物照射稀有氣體原子之離子，以將改質區域蝕刻。

Description

蝕刻方法
本發明揭示之實施形態有關於蝕刻方法。
在電子元件的製造中，以選擇性地去除被加工物之特定區域的方式進行蝕刻。例如，相對於由氮化矽形成之第二區域，而選擇性地蝕刻由氧化矽形成之第一區域。相對於第二區域而選擇性地蝕刻第一區域的方法記載於專利文獻1。
於適用專利文獻1所記載之方法的被加工物中，第二區域以提供凹部之方式在底層區域上延伸。第二區域具有底部區域，底部區域在凹部之下側延伸。第一區域設置成覆蓋第二區域。在專利文獻1所記載之方法中，先產生含有氟碳化物的處理氣體之電漿，並且在被加工物上形成含有氟碳化物的沉積物。接著，產生稀有氣體之電漿，並將稀有氣體原子之離子供給到被加工物。沉積物保護第二區域。另一方面，當稀有氣體原子之離子供給到被加工物時，沉積物中之氟碳化物便蝕刻第一區域。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2016-136606號公報
[發明欲解決之課題]
在上述第一區域已被蝕刻之後，有必要選擇性地蝕刻底部區域。就蝕刻底部區域之處理而言，有如下的處理：產生氫氟碳化物氣體之電漿，並且為了將來自該電漿之離子引入到底部區域，而將偏壓用高頻電波供給到下部電極。下部電極構成了供被加工物載置於其上的支撐台之一部分。在進行底部區域之蝕刻時，有必要抑制第二區域所包含之其他區域受到蝕刻。然而，當偏壓用高頻電波之電力較大時，在底部區域以外之處，尤其是上部，第二區域會受到蝕刻。當將偏壓用高頻電波之電力設定為較小之電力時，底部區域之蝕刻會因為底部區域上之沉積物而受到妨礙。因此，吾人必須研究一種蝕刻方法，其可選擇性地對於以提供凹部之方式在底層區域上延伸的第二區域之底部區域進行蝕刻。 [解決課題之手段]
本發明之一態樣提供用於被加工物之蝕刻方法。被加工物包含底層區域、第一區域及第二區域。第二區域係由氮化矽形成，並包含第一隆起區域、第二隆起區域及底部區域。第一隆起區域及第二隆起區域以在底層區域上且兩者之間提供凹部的方式延伸。底部區域在凹部之下側延伸。第一區域係由氧化矽形成，並且以覆蓋第二區域之方式設置。蝕刻方法包含：步驟(i)，蝕刻第一區域；步驟(ii)，在第一區域已被蝕刻之後，藉由選擇性地將底部區域改質以形成改質區域；及步驟(iii)，將改質區域蝕刻。
蝕刻第一區域之步驟包含：步驟(a)，為了在第一區域上形成氟碳化物之沉積物，而產生含有氟碳化物氣體之第一處理氣體的電漿；及步驟(b)，為了對於上面形成有沉積物之被加工物供給稀有氣體原子之離子以蝕刻第一區域，而產生稀有氣體之第一電漿。於蝕刻第一區域之步驟中，在露出來之第二區域上形成沉積物，而藉由沉積物保護第二區域。形成在第一隆起區域之頂面及第二隆起區域之頂面上的沉積物之厚度，係相較於形成在底部區域上的沉積物之厚度較大。在形成改質區域之步驟中，產生含有氫之第二處理氣體的電漿，並且從第二處理氣體之電漿，對於第一區域已被蝕刻之後的被加工物供給氫離子。將改質區域蝕刻之步驟包含：步驟(c)，為了在具有改質區域之被加工物上形成氟碳化物之沉積物，而產生含有氟碳化物氣體之第三處理氣體的電漿；及步驟(d)，為了對於具有改質區域且其上形成有沉積物之被加工物供給稀有氣體原子之離子以將改質區域蝕刻，而產生稀有氣體之第二電漿。
在第一區域之蝕刻中，藉由產生第一處理氣體之電漿以形成沉積物。因此，在第一區域已被蝕刻之後，形成在第一隆起區域之頂面及第二隆起區域之頂面上的沉積物之厚度，係相較於形成在底部區域上的沉積物之厚度變大。由於沉積物形成為具有此種厚度分佈，因此當對於被加工物照射氫離子時，氫離子不會到達至第一隆起區域之上部及第二隆起區域之上部，但是氫離子到達至底部區域，並且該氫離子被供給到底部區域之中。其結果，底部區域至少部分性地被改質，而形成改質區域。然後，藉由形成氟碳化物之沉積物，並且供給稀有氣體原子之離子，以選擇性地將改質區域蝕刻。因此，依一態樣之方法，選擇性地蝕刻底部區域。
在一實施形態中，第二處理氣體更含有氮氣亦可。
在一實施形態中，形成改質區域之步驟、與將改質區域蝕刻之步驟兩者係反覆交替執行亦可。
於一實施形態中，在蝕刻第一區域之步驟、形成改質區域之步驟、以及將改質區域蝕刻之步驟中使用電漿處理裝置。電漿處理裝置具有腔室本體、支撐台、第一高頻電源、第二高頻電源以及電磁鐵。腔室本體提供內部空間。支撐台包含下部電極，並且提供被加工物之載置區域。支撐台設在內部空間之中。載置區域之中心位於腔室本體之中心軸線上。第一高頻電源以產生電漿產生用高頻電波之方式構成。第二高頻電源以產生第二高頻電波之方式構成。第二高頻電波具有相較於第一高頻電波之頻率較低的頻率。第二高頻電源係電性連接於下部電極。電磁鐵以在內部空間之中形成磁場的方式構成。至少在產生了第二處理氣體之電漿時，以電磁鐵在內部空間之中形成磁場分佈，該磁場分佈係在第一區域已被蝕刻之後的被加工物之邊緣側上，具有相較於在該被加工物之中心上之水平分量更大的水平分量。於內部空間之中，會形成不均勻之電場強度分佈，該電場強度分佈係在被加工物之中心上具有較高的電場強度，且在被加工物之邊緣側上具有較低的電場強度。在不均勻之電場強度分佈下，電漿密度係在中心軸線之附近變高，且在遠離於中心軸線之處變低。亦即，形成相對於中心軸線在輻射方向上不均勻的電漿密度分佈。當形成具有上述水平分量之磁場時，即使產生了不均勻之電場強度分佈，仍會減少電漿密度分佈之不均勻性。其結果，底部區域之蝕刻速度在面內之不均勻程度減少。 [發明之效果]
如以上說明，對於以提供凹部之方式在底層區域上延伸的氮化矽製區域之底部區域，本發明將可選擇性地進行蝕刻。
以下參照圖式，詳細說明各種實施形態。在各圖式中，對於同一或相當之部分標註同一符號。
圖1係顯示依一實施形態之蝕刻方法的流程圖。執行圖1所示之蝕刻方法(以下稱「方法MT」)之目的為：相對於被加工物之第二區域，而選擇性地蝕刻其第一區域，接著相對於第二區域所包含之其他區域，而選擇性地蝕刻該第二區域之底部區域。
圖2係可適用圖1所示之蝕刻方法的被加工物一例之局部放大剖面圖。圖2所示之被加工物W包含底層區域UR、第一區域R1及第二區域R2。在本發明之一例中，被加工物W為在製造鰭式場效電晶體時得到的產物。
底層區域UR由例如多晶矽形成。底層區域UR之一例為鰭片區域，形成大致直方體形狀。被加工物W具有複數之突出部PT。複數之突出部PT設在底層區域UR上，且配置成彼此大致平行。就一例而言，複數之突出部PT分別為閘極區域。
第二區域R2由氮化矽形成。第二區域R2以覆蓋複數之突出部PT和底層區域UR之方式設置。第二區域R2包含複數之隆起區域PR。複數之隆起區域PR分別以覆蓋複數之突出部PT的方式延伸，並且從底層區域UR隆起來。亦即，複數之隆起區域PR分別沿著突出部PT之側面和頂面延伸。相鄰的兩個隆起區域PR之中，一個為第一隆起區域PRA，另一個為第二隆起區域PRB。在第一隆起區域PRA與第二隆起區域PRB之間形成了凹部。第二區域R2更包含底部區域BR。底部區域BR在凹部之下側延伸。亦即，底部區域BR在第一隆起區域PRA與第二隆起區域PRB兩者之間且底層區域UR上之處延伸。
第一區域R1由氧化矽形成。第一區域R1設在由第二區域R2所提供的上述凹部之中。又，第一區域R1以覆蓋第二區域R2之方式設置。在第一區域R1上設有遮罩MK。遮罩MK以在由第二區域R2所提供的凹部之上方提供開口的方式經過了圖案化。遮罩MK的開口之寬度大於由第二區域R2所提供的凹部之寬度。遮罩MK係由有機膜形成之遮罩，且可藉由光微影技術製作而成。
以下，以對於圖2所示之被加工物W適用方法MT的情形為例，針對方法MT進行說明。在方法MT中使用電漿處理裝置。圖3係概略地顯示可使用於執行圖1所示之蝕刻方法的一實施形態之電漿處理裝置的圖式。於圖3中，一實施形態之電漿處理裝置10顯示在沿著鉛直方向延伸之面有一部分斷開的狀態。
圖3所示之電漿處理裝置10具備腔室本體12。腔室本體12形成筒狀，且包含側壁12a及底部12b。腔室本體12提供內部空間12s。圖3所示之中心軸線AX為腔室本體12及內部空間12s之中心軸線。腔室本體12由例如所謂鋁之金屬形成。在腔室本體12之內壁面形成具有電漿耐受性的膜。此膜可為所謂氧化鋁膜、三氧化二釔膜之陶瓷製的膜。又，腔室本體12接地。
在側壁12a形成有通路12p。被加工物W被搬送於內部空間12s與腔室本體12的外部兩者之間時，會通過通路12p。被加工物W可如晶圓般形成圓盤狀。通路12p可藉由閘閥12g進行開閉。閘閥12g沿著側壁12a而設置。
在內部空間12s之中設有支撐台14。支撐台14藉由支撐體15加以支撐。支撐體15形成圓筒狀，且從腔室本體12之底部12b往上方延伸。支撐體15具有絕緣性， 並且由例如陶瓷形成。
支撐台14以支撐被加工物W之方式構成，並且和腔室本體12共有中心軸線AX。支撐台14提供了載置區域14r。該載置區域14r之中心位於中心軸線AX上。被加工物W以其中心位在中心軸線AX上的方式載置於載置區域14r上。
支撐台14包含電極板16、下部電極18和靜電吸盤20。電極板16形成大致圓盤狀，並且具有導電性。電極板16由所謂鋁之金屬形成。下部電極18形成圓盤狀，並且具有導電性。下部電極18由所謂鋁之金屬形成。又，下部電極18被搭載於電極板16上，並且下部電極18電連接於電極板16。
在下部電極18之中形成有流道18p。流道18p在下部電極18之中延伸成例如螺旋狀。對於流道18p，從熱交換媒介之循環裝置22(例如急冷器單元)供給熱交換媒介(例如冷媒)。循環裝置22設置在腔室本體12之外部。供給到流道18p之熱交換媒介會被送回到循環裝置22。藉由熱交換媒介與下部電極18兩者的熱交換， 以對載置於支撐台14上的被加工物W之溫度進行控制。
靜電吸盤20設在下部電極18上，並且形成大致圓盤狀。靜電吸盤20在其陶瓷製本體之中，具有膜狀的電極。靜電吸盤20之電極經由開關而連接著直流電源24。靜電吸盤20提供了上述載置區域14r。在被加工物W被載置於靜電吸盤20上(載置區域14r上)之狀態下，當將來自直流電源24之直流電壓施加到靜電吸盤20之電極時，在被加工物W與靜電吸盤20兩者之間產生靜電引力。藉由所產生的靜電引力，被加工物W係被吸附於靜電吸盤20，而利用靜電吸盤20固持。於電漿處理裝置10中，在靜電吸盤20與被加工物W的底面兩者之間設置用以供給傳熱氣體(例如He氣)的傳熱氣體供給管線亦可。
在靜電吸盤20之內部設置一個以上的加熱器(例如一個以上的電阻加熱元件)亦可。藉由對一個以上的加熱器供給來自加熱器控制裝置的電力，以使該一個以上的加熱器發熱，而調整靜電吸盤20之溫度，甚至調整被加工物W之溫度。
在腔室本體12的內部空間12s之中，將對焦環FR以包圍靜電吸盤20及被加工物W之邊緣的方式配置。對焦環FR為環狀的板，由所謂矽、石英的含矽材料形成。使用對焦環FR之目的在於達到電漿處理之均勻性。
在支撐體15之周圍設有筒狀的導體26。導體26係接地，並且在導體26之上方，以包圍支撐台14之方式設有筒狀的絕緣體28。絕緣體28由所謂石英的陶瓷形成。在支撐台14與腔室本體12的側壁12a兩者之間形成有排氣通路。在排氣通路設有檔板30。檔板30為環狀的板，並且在檔板30形成有沿著該檔板30之厚度方向而貫通的複數之孔洞。檔板30係藉由在由所謂鋁之金屬形成的母材之表面形成所謂三氧化二釔的具有電漿耐受性之被覆膜而構成。
於檔板30之下方，排氣管32連接於腔室本體12之底部12b。排氣管32可連通於排氣通路，並且排氣管32連接有排氣裝置34。排氣裝置34包含自動壓力控制閥、以及所謂渦輪分子泵的減壓泵。藉由排氣裝置34之作動，將內部空間12s的壓力設定在所指定的壓力。
於支撐台14之上方設有上部電極36。在上部電極36與支撐台14兩者之間夾設了內部空間12s之一部分。上部電極36以封住腔室本體12之上部開口的方式設置。在上部電極36與腔室本體12的上端部兩者之間夾設了構件37。構件37由絕緣性材料形成。構件37可由陶瓷形成，例如石英。又，於一實施形態中，在上部電極36與腔室本體12的上端部兩者之間，可夾設構件37及後述的接地導體之一部分。
在一實施形態中，上部電極36構成了噴淋頭。上部電極36在一實施形態中，包含頂板38及支撐體40。頂板38由例如矽形成。或者，頂板38係藉由在由鋁形成的母材之表面設置由所謂三氧化二釔之陶瓷形成的被覆膜而構成。在頂板38形成有沿著該頂板38之厚度方向而貫通的複數之氣體噴吐口38h。
支撐體40設置在頂板38上。支撐體40對於頂板38以可任意裝卸的方式支撐。 支撐體40由所謂鋁之導電性材料形成。在支撐體40之內部形成有氣體擴散室40d。又，在支撐體40形成有從氣體擴散室40d往下方延伸的複數之孔洞40h。複數之孔洞40h分別連通於複數之氣體噴吐口38h。
氣體擴散室40d連接有氣體供給部41。氣體供給部41以供給氣體到內部空間12s之方式構成。氣體供給部41可將使用於方法MT的複數之氣體輸出。又，氣體供給部41具備複數之流量控制器及複數之閥門，而對於應該輸出的一種以上之氣體的流量進行個別調整。從氣體供給部41所輸出之氣體，經由氣體擴散室40d及複數之孔洞40h，而從複數之氣體噴吐口38h噴吐至內部空間12s。
在支撐體40形成有流道40p。急冷器單元42連接於流道40p。所謂冷卻水之冷媒循環於流道40p與急冷器單元42兩者之間。藉由從急冷器單元42供給至流道40p的冷媒與上部電極36兩者之間的熱交換，以調整上部電極36之溫度。
電漿處理裝置10更包含第一高頻電源43及第二高頻電源44。第一高頻電源43及第二高頻電源44設在腔室本體12之外部。第一高頻電源43主要產生用以產生電漿的第一高頻電波。第一高頻電波可具有例如100MHz之頻率，但並不限於此。第一高頻電源43經由匹配器45及供電導體48，而電連接於上部電極36。匹配器45具備匹配電路，該匹配電路用以使第一高頻電源43之輸出阻抗與負載側(上部電極36側)之阻抗兩者互相匹配。供電導體48以其下端連接於上部電極36。供電導體48從上部電極36往上方延伸。供電導體48為筒狀或棒狀之導體，並且其中心軸線和中心軸線AX大致上一致。
第二高頻電源44主要產生用以將離子引入至被加工物W的第二高頻電波，亦即偏壓用高頻電波。第二高頻電波之頻率低於第一高頻電波之頻率。在一實施形態中，第二高頻電波之頻率高於13.56MHz。在一實施形態中，第二高頻電波之頻率在40MHz以上亦可。在一實施形態中，第二高頻電波之頻率在60MHz以上亦可。第二高頻電源44經由匹配器46而電連接於下部電極18。匹配器46具備匹配電路，該匹配電路用以使第二高頻電源44之輸出阻抗與負載側(下部電極18側)之阻抗兩者互相匹配。
電漿處理裝置10更包含接地導體50。接地導體50具有導電性，並且由所謂鋁之金屬形成。接地導體50接地，並且在腔室本體12之上方以覆蓋上部電極36的方式延伸。供電導體48通過藉由接地導體50包圍起來之空間，而往上方延伸到接地導體50之外部。並且，供電導體48在接地導體50之外部，經由匹配器45而連接於第一高頻電源43。
在電漿處理裝置10之腔室本體12的內部空間12s之中，會形成電場強度分佈， 該電場強度分佈係在被加工物W之中心上具有較高的電場強度，且在被加工物W之邊緣側上具有較低的電場強度。亦即，在內部空間12s之中，會形成不均勻的電場強度分佈，該電場強度分佈係沿著輻射方向(亦即徑向)越遠離中心軸線AX， 而電場強度越降低。在不均勻的電場強度分佈之下，電漿密度係在中心軸線之附近較高，且在遠離中心軸線之處變低。也就是說，形成相對於中心軸線在輻射方向上不均勻的電漿密度分佈。為了得到均勻的電漿密度分佈，電漿處理裝置10更具備電磁鐵60。
如圖3所示，電磁鐵60配置於上部電極36之上方。電磁鐵60在腔室本體12的內部空間12s之中形成磁場分佈，該磁場分佈係在遠離於中心軸線AX之位置，具有相較於在中心軸線AX上之水平分量更大的水平分量。亦即，電磁鐵60在內部空間12s之中形成磁場分佈，該磁場分佈具有隨著沿著輻射方向與中心軸線AX之距離越加大而水平分量越增大。在形成了較大水平分量的磁場之處，電子的停留時間變長。其結果，在形成了較大水平分量的磁場之處，電漿密度提高。因此，藉由電漿處理裝置10，可得到相對於中心軸線AX在輻射方向上均勻的電漿密度分佈。因此，藉由電漿處理裝置10，可提高對於被加工物W的處理之面內均一性。
在一實施形態中，電磁鐵60包含軛鐵62及線圈64。軛鐵62由磁性材料形成，並且包含基座部62a和複數之筒狀部62b。基座部62a形成大致圓盤狀，且沿著相對於中心軸線AX垂直的方向延伸。複數之筒狀部62b分別形成筒狀，且從基座部62a往下方延伸。複數之筒狀部62b設置成和中心軸線AX同軸。線圈64在中心軸線AX之周圍捲繞，並且設置於在徑向上相鄰的兩者筒狀部62b之間。又，電磁鐵60可具有一條以上之線圈64。在電磁鐵60中的線圈64之條數為複數條時，複數條之線圈64設置成和中心軸線AX同軸。
電磁鐵60之線圈64藉由配線68而連接於電流源66。當來自電流源66之電流被供給到線圈64時，便以電磁鐵60形成磁場。在以電磁鐵60所形成的磁場之向量的角度為45˚之處，由於電子在輻射方向(徑向)上被侷限的效果(抑制電子擴散的效果)、與抑制電子消滅的效果(抑制電子到達至電極的效果)兩者得以充分地兼顧，故該處之電漿密度變高。因此，在被加工物W之半徑為150mm時，電磁鐵60以下述方式構成：磁場之向量的角度為45°之處、與中心軸線AX兩者之間的距離在135mm以上185mm以下。因此，在一實施形態中，電磁鐵60之一條線圈64的內徑與外徑之平均值，在中心軸線AX與被加工物W的邊緣兩者之間的距離以上。在被加工物W之半徑為150mm時，電磁鐵60之一條線圈64的內徑與外徑之平均值在150mm以上250mm以下。至於磁場之向量的角度，在該磁場只有往下方向的分量時為0˚，只有輻射方向的分量(水平分量)時則為90°。因此，在磁場之向量的角度為45˚時，該磁場兼具有水平方量和垂直分量。
當電磁鐵60被配置於藉由覆蓋上部電極之接地導體包圍起來的空間內時，第一高頻電波流入到電磁鐵60、及/或連接電磁鐵60與電源(電流源)兩者的配線。 其結果，在腔室本體12之內部空間12s中的電場強度發生局部性變動。因此，電磁鐵60被配置於接地導體之外側。但是，當將電磁鐵60配置在相對於接地導體之上端更上方的空間時，從電磁鐵60到內部空間12s為止的鉛直方向上之距離變長，若不供給較大的電流到線圈64，即無法在內部空間12s之中有效率地形成具有足夠大小的磁場。又，當將電磁鐵60配置在接地導體之側方(接地導體之相對於中心軸線在輻射方向上的外側)時，在內部空間12s之中不會形成：產生具有較大之水平分量的磁場之處、或是產生向量為45°角度的磁場之處。為了在內部空間12s之中有效率地形成適合於得到均勻之電漿密度分佈的磁場分佈，接地導體50提供了讓電磁鐵60配置其中的外部空間ES。外部空間ES位於比接地導體50之上端靠近內部空間12s的一側，往相對於上部電極36靠上方之處偏離，並且相對於上部電極36為接地導體50所遮蔽。
接地導體50包含第一部分51、第二部分52及第三部分53。第一部分51形成筒狀，並且其中心軸線和中心軸線AX大致上一致。第一部分51從腔室本體12往上方延伸。在圖3所示之例中，第一部分51從腔室本體12之側壁12a的上端往上方延伸。第一部分51之下端部分介設在構件37與側壁12a的上端兩者之間。
第二部分52從上部電極36往上方隔開，並且從第一部分51朝向中心軸線AX延伸。第二部分52形成板狀，且沿著相對於中心軸線AX交叉或垂直之方向延伸。 第一部分51與第二部分52在上部電極36之上提供了第一空間IS1。第一空間IS1係接地導體50之內側(亦即上部電極36側)的空間之一部分。藉由此第一空間IS1， 於鉛直方向上在上部電極36與接地導體50兩者之間確保距離。因此，會抑制接地導體50與上部電極36兩者之間的電容耦合。上部電極36的頂面、與接地導體50之第二部分52的底面，兩者之間在鉛直方向上的距離設定為例如60mm以上之距離。
第三部分53形成筒狀，並且其中心軸線和中心軸線AX大致上一致。第三部分53係相較於第一部分51在中心軸線的附近延伸。第三部分53從第二部分52往上方延伸，並且提供了第二空間IS2。第二空間IS2為第三部分53之內側的空間，並且是接地導體50之內側(亦即上部電極36側)的空間之一部分。第二空間IS2連接於第一空間IS1。又，供電導體48通過第一空間IS1及第二空間IS2，而往上方延伸。
外部空間ES為第三部分53之外側且第二部分52上的空間，並且係在內部空間12s之上方藉由接地導體50提供而得。外部空間ES係在第三部分53之外側且第二部分52上，以中心軸線AX為中心而沿著周向延伸。在此外部空間ES即配置了電磁鐵60。又，配置於外部空間ES之中的電磁鐵60之下端、與上部電極36之頂面，兩者之間在鉛直方向上的距離大於60mm。電磁鐵60之下端、與載置在支撐台14上的被加工物W，兩者之間在鉛直方向上的距離可在230mm以下。
配置於外部空間ES之中的電磁鐵60與內部空間12s，兩者之間的距離較短。又，如上述，電磁鐵60在內部空間12s之中形成磁場分佈，該磁場分佈係在中心軸線AX之附近具有較小的水平分量，且在遠離於中心軸線之位置具有較大的水平分量。因此，藉由配置在相對於接地導體50靠外側之處的電磁鐵60，可在內部空間12s之中有效率地形成適合於得到均勻之電漿密度分佈的磁場分佈。
如上述，電磁鐵60之線圈64連接有電流源66。電磁鐵60及電流源66配置在相對於接地導體50靠外側之處。因此，在線圈64與電流源66之間未設置用以防止高頻電波流入至電流源66的濾波器亦可。
在一實施形態中，接地導體50更包含第四部分54、第五部分55及第六部分56。第四部分54係在第二部分52之上方，從第三部分53相對於中心軸線AX沿著輻射方向延伸。第四部分54形成板狀，係沿著相對於中心軸線AX交叉或垂直的方向延伸。第五部分55形成筒狀，並且其中心軸線和中心軸線AX大致上一致。第五部分55係相較於第三部分53遠離於中心軸線，並且從第四部分54往上方延伸。第六部分56係在第四部分54之上方，從第五部分55朝向中心軸線AX延伸。第六部分56形成板狀，係沿著相對於中心軸線AX交叉或垂直的方向延伸。在一實施形態中，接地導體50更包含從第六部分延伸到供電導體48之附近的蓋部57。
第四部分54、第五部分55及第六部分56提供了第三空間IS3。第三空間IS3係由第四部分54、第五部分55及第六部分56所包圍的空間，並且是接地導體50之內側的空間之一部分。第三空間IS3連接於第二空間IS2。供電導體48進一步通過第三空間IS3，而往上方延伸。又，在圖3所示之例中，第一~第六部分由三個構件所構成，但是構成接地導體50的構件之個數可為任意之個數。
以下參照圖4，一併參照圖3。圖4係顯示圖3所示之電漿處理裝置的接地導體之內部構成的俯視圖。圖4所顯示者，係將接地導體50之第五部分55在水平面上斷開之後的狀態。在一實施形態中，如圖3及圖4所示，電漿處理裝置10更具備管71。管71從上部電極36開始，通過第一空間IS1及第二空間IS2而往上方延伸， 並且通過第三空間IS3，而延伸到相對於接地導體50靠側方且外側之處。管71在相對於接地導體50靠外側之處，連接於急冷器單元42。來自急冷器單元42之冷媒係經由管71供給至流道40p。在第三空間IS3內，管71係藉由接地導體50之第四部分54被實質上遮蔽而與上部電極36隔離。
電漿處理裝置10更具備管72。管72通過第一空間IS1及第二空間IS2而往上方延伸，並且通過第三空間IS3，而延伸到相對於接地導體50靠側方且外側之處。管72在相對於接地導體50靠外側之處，連接於急冷器單元42。冷媒係從流道40p經由管72送回至急冷器單元42。在第三空間IS3內，管72係藉由接地導體50之第四部分54被實質上遮蔽而與上部電極36隔離。
在一實施形態中，電漿處理裝置10更具備管73。管73從上部電極36開始，通過第一空間IS1及第二空間IS2而往上方延伸，並且通過第三空間IS3，而延伸到相對於接地導體50靠側方且外側之處。管73在相對於接地導體50靠外側之處， 連接於氣體供給部41。從氣體供給部41輸出之氣體，經由管73供給至上部電極36亦即噴淋頭。在第三空間IS3內，管73係藉由接地導體50之第四部分54被實質上遮蔽而與上部電極36隔離。又，氣體供給部41與上部電極36(亦即噴淋頭)係藉由複數之管而互相連接亦可。
在一實施形態中，電漿處理裝置10更具備直流電源74及配線75。直流電源74產生施加於上部電極36的負極性之直流電壓。配線75將直流電源74與上部電極36兩者互相連接。配線75可包含線圈75c，且線圈75c設在第三空間IS3之中。配線75從上部電極36開始，通過第一空間IS1及第二空間IS2而往上方延伸，並且通過第三空間IS3，而延伸到相對於接地導體50靠側方且外側之處。配線75係和第五部分55及接地導體50電性絕緣。配線75在相對於接地導體50靠外側之處，連接於直流電源74。在第三空間IS3內，配線75係藉由接地導體50之第四部分54被實質上遮蔽而與上部電極36隔離。
在一實施形態中，電漿處理裝置10更具備控制部80。控制部80以對電漿處理裝置10之各部進行控制的方式構成。控制部80可為電腦裝置。控制部80可具有處理器、所謂記憶體之儲存裝置、鍵盤、滑鼠、所謂觸控面板之輸入裝置、顯示裝置、控制信號之輸出入介面等。儲存裝置儲存有控制程式及配方資料。控制部80之處理器執行控制程式，並且按照配方資料而送出控制信號，以控制電漿處理裝置10之各部。控制部80可控制電漿處理裝置10之各部，以執行方法MT。
再次參照圖1，以使用電漿處理裝置10對圖2所示之被加工物W適用方法MT的情形為例，對方法MT進行說明。以下除了圖1之外，也參照圖5、圖6(a)、圖6 (b)、圖7、圖8、圖9及圖10。圖5係從圖2所示之狀態進行處理後的被加工物之局部放大剖面圖。圖6(a)係在執行圖1所示之蝕刻方法的步驟ST11後的狀態之被加工物的局部放大剖面圖，圖6(b)係在執行圖1所示之蝕刻方法的步驟ST12後的狀態之被加工物的局部放大剖面圖。圖7係在執行圖1所示之蝕刻方法的步驟ST1後的狀態之被加工物的局部放大剖面圖。圖8係在執行圖1所示之蝕刻方法的步驟ST2後的狀態之被加工物的局部放大剖面圖。圖9係在執行圖1所示之蝕刻方法的步驟ST32後的狀態之被加工物的局部放大剖面圖。圖10係在執行圖1所示之蝕刻方法後的狀態之被加工物的局部放大剖面圖。
方法MT包含步驟ST1、步驟ST2及步驟ST3。在步驟ST1蝕刻第一區域R1。第一區域R1係只藉由步驟ST1進行蝕刻亦可。或者，在執行步驟ST1之前，藉由另外的電漿蝕刻處理對第一區域R1進行蝕刻，直到第二區域R2露出來為止(參照圖5)，或者直到第二區域R2即將露出來為止亦可。例如，藉由來自於氟碳化物氣體之電漿的所謂離子及/或自由基之活性種對第一區域R1進行蝕刻，直到第二區域R2露出來為止，或者直到第二區域R2即將露出來為止亦可。
步驟ST1包含步驟ST11及步驟ST12。在步驟ST11中，為了在第一區域R1上形成氟碳化物之沉積物DP，而產生第一處理氣體之電漿。第一處理氣體含有氟碳化物氣體。除了氟碳化物氣體之外，第一處理氣體更含有氧氣、以及所謂Ar氣的稀有氣體亦可。在步驟ST11中，也在露出來之第二區域R2(複數之隆起區域PR)上形成沉積物DP。如圖6(a)所示，在步驟ST11中，將沉積物DP以其在第二區域R2上之厚度相較於其在第一區域R1上之厚度變大的方式形成。
在步驟ST11中，將排氣裝置34控制成：對內部空間12s供給第一處理氣體，並且將內部空間12s中之壓力設定在所指定的壓力。在步驟ST11中，藉由供給第一高頻電波，以在內部空間12s之中將第一處理氣體激發起來。其結果，在內部空間12s之中產生第一處理氣體之電漿。在步驟ST11中，第二高頻電波之電力設定為比起步驟ST12中的第二高頻電波之電力較低的電力。在步驟ST11中，第二高頻電波係不供給到下部電極18亦可。
在步驟ST11中，將被加工物W之溫度設定在20℃以上250℃以下之溫度。藉以調整被加工物W之溫度者，係供給到流道18p之熱交換媒介、以及設在靜電吸盤20內之上述一個以上的加熱器。當被加工物W之溫度設定在此溫度時，如圖6(a)所示，含有氟碳化物的沉積物DP形成於被加工物W上。如圖6(a)所示，沉積物DP之厚度係在第二區域R2上較大，在第一區域R1上較小。又，超過250℃的溫度為遮罩MK之玻璃轉移溫度，在該溫度下，形成於第一區域R1上的沉積物DP之厚度、和形成於第二區域R2上的沉積物DP之厚度，兩者之間的差異變小。同樣地，在低於20℃的溫度下，形成於第一區域R1上的沉積物DP之厚度、和形成於第二區域R2上的沉積物DP之厚度，兩者之間的差異也變小。
在步驟ST12中，為了對於上面形成有沉積物DP之被加工物W供給稀有氣體原子之離子以蝕刻第一區域R1，而產生稀有氣體之第一電漿。在步驟ST12中，將排氣裝置34控制成：對內部空間12s供給稀有氣體，並且將內部空間12s之中的壓力設定在所指定的壓力。又，在步驟ST12中，藉由供給第一高頻電波，以在內部空間12s之中產生稀有氣體之第一電漿。在步驟ST12中，將第二高頻電波供給至下部電極18。又，在步驟ST12中，第二高頻電波之電力設定為相較於步驟ST11中的第二高頻電波之電力更高的電力。
在步驟ST12中，對於被加工物W照射來自第一電漿的稀有氣體原子之離子。 當稀有氣體原子之離子被照射到沉積物DP時，藉由沉積物DP所含之氟碳化物的自由基進行第一區域R1之蝕刻。另一方面，在第二區域R2上，雖然沉積物DP之量減少，但沉積物DP仍然保護第二區域R2，俾於抑制第二區域R2受到蝕刻。當執行步驟ST12之後，圖6(a)所示的被加工物W形成圖6(b)所示的狀態。
在接下來之步驟ST13中，判定是否滿足停止條件。在步驟ST13中，於包含步驟ST11及步驟ST12之程序的執行次數達到預定次數時，判定為已滿足停止條件。當在步驟ST13判定為尚未滿足停止條件時，便再次執行包含步驟ST11及步驟ST12的程序。另一方面，當在步驟ST13判定為已滿足停止條件時，則結束步驟ST1的執行。
在步驟ST1中，藉由反覆交替執行步驟ST11及步驟ST12，以如圖7所示，將由第二區域R2所提供之凹部中的第一區域R1去除，而形成開口HL。也就是說，以自動對準之方式形成開口HL。因為執行步驟ST1，而如圖7所示，第二區域R2的包含其表面之一部分區域變成含有碳元素之變質區域TR。又，包含步驟ST11及步驟ST12之程序的執行次數為一次亦可。步驟ST11及步驟ST12之各種條件設定為：避免因為被加工物W上的沉積物DP之量過剩的結果以致第一區域R1之蝕刻停止，並且避免因為沉積物DP不足以致第二區域R2受到蝕刻。
另外，在由第二區域R2所提供之凹部的寬度較窄時，因為執行步驟ST11，而在狹窄凹部之中所存在的第一區域R1上厚厚地形成沉積物。當在第一區域R1上厚厚地形成沉積物時，在步驟ST12中，第一區域R1之蝕刻將變得無從進行。因此，在由第二區域R2所提供之凹部的寬度較窄時，有必要使得形成在被加工物W上的沉積物之厚度較薄。又，在沉積物之厚度較薄時，為了抑制第二區域R2之蝕刻，有必要使得被照射到被加工物W的稀有氣體原子之離子的能量較低。 離子的能量係因為使用具有較高頻率之第二高頻電波而降低。例如，使用具有大於13.56MHz之頻率、40MHz以上之頻率或60MHz以上之頻率的第二高頻電波。 當使用具有較高頻率之第二高頻電波時，在步驟ST12形成的上述電場強度分佈之不均勻性將變得更顯著。在一實施形態中，起因於此不均勻性的電漿密度分佈之不均勻性，係藉由在步驟ST12中以電磁鐵60形成上述磁場而消除或抑制。亦即，在步驟ST12之一實施形態中，以電磁鐵60形成磁場分佈，該磁場分佈係在被加工物W之邊緣側上，具有相較於在被加工物W之中心上之水平分量更大的水平分量。
如上述，在步驟ST1的執行之中，藉由產生第一處理氣體之電漿以形成沉積物DP。沉積物DP係在靠近被加工物之表面的位置形成得較厚，而在遠離表面的位置亦即較深的位置形成得較薄。因此，在執行步驟ST1之後，如圖7所示般，形成在複數之隆起區域PR的頂面上之沉積物DP的厚度，係相較於形成在底部區域BR上之沉積物DP的厚度變大。亦即，在執行步驟ST1之後，被加工物W1(第一區域R1已被蝕刻之後的被加工物W)上的沉積物DP之厚度形成不均勻的分佈。
在方法MT中，接著執行步驟ST2。在步驟ST2中，藉由選擇性地將底部區域BR改質，以如圖8所示般地形成改質區域MR。在步驟ST2之中，產生第二處理氣體之電漿。第二處理氣體含有氫。第二處理氣體可含有氫氣。又，除了氫氣之外，第二處理氣體更含有氮氣亦可。或者，除了氫氣之外，第二處理氣體更含有稀有氣體亦可。在步驟ST2中，從第二處理氣體之電漿對於被加工物W1供給氫離子。在步驟ST2中，藉由高頻偏壓將氫離子引入到被加工物W1。
具體而言，在步驟ST2中，將排氣裝置34控制成：對內部空間12s供給第二處理氣體，並且將內部空間12s中之壓力設定在所指定的壓力。又，在步驟ST2中，藉由供給第一高頻電波，以在內部空間12s之中產生第二處理氣體之電漿。又，在步驟ST2中，將第二高頻電波供給至下部電極18。
在被加工物W1上，沉積物DP形成如上述之厚度分佈。因此，當對於被加工物W1照射氫離子時，氫離子不會到達有沉積物DP厚厚地形成於其上的複數之隆起區域PR的上部。另一方面，在底部區域BR上，則由於沉積物DP之厚度較薄，因此底部區域BR上之沉積物DP藉由氫離子加以去除。然後，氫離子被供給到底部區域BR之中。其結果，藉由氫離子，從底部區域BR內之變質區域TR去除碳元素，並且將底部區域BR至少部分性地改質，而形成改質區域MR。具體而言，在底部區域BR內之已導入氫的區域成為改質區域MR。
在一實施形態之步驟ST2中，以電磁鐵60形成磁場分佈，該磁場分佈係在被加工物W之邊緣側上，具有相較於在被加工物W之中心上之水平分量更大的水平分量。當形成此種磁場時，即使在內部空間12s中產生了不均勻之電場強度分佈，仍會減少電漿密度分佈之不均勻性。其結果，步驟ST2之處理在面內的不均勻程度減少。因此，在執行後述之步驟ST3時，底部區域BR之蝕刻速度的不均勻程度減少。
方法MT接著執行步驟ST3。在步驟ST3中，對改質區域MR進行蝕刻。步驟ST3係和步驟ST1同樣之步驟，包含步驟ST31及步驟ST32。在步驟ST31中，為了在被加工物W2(具有改質區域MR之被加工物W)上形成氟碳化物之沉積物DP，而產生第三處理氣體之電漿。第三處理氣體係和第一處理氣體同樣之氣體，含有氟碳化物氣體。除了氟碳化物氣體之外，第三處理氣體更含有氧氣、以及所謂Ar氣的稀有氣體亦可。在步驟ST31所形成的沉積物DP之厚度，係在複數之隆起區域PR的頂面上較厚，而在改質區域MR上較薄。
在步驟ST31中，將排氣裝置34控制成：對內部空間12s供給第三處理氣體，並且將內部空間12s中之壓力設定在所指定的壓力。又，在步驟ST31中，藉由供給第一高頻電波，以在內部空間12s之中將第三處理氣體激發起來。其結果，在內部空間12s之中產生第三處理氣體之電漿。在步驟ST31中，第二高頻電波之電力設定為比起步驟ST32中的第二高頻電波之電力較低的電力。在步驟ST31中，第二高頻電波係不供給到下部電極18亦可。
在步驟ST31中，被加工物W之溫度設定在20℃以上250℃以下之溫度。被加工物W之溫度係藉由供給到流道18p之熱交換媒介、以及設在靜電吸盤20內之上述一個以上的加熱器進行調整。
在接下來之步驟ST32中，為了對於上面形成有沉積物DP之被加工物W2供給稀有氣體原子之離子以將改質區域MR蝕刻，而產生稀有氣體之第二電漿。在步驟ST32中，將排氣裝置34控制成：對內部空間12s供給稀有氣體，並且將內部空間12s中之壓力設定在所指定的壓力。又，在步驟ST32中，藉由供給第一高頻電波，以在內部空間12s之中產生稀有氣體之第二電漿。在步驟ST32中，將第二高頻電波供給至下部電極18。又，在步驟ST32中，第二高頻電波之電力設定為比起步驟ST31中的第二高頻電波之電力較高的電力。
在步驟ST32中，對於被加工物W2照射來自第二電漿的稀有氣體原子之離子。當稀有氣體原子之離子被照射到沉積物DP時，藉由沉積物DP所含之氟碳化物的自由基進行改質區域MR之蝕刻。另一方面，在複數之隆起區域PR上，雖然沉積物DP之量減少，但沉積物DP仍然保護複數之隆起區域PR，俾於抑制複數之隆起區域PR受到蝕刻。
在接下來之步驟ST33中，判定是否滿足停止條件。在步驟ST33中，於包含步驟ST31及步驟ST32之程序的執行次數達到預定次數時，判定為已滿足停止條件。當在步驟ST33判定為尚未滿足停止條件時，便再次執行包含步驟ST31及步驟ST32的程序。另一方面，當在步驟ST33判定為已滿足停止條件時，則結束步驟ST3的執行。
在步驟ST3中，藉由反覆交替執行步驟ST31及步驟ST32，以如圖9所示般地去除改質區域MR。又，包含步驟ST31及步驟ST32之程序的執行次數為一次亦可。 步驟ST31及步驟ST32之各種條件設定為：避免因為被加工物上的沉積物DP之量過剩的結果以致改質區域MR之蝕刻停止，並且避免因為沉積物DP不足以致複數之隆起區域PR受到蝕刻。
於一實施形態中，在步驟ST4判定是否滿足停止條件。在步驟ST4中，於包含步驟ST2及步驟ST3之程序的執行次數達到預定次數時，判定為已滿足停止條件。當在步驟ST4判定為尚未滿足停止條件時，便再次執行步驟ST2及步驟ST3。另一方面，當在步驟ST4判定為已滿足停止條件時，則結束方法MT的執行。又，包含步驟ST2及步驟ST3之程序的執行次數為一次亦可，為複數次亦可。
當方法MT的執行結束時，如圖10所示，底部區域BR即被去除。在此方法MT中，改質區域MR選擇性地受到蝕刻。因此，依方法MT，相對於第二區域R2所包含的其他區域，底部區域BR選擇性地受到蝕刻。
以上對各種實施形態進行了說明，但本發明不限於上述實施形態，可構成各種變形態樣。例如，方法MT係使用電漿處理裝置10以外之電漿處理裝置來執行亦可。例如，亦可使用有別於電漿處理裝置10的電容耦合型之電漿處理裝置、感應耦合型之電漿處理裝置、或者是以藉由所謂微波之表面波來激發氣體的方式構成之電漿處理裝置。又，用於執行步驟ST1之電漿處理裝置、和用於執行步驟ST2之電漿處理裝置互不相同亦可。又，用於執行步驟ST2之電漿處理裝置、和用於執行步驟ST3之電漿處理裝置互不相同亦可。
以下，針對為了評價一實施形態之蝕刻方法而進行的實驗進行說明。在此實驗中，準備了具有和圖2所示的被加工物之構造相同構造的七個試樣，亦即第一~第七試樣。然後，使用圖3所示之電漿處理裝置，而對於第一~第六試樣適用方法MT。對於第七試樣，則使用圖3所示之電漿處理裝置，而以省略步驟ST2之方式適用方法MT。在適用於第一及第二試樣的方法MT之步驟ST2中，使用了300 sccm之氫氣(H2 氣)作為第二處理氣體。在適用於第三及第四試樣的方法MT之步驟ST2中，使用了130sccm之氫氣(H2 氣)與950sccm之Ar氣兩者的混合氣體作為第二處理氣體。在適用於第五及第六試樣的方法MT之步驟ST2中，使用了225sccm之氫氣(H2 氣)與75sccm之氮氣(N2 氣)兩者的混合氣體作為第二處理氣體。又，適用於第一、第三及第五試樣的方法MT之步驟ST2的執行時間為5秒，適用於第二、 第四及第六試樣的方法MT之步驟ST2的執行時間為10秒。
以下顯示適用於七個試樣的方法MT之其他條件。 ＜實驗中的方法MT之條件＞ 步驟ST1中之程序的執行次數：140次 步驟ST11之條件 第一處理氣體： 3.4sccm之C4 F6 氣體 3.2sccm之O2 氣 400sccm之Ar氣 第一高頻電波：60MHz、50W 第二高頻電波：40MHz、50W 內部空間12s之壓力：10mTorr(1.33Pa) 各程序中之步驟ST11的執行時間：4秒 步驟ST12 稀有氣體：400sccm之Ar氣 第一高頻電波：60MHz、50W 第二高頻電波：40MHz、200W 內部空間12s之壓力：10mTorr(1.33Pa) 各程序中之步驟ST12的執行時間：3秒 步驟ST2(僅適用於第一~第六試樣) 第一高頻電波：60MHz、300W 第二高頻電波：40MHz、50W 內部空間12s之壓力：20mTorr(2.66Pa) 步驟ST3中之程序的執行次數：20次 步驟ST31之條件 第三處理氣體： 3.4sccm之C4 F6 氣體 3.2sccm之O2 氣 400sccm之Ar氣 第一高頻電波：60MHz、50W 第二高頻電波：40MHz、50W 內部空間12s之壓力：10mTorr(1.33Pa) 各程序中之步驟ST31的執行時間：4秒 步驟ST32 稀有氣體：400sccm之Ar氣 第一高頻電波：60MHz、50W 第二高頻電波：40MHz、200W 內部空間12s之壓力：10mTorr(1.33Pa) 各程序中之步驟ST32的執行時間：3秒
在實驗中，就上述七個試樣，分別針對隆起區域PR之上部的減少量(nm)、與底部區域BR的減少量(nm)進行了測定。隆起區域PR之上部的減少量，係隆起區域PR之上部在實驗中自其頂面在厚度方向上被蝕刻去除的量。底部區域BR的減少量(nm)，係底部區域BR在實驗中自其頂面在厚度方向上被蝕刻去除的量。在此將其結果顯示於圖11。圖11(a)顯示對於第一、第二及第七試樣進行的實驗之結果，圖11(b)顯示對於第三、第四及第七試樣進行的實驗之結果，圖11(c)顯示對於第五、第六及第七試樣進行的實驗之結果。在圖11(a)、圖11(b)及圖11(c)各圖表中，橫軸表示步驟ST2的執行時間(秒)，縱軸表示減少量(nm)。如圖11(a)、圖11(b)及圖11(c)所示，藉由在步驟ST2中使用含有氫氣的第二處理氣體，可使得底部區域BR的減少量比起隆起區域PR，亦即比起包含於第二區域R2之其他區域的減少量較大。因此，藉由在步驟ST2中使用含有氫氣的第二處理氣體，可相對於第二區域R2所包含之其他區域而選擇性地蝕刻底部區域BR，係獲得確認。又，若比較圖11(a)、圖11(b)及圖11(c)，吾人可以確知：藉由使用氫氣與氮氣的混合氣體作為第二處理氣體，可在對於底部區域BR之蝕刻上得到較高的選擇性。
10‧‧‧電漿處理裝置 12‧‧‧腔室本體 12a‧‧‧腔室本體12之側壁 12b‧‧‧腔室本體12之底部 12g‧‧‧閘閥 12p‧‧‧通路 12s‧‧‧內部空間 14‧‧‧支撐台 14r‧‧‧載置區域 15‧‧‧支撐體 16‧‧‧電極板 18‧‧‧下部電極 18p‧‧‧流道 20‧‧‧靜電吸盤 22‧‧‧循環裝置 24‧‧‧直流電源 26‧‧‧導體 28‧‧‧絕緣體 30‧‧‧檔板 32‧‧‧排氣管 34‧‧‧排氣裝置 36‧‧‧上部電極 37‧‧‧構件 38‧‧‧頂板 38h‧‧‧氣體噴吐口 40‧‧‧支撐體 40d‧‧‧氣體擴散室 40h‧‧‧孔洞 40p‧‧‧流道 41‧‧‧氣體供給部 42‧‧‧急冷器單元 43‧‧‧第一高頻電源 44‧‧‧第二高頻電源 45、46‧‧‧匹配器 48‧‧‧供電導體 50‧‧‧接地導體 51‧‧‧接地導體50之第一部分 52‧‧‧接地導體50之第二部分 53‧‧‧接地導體50之第三部分 54‧‧‧接地導體50之第四部分 55‧‧‧接地導體50之第五部分 56‧‧‧接地導體50之第六部分 57‧‧‧蓋部 60‧‧‧電磁鐵 62‧‧‧軛鐵 62a‧‧‧軛鐵62之基座部 62b‧‧‧軛鐵62之筒狀部 64‧‧‧線圈 66‧‧‧電流源 68‧‧‧配線 71、72、73‧‧‧管 74‧‧‧直流電源 75‧‧‧配線 75c‧‧‧線圈 80‧‧‧控制部 AX‧‧‧中心軸線 BR‧‧‧底部區域 DP‧‧‧沉積物 ES‧‧‧外部空間 FR‧‧‧對焦環 HL‧‧‧開口 IS1~IS3‧‧‧第一空間~第三空間 MK‧‧‧遮罩 MR‧‧‧改質區域 MT‧‧‧蝕刻方法 PR‧‧‧隆起區域 PRA‧‧‧第一隆起區域 PRB‧‧‧第二隆起區域 PT‧‧‧突出部 R1‧‧‧第一區域 R2‧‧‧第二區域 TR‧‧‧變質區域 UR‧‧‧底層區域 W‧‧‧被加工物 W1‧‧‧第一區域R1已被蝕刻之後的被加工物 W2‧‧‧具有改質區域MR之被加工物 ST1~ST4、ST11~ST13、ST31~ST33‧‧‧步驟
【圖1】係顯示依一實施形態之蝕刻方法的流程圖。 【圖2】係可適用圖1所示之蝕刻方法的被加工物一例之局部放大剖面圖。 【圖3】係概略地顯示可使用於執行圖1所示之蝕刻方法的一實施形態之電漿處理裝置的圖式。 【圖4】係顯示圖3所示之電漿處理裝置的接地導體之內部構成的俯視圖。 【圖5】係從圖2所示之狀態進行處理後的被加工物之局部放大剖面圖。 【圖6】圖6(a)係在執行圖1所示之蝕刻方法的步驟ST11後的狀態之被加工物的局部放大剖面圖，圖6(b)係在執行圖1所示之蝕刻方法的步驟ST12後的狀態之被加工物的局部放大剖面圖。 【圖7】係在執行圖1所示之蝕刻方法的步驟ST1後的狀態之被加工物的局部放大剖面圖。 【圖8】係在執行圖1所示之蝕刻方法的步驟ST2後的狀態之被加工物的局部放大剖面圖。 【圖9】係在執行圖1所示之蝕刻方法的步驟ST32後的狀態之被加工物的局部放大剖面圖。 【圖10】係在執行圖1所示之蝕刻方法後的狀態之被加工物的局部放大剖面圖。 【圖11】圖11(a)係顯示對於第一、第二及第七試樣進行的實驗之結果的圖表，圖11(b)係顯示對於第三、第四及第七試樣進行的實驗之結果的圖表，圖11(c)係顯示對於第五、第六及第七試樣進行的實驗之結果的圖表。
MT‧‧‧蝕刻方法
ST1~ST4、ST11~ST13、ST31~ST33‧‧‧步驟

Claims (4)

  1. 一種蝕刻方法，用於被加工物；該被加工物包含底層區域、第一區域及第二區域；其中該第二區域係由氮化矽形成，並包含：第一隆起區域及第二隆起區域，以在該底層區域上且於此兩隆起區域之間提供凹部的方式延伸；及底部區域，在該凹部之下側延伸；該第一區域係由氧化矽形成，並以覆蓋該第二區域之方式設置；該蝕刻方法包含：步驟(i)，蝕刻該第一區域；步驟(ii)，在該第一區域被蝕刻之後，藉由選擇性地將該底部區域改質以形成改質區域；及步驟(iii)，蝕刻該改質區域；其中蝕刻該第一區域之該步驟(i)包含：步驟(a)，為了在該第一區域上形成氟碳化物之沉積物，而產生含有氟碳化物氣體之第一處理氣體的電漿；及步驟(b)，為了對於上面形成有該沉積物之該被加工物供給稀有氣體原子之離子以蝕刻該第一區域，而產生稀有氣體之第一電漿；於蝕刻該第一區域之該步驟(i)中，在露出來之該第二區域上形成該沉積物，而藉由該沉積物保護該第二區域；且形成在該第一隆起區域之頂面及該第二隆起區域之頂面上的該沉積物之厚度，係相較於形成在該底部區域上的該沉積物之厚度更大；於形成該改質區域之該步驟(ii)中，產生含有氫之第二處理氣體的電漿，並且從該第二處理氣體之該電漿，對於該第一區域已被蝕刻的該被加工物供給氫離子； 蝕刻該改質區域之該步驟(iii)包含：步驟(c)，為了在具有該改質區域之該被加工物上形成氟碳化物之沉積物，而產生含有氟碳化物氣體之第三處理氣體的電漿；及步驟(d)，為了對於具有該改質區域且其上形成有該沉積物之該被加工物供給稀有氣體原子之離子以蝕刻該改質區域，而產生稀有氣體之第二電漿。
  2. 如申請專利範圍第1項之蝕刻方法，其中，該第二處理氣體更含有氮氣。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中，形成該改質區域之該步驟(ii)、與蝕刻該改質區域之該步驟(iii)兩者係反覆交替執行。
  4. 如申請專利範圍第1或2項之蝕刻方法，其中，在蝕刻該第一區域之該步驟(i)、形成該改質區域之該步驟(ii)、以及蝕刻該改質區域之該步驟(iii)中使用電漿處理裝置；該電漿處理裝置具備：腔室本體，提供內部空間；支撐台，包含下部電極，提供被加工物之載置區域，並且設在該內部空間之中，且該載置區域之中心位於該腔室本體之中心軸線上；第一高頻電源，以產生電漿產生用高頻電波之方式構成；第二高頻電源，以產生具有低於該第一高頻電波之頻率的頻率之第二高頻電波的方式構成，並且電性連接於該下部電極；及電磁鐵，以在該內部空間之中形成磁場的方式構成； 至少在產生了該第二處理氣體之該電漿時，以該電磁鐵在該內部空間之中形成磁場分佈，該磁場分佈係在該第一區域已被蝕刻的該被加工物之邊緣側上，具有相較於在該被加工物之中心上之水平分量更大的水平分量。
TW107138708A 2017-11-08 2018-11-01 蝕刻方法 TWI815828B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017215590A JP6877316B2 (ja) 2017-11-08 2017-11-08 エッチング方法
JP2017-215590 2017-11-08

Publications (2)

Publication Number Publication Date
TW201933470A TW201933470A (zh) 2019-08-16
TWI815828B true TWI815828B (zh) 2023-09-21

Family

ID=66328817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138708A TWI815828B (zh) 2017-11-08 2018-11-01 蝕刻方法

Country Status (5)

Country Link
US (1) US10529583B2 (zh)
JP (1) JP6877316B2 (zh)
KR (1) KR20190052633A (zh)
CN (1) CN109755125B (zh)
TW (1) TWI815828B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201535517A (zh) * 2014-02-19 2015-09-16 Tokyo Electron Ltd 蝕刻方法及電漿處理裝置
TW201612977A (en) * 2014-07-01 2016-04-01 Tokyo Electron Ltd Method for treating workpieces
TW201635371A (zh) * 2015-01-16 2016-10-01 Tokyo Electron Ltd 蝕刻方法（三）

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043984A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 콘택홀 형성방법
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
US9165783B2 (en) * 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
JP6007143B2 (ja) * 2013-03-26 2016-10-12 東京エレクトロン株式会社 シャワーヘッド、プラズマ処理装置、及びプラズマ処理方法
JP6244518B2 (ja) * 2014-04-09 2017-12-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
US9865484B1 (en) * 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10026621B2 (en) * 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201535517A (zh) * 2014-02-19 2015-09-16 Tokyo Electron Ltd 蝕刻方法及電漿處理裝置
TW201612977A (en) * 2014-07-01 2016-04-01 Tokyo Electron Ltd Method for treating workpieces
TW201635371A (zh) * 2015-01-16 2016-10-01 Tokyo Electron Ltd 蝕刻方法（三）

Also Published As

Publication number Publication date
JP6877316B2 (ja) 2021-05-26
CN109755125A (zh) 2019-05-14
CN109755125B (zh) 2023-05-02
US20190139780A1 (en) 2019-05-09
KR20190052633A (ko) 2019-05-16
US10529583B2 (en) 2020-01-07
JP2019087666A (ja) 2019-06-06
TW201933470A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
TWI815822B (zh) 電漿處理裝置及電漿處理方法
TWI791615B (zh) 電漿處理裝置
KR20150098197A (ko) 에칭 방법 및 플라즈마 처리 장치
TWI815828B (zh) 蝕刻方法
TWI811432B (zh) 蝕刻方法及電漿處理裝置
JP7462444B2 (ja) エッチング方法及びプラズマ処理装置
JP7198609B2 (ja) エッチング方法及びプラズマ処理装置