CN106253854A - 一种具有本振相位失配补偿功能的混频器电路 - Google Patents

一种具有本振相位失配补偿功能的混频器电路 Download PDF

Info

Publication number
CN106253854A
CN106253854A CN201610630786.4A CN201610630786A CN106253854A CN 106253854 A CN106253854 A CN 106253854A CN 201610630786 A CN201610630786 A CN 201610630786A CN 106253854 A CN106253854 A CN 106253854A
Authority
CN
China
Prior art keywords
stage
transistor
terminates
resistance
mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610630786.4A
Other languages
English (en)
Other versions
CN106253854B (zh
Inventor
郭本青
陈俊
李玥玥
王耀
金海焱
杨拥军
陈伟建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610630786.4A priority Critical patent/CN106253854B/zh
Publication of CN106253854A publication Critical patent/CN106253854A/zh
Application granted granted Critical
Publication of CN106253854B publication Critical patent/CN106253854B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明提供一种具有本振相位失配补偿功能的混频器电路，包括：第一跨导输入级、第二跨导输入级、第一开关混频级、第二开关混频级、第一失配补偿级、第二失配补偿级、输出负载级、第一电感和第二电感；所述第一跨导输入级、第二跨导输入级接收RF电压信号，将RF电压信号转换为电流信号；第一开关混频级、第二开关混频级由本振信号LO控制，对电流信号进行周期性换向，将频率从射频变换到中频，完成频率变换；输出负载级，对高频信号进行滤波抑制，并将相应的中频电流信号转换为输出IF电压信号；第一失配补偿级、第二失配补偿级，对本振失配信号进行检测，来反馈补偿本振开关切换时间对电路性能的恶化。

Description

一种具有本振相位失配补偿功能的混频器电路
技术领域
本发明属于射频集成电路领域，尤其涉及一种混频器电路。
背景技术
混频器是射频接收机中的关键模块，因为它完成RF-IF的频率变换，并直接决定了接收机的架构体系。为了降低混频器，后级电路噪声对于系统噪声的贡献，同时补偿中频滤波器的损耗，混频器需要一定的转换增益。其中基于Gilbert的有源混频器由于其高的混频增益和优越的端口隔离度等优点被广泛应用于各种架构的射频集成前端。不过，其噪声指数相对较高。
有源混频器的噪声主要来源于开关级的闪烁噪声、热噪声和射频跨导级的热噪声。因为跨导级的闪烁噪声会变频到高频，对于基带接收没有影响。对于后者，一般可以在射频跨导级采用噪声消除技术以获得低噪声输出。对于前者，为了降低开关级的闪烁噪声和热噪声，通常的做法是采用如图1所示的电流注入型有源混频器(J.Park,C.H.Lee,B.-S.Kim,and J.Laskar,“Design and analysis of low flicker-noise CMOS mixers fordirect-conversion receivers,”IEEE Trans.Microw.Theory Tech.,vol.54,no.12,pp.4372–4380,Dec.2006.)。它通过恒流源为跨导级提供大部分的偏置电流，从而降低流过开关管的直流电流，使得开关对的电流换向时间较小，进而开关级的噪声贡献也得以抑制。
但是，该方法是建立在本振驱动理想化的情形下的。即，开关管被理想的本振梯形波信号驱动，不存在任何失配。实际上，由压控振荡器传给混频器的LO信号经过缓冲和路径延时后，难免存在幅度和相位的不平衡，使得混频器的开关对切换时间延长，电路性能退化[B Guo,S An，An analytical model of conversion gain for submicron activemixers with LO offsets，Frequenz,vol.67(3–4):85-91,2013]。
发明内容
本发明为解决上述技术问题，提出了一种具有本振相位失配补偿功能的混频器电路，对混频器电路引入失配补偿级，对本振失配信号进行检测反馈，进而调整源级节点电压，来抑制本振开关切换时间对电路性能的恶化，从而降低电路噪声，提高增益。
本发明采用的技术方案是：一种具有本振相位失配补偿功能的混频器电路，包括：第一跨导输入级、第二跨导输入级、第一开关混频级、第二开关混频级、第一失配补偿级、第二失配补偿级、输出负载级、第一电感和第二电感；
所述第一跨导输入级第一端接地，第一跨导输入级第二端接第一电感第一端，第一跨导输入级第三端接电压VRF+；
所述第一电感第二端接第一开关混频级第一端；
所述第一开关混频级第一端还接第一失配补偿级第一端，第一开关混频级第二端接输出负载级第一端，第一开关混频级第三端接输出负载第四端，第一开关混频级第四端接VLO-端口，第一开关混频级第五端接VLO+端口；
所述第一失配补偿级第二端接VLO+端口，第一失配补偿级第三端接地，第一失配补偿级第四端接VLO-端口；
所述输出负载级第二端接VDD，输出负载级第三端接VDD，输出负载级第四端接第二开关混频级第一端，输出负载级第一端作为混频器电路的第一输出端口；输出负载级第四端作为混频器电路的第二输出端口；
所述第二开关混频级第二端接VLO+端口，第二开关混频级第三端接VLO-端口，第二开关混频级第四端接输出负载级第一端，第二开关混频级第五端接第二失配补偿级第一端；
所述第二失配补偿级第二端接VLO+端口，第二失配补偿级第三端接VLO-端口，第二失配补偿级第四端接地；
所述第二开关混频级第五端还接第二电感第一端，所述第二电感第二端接第二跨导输入级第一端；
所述第二跨导输入级第二端接地，第二跨导输入级第三端接电压VRF-。
进一步地，所述第一跨导输入级包括：第一晶体管，所述第一晶体管的栅极作为第一跨导输入级的第三端接电压VRF+，所述第一晶体管的源极作为第一跨导输入级的第一端接地，所述第一晶体管的漏极作为第一跨导输入级的第二端。
进一步地，所述第二跨导输入级包括：第二晶体管，所述第二晶体管的栅极作为第二跨导输入级的第三端接电压VRF-，所述第二晶体管的源极作为第二跨导输入级的第二端接地，所述第二晶体管的漏极作为第二跨导输入级的第一端。
进一步地，所述第一开关混频级包括：第三晶体管、第四晶体管；所述第三晶体管的栅极作为第一开关混频级的第五端接VLO+端口，所述第三晶体管的漏极作为第一开关混频级的第二端，所述第三晶体管的源极作为第一开关混频级第一端；所述第四晶体管的栅极作为第一开关混频级第四端接VLO-端口，所述第四晶体管的漏极作为第一开关混频级第三端，所述第四晶体管的源极与第三晶体管的源极相连。
进一步地，所述第二开关混频级包括：第五晶体管、第六晶体管；所述第五晶体管的栅极作为第二开关混频级第三端接VLO-端口，所述第五晶体管的漏极作为第二开关混频级的第四端，所述第五晶体管的源极作为第一开关混频级第五端；所述第六晶体管的栅极作为第二开关混频级第二端接VLO+端口，所述第六晶体管的漏极作为第二开关混频级第一端，所述第六晶体管的源极与第五晶体管的源极相连。
进一步地，所述第一失配补偿级包括：第一电阻、第二电阻、第三电阻、第一电容、第三电容、第七晶体管以及第八晶体管；所述第一电阻的第一端作为第一失配补偿级第二端接VLO+端口，所述第四电阻第二端接第二电阻第一端，所述第二电阻第二端作为第一失配补偿级第四端接VLO-端口，所述第一电容第一端接第一电阻第二端，第一电容第二端接第七晶体管的栅极，所述第七晶体管的源极接VDD，第七晶体管的漏极接第三电阻第一端，所述第三电阻第二端作为第一失配补偿级第三端接地，第三电容第一端接第七晶体管的漏极，第三电容第二端接第八晶体管的栅极，第八晶体管的源极接第七晶体管的源极，第八晶体管的漏极作为第一失配补偿级第一端。
进一步地，所述第二失配补偿级包括：第四电阻、第五电阻、第六电阻、第二电容、第四电容、第九晶体管以及第十晶体管；所述第四电阻的第一端作为第二失配补偿级第二端接VLO+端口，所述第四电阻第二端接第五电阻第一端，所述第五电阻第二端作为第二失配补偿级第三端接VLO-端口，所述第二电容第一端接第四电阻第二端，第二电容第二端接第九晶体管的栅极，所述第九晶体管的源极接VDD，第九晶体管的漏极接第六电阻第一端，所述第六电阻第二端作为第二失配补偿级第四端接地，第四电容第一端接第九晶体管的漏极，第四电容第二端接第十晶体管的栅极，第十晶体管的源极接第九晶体管的源极，第十晶体管的漏极作为第二失配补偿级第一端。
进一步地，所述输出负载级包括：第七电阻、第八电阻以及第五电容；所述第七电阻第一端作为负载级第二端接VDD，所述第七电阻第二端作为输出负载级第一端，所述第七电阻第二端还接第五电容第一端，第五电容第二端接第八电阻第一端，第八电阻第一端作为输出负载级第四端，第八电阻第二端作为输出负载级第三端接VDD。
本发明的有益效果：
(1)通过设计失配补偿电路，检测本振失配状况，并注入反馈补偿信号至开关对源极节点，从而抑制本振失配带来的附加开关对切换时间，使得混频器整体的噪声减小；
(2)失配补偿电路使得本振的切换时间最小化，本振更接近于理想的零切换时间状态，在不增加系统过多功耗情况下，增益也更为有优势；
(3)失配补偿电路又具有电流注入结构的降噪特性，即，在不存在本振失配的情况下，依然保留了传统电流注入结构的降低噪声的优点。
附图说明
图1是现有电流注入型有源混频器电路图；
图2是本发明的具有本振相位失配补偿功能的混频器电路图；
图3是本发明本振相位失配反馈补偿的功能示意图；
图4是本发明具有本振相位失配补偿功能的混频器的噪声系数图；
图5是本发明具有本振相位失配补偿功能的混频器的转换增益图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
如图2所示为本发明的具有本振相位失配补偿功能的混频器电路图，本发明的技术方案为：一种具有本振相位失配补偿功能的混频器电路，第一跨导输入级1、第二跨导输入级2、第一开关混频级3、第二开关混频级4、第一失配补偿级5、第二失配补偿级6、输出负载级7、第一电感和第二电感；其中所述跨导输入级接收RF电压信号，将RF电压信号转换为电流信号；开关混频级由本振信号LO控制，对电流信号进行周期性换向，将频率从射频变换到中频，完成频率变换；输出负载级，对高频信号进行滤波抑制，并将相应的中频信号转换为输出IF电压信号；失配补偿级则检测本振失配状况，并将失配电压信号转换为电流信号，注入开关对源极节点，补偿节点电压的失配，以及抑制本振切换时间的恶化。
第一跨导输入级与第二跨导输入级为差分对称结构，左右侧结构完全相同，第一跨导输入级包括第一晶体管M1；M1的栅极作为第一跨导输入级的第三端，用于射频信号输入，射频信号为一电压信号VRF+；M1的源极作为第一跨导输入级的第一端连接至参考地；M1的漏极作为第一跨导输入级的第二端通过电感L1连接到X节点。
第二跨导输入级包括第二晶体管M2；M2的栅极作为第一跨导输入级的第三端，用于射频信号输入，射频信号为一电压信号VRF-；M2的源极作为第一跨导输入级的第二端连接至参考地；M2的漏极作为第一跨导输入级的第一端通过电感L1连接到Y节点。
第一开关混频级包括：第三晶体管M3、第四晶体管M4，M3的栅极作为第一开关混频级的第五端，用于本振差分信号VLO+的输入；M3的漏极作为第一开关混频级的第二端接到输出负载级的负载电阻RL1的负端；M3和M4的源极连接在一起连接到X节点，作为第一开关混频级的第一端；M4的栅极作为第一开关混频级第四端，用于本振差分信号VLO-的输入；M4的漏极作为第一开关混频级第三端接到输出负载级的负载电阻RL2的负端。
第二开关混频级包括：第五晶体管M5、第六晶体管M6，M5的栅极作为第二开关混频级的第三端，用于本振差分信号VLO-的输入；M5的漏极作为第二开关混频级的第四端接到输出负载级的负载电阻RL1的负端；M5和M6的源极连接在一起连接到Y节点，作为第五开关混频级的第五端；M6的栅极作为第二开关混频级第二端，用于本振差分信号VLO+的输入；M6的漏极作为第二开关混频级第一端接到输出负载级的负载电阻RL2的负端。
在第一输入跨导级、第二输入跨导级和第一混频开关级、第二混频开关级之间，第一电感L1、第二电感L2用于谐振吸收跨导级的输出寄生电容和开关对寄生输入电容，从而构成π型谐振网络，以获得宽带级间匹配。
输出负载级为第七电阻RL1、第八RL2和第五电容CL构成的IF滤波器，负载电阻RL1的正端作为输出负载级的第二端连接电源VDD，负载电阻RL1的负端作为输出负载级的第一端，RL2的正端作为输出负载级第三端连接电源VDD，RL2的负端作为输出负载级第四端，输出负载级的负载电容CL接在两个负载电阻RL1、RL2的负端之间，中频输出信号VIF+由RL1的负端引出，中频输出信号VIF-由RL2的负端引出。
第一失配补偿级包括：第七晶体管M7、第八晶体管M8、第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第三电容C3，R1第一端作为第一失配补偿级第二端接VLO+端口，R1第二端与R2第一端相连，R2第二端作为第一失配补偿级第四端接VLO-端口，R1第二端通过耦合电容C1连接到M7的栅极，M7源极连接到电源VDD，M7漏极通过电阻R3连接到地，R3的负极作为第一失配补偿级第三端；M8的源极连接到电源VDD，M8的栅极通过电容C3连接到电阻R3的正极，M8的漏极作为第一失配补偿级的第一端连接到节点X。
第二失配补偿级包括：第九晶体管M9、第十晶体管M10、第四电阻R4、第五电阻R5、第六电阻R6、第二电容C2、第四电容C4，R4第一端作为第二失配补偿级第二端接VLO+端口，R4第二端与R5第一端相连，R5第二端作为第二失配补偿级第三端接VLO-端口，R4第二端通过耦合电容C2连接到M9的栅极，M9源极连接到电源VDD，M9漏极通过电阻R6连接到地，R6的负极作为第二失配补偿级第四端；M10的源极连接到电源VDD，M10的栅极通过电容C4连接到电阻R6的正极，M10的漏极作为第二失配补偿级的第一端连接到节点Y。
在本实施方式中，以左侧电路为例，当本振差分信号VLO+存在一定相位失配时，如图3(a)所示，对应存在一个△t，开关管M4和M3同时导通和截止。而且，没有反馈补偿级的开关对源极节点电压曲线Vx示意图也显示在图中。通过电阻R1、R2网络来检测由于该相位失配导致的开关对切换时间的恶化。其等效失配电压信号被M7、M8放大器放大后形成小信号电流注入到开关对的源极节点。如图3(b)所示，为补偿后源级节点的Vx电压波形示意图。如图3(c)所示，为整体本振信号和源级节点的波形图，通过合理设计补偿电路的放大倍数，可以将补偿后的源级节点的变化峰值Vx+Vth接近相位失配本振交点处的电压值。这样，可以保证开关管近似理想地轮换导通，电流切换时间接近零。于是，由于本振相位失配带来的开关对切换时间对电路增益噪声性能的不利影响得以克服。
本发明采用0.18μm CMOS工艺，为了阐述本申请技术方案比传统技术方案的技术优势，本申请将传统的电流注入混频器进行设计仿真。换言之，将发明的M7、M9晶体管通过置位高电平关闭，电路结构即退化为传统的电流注入混频器。具体仿真环境：在1.8V电源电压下，消耗的直流偏置电流为7.5mA，其中M7、M9晶体管支路消耗电流约400uA。LO驱动功率为0dBm，且本振失配相位范围为0-20度。在模拟过程中，射频差分信号VRF和本振差分信号VLO的频率被同步改变，中频频率总是保持在恒定的100KHz。
如图4所示，纵坐标NF表示噪声指数，横坐标LO phase offset表示本振相位失配角度，空心圆表示的线条为电流注入混频器的NF随本振相位失配角度的变化曲线，以实心五角菱形表示的为本发明的NF随本振相位失配角度变化的曲线，图4中给出了模拟的中频频率在100KHz时候的噪声指数NF。它显示出在20度的本振相位失配时候本发明的噪声指数NF数值为13dB，较传统的电流注入混频器的噪声指数降低了大约1.8dB。如图5所示，纵坐标Gain表示增益，横坐标LO phase offset表示本振相位失配角度，空心圆表示的线条为电流注入混频器的增益随本振相位失配角度的变化曲线，以实心五角菱形表示的为本发明的增益随本振相位失配角度变化的曲线，本发明的增益仿真结果在20度的本振相位失配时候为14.2dB，也比电流注入混频器的增益有1dB的优势。此外，使用等幅双音1GHz和1.01GHz的测试信号来测试在20度的本振相位失配时候混频器的线性度，获得的输入参考三阶截取点(IIP3)为-0.5dBm，比电流注入混频器的IIP3模拟结果-1.5dBm更具优势。整体看来，和现有的电流注入型有源混频器相比，在不增加过多功耗情况下，本方法由于使用本振失配补偿技术，以及优化的级间π型谐振网络使得混频器取得好的噪声，增益性能。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (8)

1.一种具有本振相位失配补偿功能的混频器电路，其特征在于，包括：第一跨导输入级、第二跨导输入级、第一开关混频级、第二开关混频级、第一失配补偿级、第二失配补偿级、输出负载级、第一电感和第二电感；
所述第一跨导输入级第一端接地，第一跨导输入级第二端接第一电感第一端，第一跨导输入级第三端接电压VRF+；
所述第一电感第二端接第一开关混频级第一端；
所述第一开关混频级第一端还接第一失配补偿级第一端，第一开关混频级第二端接输出负载级第一端，第一开关混频级第三端接输出负载第四端，第一开关混频级第四端接VLO‐端口，第一开关混频级第五端接VLO+端口；
所述第一失配补偿级第二端接VLO+端口，第一失配补偿级第三端接地，第一失配补偿级第四端接VLO‐端口；
所述输出负载级第二端接VDD，输出负载级第三端接VDD，输出负载级第四端接第二开关混频级第一端，输出负载级第一端作为混频器电路的第一输出端口；输出负载级第四端作为混频器电路的第二输出端口；
所述第二开关混频级第二端接VLO+端口，第二开关混频级第三端接VLO‐端口，第二开关混频级第四端接输出负载级第一端，第二开关混频级第五端接第二失配补偿级第一端；
所述第二失配补偿级第二端接VLO+端口，第二失配补偿级第三端接VLO‐端口，第二失配补偿级第四端接地；
所述第二开关混频级第五端还接第二电感第一端，所述第二电感第二端接第二跨导输入级第一端；
所述第二跨导输入级第二端接地，第二跨导输入级第三端接电压VRF‐。
2.根据权利要求1所述的一种具有本振相位失配补偿功能的混频器电路，其特征在于，所述第一跨导输入级包括：第一晶体管，所述第一晶体管的栅极作为第一跨导输入级的第三端接电压VRF+，所述第一晶体管的源极作为第一跨导输入级的第一端接地，所述第一晶体管的漏极作为第一跨导输入级的第二端。
3.根据权利要求1所述的一种具有本振相位失配补偿功能的混频器电路，其特征在于，所述第二跨导输入级包括：第二晶体管，所述第二晶体管的栅极作为第二跨导输入级的第三端接电压VRF‐，所述第二晶体管的源极作为第二跨导输入级的第二端接地，所述第二晶体管的漏极作为第二跨导输入级的第一端。
4.根据权利要求1所述的一种具有本振相位失配补偿功能的混频器电路，其特征在于，所述第一开关混频级包括：第三晶体管、第四晶体管；所述第三晶体管的栅极作为第一开关混频级的第五端接VLO+端口，所述第三晶体管的漏极作为第一开关混频级的第二端，所述第三晶体管的源极作为第一开关混频级第一端；所述第四晶体管的栅极作为第一开关混频级第四端接VLO‐端口，所述第四晶体管的漏极作为第一开关混频级第三端，所述第四晶体管的源极与第三晶体管的源极相连。
5.根据权利要求1所述的一种具有本振相位失配补偿功能的混频器电路，其特征在于，所述第二开关混频级包括：第五晶体管、第六晶体管；所述第五晶体管的栅极作为第二开关混频级第三端接VLO‐端口，所述第五晶体管的漏极作为第二开关混频级的第四端，所述第五晶体管的源极作为第一开关混频级第五端；所述第六晶体管的栅极作为第二开关混频级第二端接VLO+端口，所述第六晶体管的漏极作为第二开关混频级第一端，所述第六晶体管的源极与第五晶体管的源极相连。
6.根据权利要求1所述的一种具有本振相位失配补偿功能的混频器电路，其特征在于，所述第一失配补偿级包括：第一电阻、第二电阻、第三电阻、第一电容、第三电容、第七晶体管以及第八晶体管；所述第一电阻的第一端作为第一失配补偿级第二端接VLO+端口，所述第四电阻第二端接第二电阻第一端，所述第二电阻第二端作为第一失配补偿级第四端接VLO‐端口，所述第一电容第一端接第一电阻第二端，第一电容第二端接第七晶体管的栅极，所述第七晶体管的源极接VDD，第七晶体管的漏极接第三电阻第一端，所述第三电阻第二端作为第一失配补偿级第三端接地，第三电容第一端接第七晶体管的漏极，第三电容第二端接第八晶体管的栅极，第八晶体管的源极接第七晶体管的源极，第八晶体管的漏极作为第一失配补偿级第一端。
7.根据权利要求1所述的一种具有本振相位失配补偿功能的混频器电路，其特征在于，所述第二失配补偿级包括：第四电阻、第五电阻、第六电阻、第二电容、第四电容、第九晶体管以及第十晶体管；所述第四电阻的第一端作为第二失配补偿级第二端接VLO+端口，所述第四电阻第二端接第五电阻第一端，所述第五电阻第二端作为第二失配补偿级第三端接VLO‐端口，所述第二电容第一端接第四电阻第二端，第二电容第二端接第九晶体管的栅极，所述第九晶体管的源极接VDD，第九晶体管的漏极接第六电阻第一端，所述第六电阻第二端作为第二失配补偿级第四端接地，第四电容第一端接第九晶体管的漏极，第四电容第二端接第十晶体管的栅极，第十晶体管的源极接第九晶体管的源极，第十晶体管的漏极作为第二失配补偿级第一端。
8.根据权利要求1所述的一种具有本振相位失配补偿功能的混频器电路，其特征在于，所述输出负载级包括：第七电阻、第八电阻以及第五电容；所述第七电阻第一端作为负载级第二端接VDD，所述第七电阻第二端作为输出负载级第一端，所述第七电阻第二端还接第五电容第一端，第五电容第二端接第八电阻第一端，第八电阻第一端作为输出负载级第四端，第八电阻第二端作为输出负载级第三端接VDD。
CN201610630786.4A 2016-08-03 2016-08-03 一种具有本振相位失配补偿功能的混频器电路 Expired - Fee Related CN106253854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610630786.4A CN106253854B (zh) 2016-08-03 2016-08-03 一种具有本振相位失配补偿功能的混频器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610630786.4A CN106253854B (zh) 2016-08-03 2016-08-03 一种具有本振相位失配补偿功能的混频器电路

Publications (2)

Publication Number Publication Date
CN106253854A true CN106253854A (zh) 2016-12-21
CN106253854B CN106253854B (zh) 2018-10-23

Family

ID=58077601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610630786.4A Expired - Fee Related CN106253854B (zh) 2016-08-03 2016-08-03 一种具有本振相位失配补偿功能的混频器电路

Country Status (1)

Country Link
CN (1) CN106253854B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968631A (zh) * 2018-01-26 2018-04-27 广东工业大学 一种应用于k波段的混频器及其下变频混频电路
CN109309480A (zh) * 2018-10-29 2019-02-05 电子科技大学 一种低噪声开关跨导混频器
CN112134584A (zh) * 2020-08-11 2020-12-25 南京英锐创电子科技有限公司 自动失配校准电路、方法及射频接收机
CN114530133A (zh) * 2022-03-04 2022-05-24 广州华星光电半导体显示技术有限公司 显示面板及显示终端
CN114785287A (zh) * 2022-06-17 2022-07-22 成都旋极星源信息技术有限公司 一种发射机电路与电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137869A1 (en) * 2003-01-15 2004-07-15 Samsung Electronics Co., Ltd. Direct conversion receiver for calibrating phase and gain mismatch
CN102638227A (zh) * 2012-04-23 2012-08-15 中国科学院微电子研究所 带有片上有源平衡-不平衡变换器的超宽带混频器电路
US20140270018A1 (en) * 2013-03-15 2014-09-18 Analog Devices Technology Circuit architecture for i/q mismatch mitigation in direct conversion receivers
CN104124923A (zh) * 2014-06-25 2014-10-29 中国电子科技集团公司第三十八研究所 一种低噪声混频器电路
CN105450178A (zh) * 2015-12-29 2016-03-30 江苏星宇芯联电子科技有限公司 一种可校正iq失配的混频器电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137869A1 (en) * 2003-01-15 2004-07-15 Samsung Electronics Co., Ltd. Direct conversion receiver for calibrating phase and gain mismatch
CN102638227A (zh) * 2012-04-23 2012-08-15 中国科学院微电子研究所 带有片上有源平衡-不平衡变换器的超宽带混频器电路
US20140270018A1 (en) * 2013-03-15 2014-09-18 Analog Devices Technology Circuit architecture for i/q mismatch mitigation in direct conversion receivers
CN104124923A (zh) * 2014-06-25 2014-10-29 中国电子科技集团公司第三十八研究所 一种低噪声混频器电路
CN105450178A (zh) * 2015-12-29 2016-03-30 江苏星宇芯联电子科技有限公司 一种可校正iq失配的混频器电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968631A (zh) * 2018-01-26 2018-04-27 广东工业大学 一种应用于k波段的混频器及其下变频混频电路
CN107968631B (zh) * 2018-01-26 2023-09-12 广东工业大学 一种应用于k波段的混频器及其下变频混频电路
CN109309480A (zh) * 2018-10-29 2019-02-05 电子科技大学 一种低噪声开关跨导混频器
CN112134584A (zh) * 2020-08-11 2020-12-25 南京英锐创电子科技有限公司 自动失配校准电路、方法及射频接收机
CN114530133A (zh) * 2022-03-04 2022-05-24 广州华星光电半导体显示技术有限公司 显示面板及显示终端
CN114530133B (zh) * 2022-03-04 2023-07-25 广州华星光电半导体显示技术有限公司 显示面板及显示终端
CN114785287A (zh) * 2022-06-17 2022-07-22 成都旋极星源信息技术有限公司 一种发射机电路与电子设备

Also Published As

Publication number Publication date
CN106253854B (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN106253854A (zh) 一种具有本振相位失配补偿功能的混频器电路
US8933745B2 (en) Transconductance-enhancing passive frequency mixer
CN102075145B (zh) 一种高线性度折叠镜像混频器
CN206099903U (zh) 一种高线性度高增益的有源混频器
CN103401508A (zh) 一种低噪声放大器和混频器融合结构
CN104124923B (zh) 一种低噪声混频器电路
CN106385236A (zh) 一种高线性度高增益的有源混频器及方法
CN104158496A (zh) 以正反馈跨阻放大级为负载的25%占空比无源混频器
CN104660290A (zh) 一种电流可复用低功耗射频前端接收电路
CN102522954B (zh) 一种电流复用高线性度折叠电流镜混频器
US10097223B2 (en) Low power supply voltage double-conversion radio frequency receiving front end
CN202026277U (zh) 射频识别中的混频器
CN107896093B (zh) 一种低噪声低功耗高增益混频器
CN102611392B (zh) 一种基于衬底偏置的超低耗电流复用混频器
CN109309480A (zh) 一种低噪声开关跨导混频器
CN102035479A (zh) 一种高线性度的低噪声放大器电路
CN102457231A (zh) 单平衡混频器
CN105471391B (zh) 高线性度全平衡混频器
CN101662261B (zh) 一种高线性度折叠混频器
CN110336538A (zh) 一种cmos电容中和有源混频器
CN106603013B (zh) 一种cmos互补结构的混频器电路
CN201910768U (zh) 一种高线性度折叠镜像混频器
CN102710260B (zh) 一种低功耗宽锁定范围的除四注入锁定分频器电路
CN113328710B (zh) 一种高线性跨导电路
CN203632620U (zh) 一种带双反馈结构的宽带混频器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181023

Termination date: 20200803

CF01 Termination of patent right due to non-payment of annual fee