CN106252384A - 结终端扩展结构及该结构的制造方法 - Google Patents
结终端扩展结构及该结构的制造方法 Download PDFInfo
- Publication number
- CN106252384A CN106252384A CN201510330576.9A CN201510330576A CN106252384A CN 106252384 A CN106252384 A CN 106252384A CN 201510330576 A CN201510330576 A CN 201510330576A CN 106252384 A CN106252384 A CN 106252384A
- Authority
- CN
- China
- Prior art keywords
- injection zone
- termination extension
- injection
- extension structure
- knot termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000002347 injection Methods 0.000 claims abstract description 106
- 239000007924 injection Substances 0.000 claims abstract description 106
- 239000002184 metal Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种结终端扩展结构及该结构的制造方法，所涉及的结终端扩展结构较现有的结终端扩展结构的抗击穿能力更强。所述结构包括：P型注入区域；其中，所述P型注入区域包括P-注入区域和至少2个P+注入区域，所述P+注入区域和所述P-注入区域接触，所述P+注入区域注入的P型离子的剂量大于P-注入区域注入的P型离子的剂量。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，具体涉及一种结终端扩展结构及该结构的制造方法。
背景技术
功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。截止环在分压结构和划片槽区域之间，分布在芯片的最外围，在高可靠性要求和模块封装的器件上是不可缺少的。
结终端扩展技术是目前功率器件中最为普遍采用的分压结构之一。它的工艺非常简单，可以与有源区一起扩散形成,无须增加工艺步骤。结终端扩展技术是在主结的周围制作一圈轻掺杂的P型区域。当主结反偏时，结终端扩展区域会同时被耗尽。此时就相当于在漂移区的耗尽区内部引入了负电荷，这些负电荷将耗尽区扩展，并且本身也能吸收一部分电场，从而减小主结边缘处的电场尖峰。进而提高器件的抗击穿能力。
目前常用的结终端扩展结构示意如图1所示，其中1表示硅晶片，2表示N型外延层，3表示主结区域，4表示P型注入区域，5表示N型注入区域，硅晶片1表面形成N型外延层2，N型外延层2与主结区域3、P型注入区域4和N型注入区域5接触，主结区域 3和P型注入区域4接触。这种结终端扩展结构的缺点是表面氧化层的界面电荷会对器件表面电势产生很大影响，影响分压效果，使击穿电压降低。
发明内容
本发明的目的在于，提供一种结终端扩展结构及该结构的制造方法，所涉及的结终端扩展结构所涉及的结终端扩展结构较现有的结终端扩展结构的抗击穿能力更强。
为此目的，一方面，本发明提出一种结终端扩展结构，包括：
P型注入区域；其中，
所述P型注入区域包括P-注入区域和至少2个P+注入区域，所述P+注入区域和所述P-注入区域接触，所述P+注入区域注入的P型离子的剂量大于P-注入区域注入的P型离子的剂量。
另一方面，本发明提出一种制造如前述结终端扩展结构的方法，包括：
在硅晶片表面形成中间结构；所述中间结构包括P-注入区域；
对所述P-注入区域内的至少两个不相连的区域进行P+注入，形成P+注入区域。
本发明实施例所述的结终端扩展结构及该结构的制造方法，所涉及的结终端扩展结构基于常规的结终端扩展结构，并较常规的结终端扩展结构，多了至少2个P+注入区域，这就使得P-注入区域表面的P型离子浓度提高，因而提高了结终端扩展结构的抗击穿能力，由此提高了具有该结终端扩展结构的功率半导体器件的可靠性。
附图说明
图1为一种常见的结终端扩展结构的剖面示意图；
图2为本发明结终端扩展结构一实施例的剖面示意图；
图3为本发明结终端扩展结构的制造方法的一实施例的流程示意图；
图4～图7为一实施例中结终端扩展结构在制造过程中的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，本实施例公开一种结终端扩展结构，包括：
P型注入区域；其中，
所述P型注入区域包括P-注入区域A和至少2个P+注入区域B，所述P+注入区域B和所述P-注入区域A接触，所述P+注入区域B注入的P型离子的剂量大于P-注入区域A注入的P型离子的剂量。
本发明实施例中，P-注入区域掺杂的P型离子的剂量可以与常规的结终端扩展结构的P型注入区域掺杂的P型离子的剂量相等，大致为1012～1014/cm2。
本发明实施例所述的结终端扩展结构，基于常规的结终端扩展结构，并较常规的结终端扩展结构，多了至少2个P+注入区域，这就使得P-注入区域表面的P型离子浓度提高，因而提高了结终端扩展结构的抗击穿能力，由此提高了具有该结终端扩展结构的功率半导体器件的可靠性。
可选地，在本发明结终端扩展结构的另一实施例中，还包括：硅晶片、N型外延层、主结区域和N型注入区域。
可选地，参看图2，在本发明结终端扩展结构的另一实施例中，所述P+注入区域的结深小于所述主结区域的结深。
本发明实施例中，如图2所示，P+注入结深较浅，不会增加分 压区域面积，降低了具有该结终端扩展结构的功率半导体器件制造成本。
可选地，参看图3，在本发明结终端扩展结构的另一实施例中，还包括：介质层和金属层；其中，
所述介质层置于所述主结区域、P型注入区域和N型注入区域之上，所述金属层置于所述介质层之上，
所述金属层包括多个互不连接的金属板，金属板的数量与所述P+注入区域的数量一致，
所述介质层中有过孔，所述介质层中过孔的数量与所述P+注入区域的数量相等，一个金属板通过一个过孔与一个P+注入区域对应接触。
本发明实施例中，如图3所示，61为介质层，71为金属板，形成P+注入区域后，形成金属场板，进一步消除表面电荷对具有该结终端扩展结构的功率半导体器件的影响，提高了器件的可靠性。
可选地，在本发明结终端扩展结构的另一实施例中，所述P+注入区域注入的P型离子的剂量大于P-注入区域注入的P型离子的剂量的10倍。
参看图3，本实施例还公开一种制造如前述实施例所述的结终端扩展结构的方法，包括：
S1、在硅晶片表面形成中间结构；所述中间结构包括P-注入区域；
S2、对所述P-注入区域内的至少两个不相连的区域进行P+注入，形成P+注入区域。
本发明实施例中，为保证制造的结终端扩展结构的抗击穿能力，P+注入完成后，对硅晶片可以进行的热过程不能超过300℃。
本发明实施例所述的结终端扩展结构的制造方法，所涉及的结终端扩展结构在常规结终端扩展结构基础上，增加一次P+注入，这 就使得P-注入区域表面的P型离子浓度提高，因而提高了结终端扩展结构的抗击穿能力，同时，在所述的结终端扩展结构的制造过程中，未进行热过程，从而对硅晶片内部电场分布基本没有影响，继而进一步提高了结终端扩展结构的抗击穿能力，由此提高了具有该结终端扩展结构的功率半导体器件的可靠性。
可选地，在本发明结终端扩展结构的制造方法的另一实施例中，形成所述中间结构包括：
在硅晶片上依次形成N型外延层、主结区域和N型注入区域，并进行P型离子掺杂形成P-注入区域。
可选地，在本发明结终端扩展结构的制造方法的另一实施例中，所述结终端扩展结构为如前述包括介质层和金属层的结终端扩展结构时，在所述对所述中间结构进行P+注入，形成P+注入区域之前，还包括：
在所述中间结构上形成介质层；
其中，在所述对所述中间结构进行P+注入，形成P+注入区域之后，还包括：
在所述介质层上形成金属层；
利用光刻胶作为掩膜，对所述金属层进行干法刻蚀，形成金属场板。
可选地，参看图4至图6，在本发明结终端扩展结构的制造方法的另一实施例中，所述对所述中间结构进行P+注入，形成P+注入区域，包括：
通过所述介质层中的过孔对所述中间结构进行P+注入，形成P+注入区域。
可选地，在本发明结终端扩展结构的制造方法的另一实施例中，所述在所述中间结构之上形成介质层，包括：
在所述中间结构上形成介质材料层；
利用光刻胶作为掩膜，对所述介质材料层进行干法刻蚀，形成介质层。
下面对本发明结终端扩展结构的制造方法的一实施例进行详细说明。如图1所示为常规的结终端扩展结构的剖面示意图，首先，对图1所示的常规的结终端扩展结构中的P型注入区域进行P型离子掺杂形成P-注入区域A，并在形成P-注入区域A后的结终端扩展结构上形成介质材料层如图4所示，图4中A为P-注入区域，6为介质材料层；然后，使用光刻胶作为掩膜，对图4所示的介质材料层进行干法刻蚀，形成介质层如图5所示，图5中61为介质层，介质层61中包含过孔；接着，通过图5所示的介质层61中包含的过孔进行P型注入，形成P+注入区域，如图6所示，图6中B为P+注入区域，P+注入区域B与介质层61中的过孔一一对应，P+注入区域B的结深小于主结区域3的结深；然后，在图6所示的介质层上形成金属层如图7所示，图7中7为金属层，金属层7通过介质层61中的过孔与P+注入区域B接触；最后利用光刻胶作为掩膜，对图7所示的金属层进行干法刻蚀，形成金属场板如图2所示，图2中71为金属板，金属板71通过介质层61中的过孔与P+注入区域B接触。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (10)
1.一种结终端扩展结构，其特征在于，包括：
P型注入区域；其中，
所述P型注入区域包括P-注入区域和至少2个P+注入区域，所述P+注入区域和所述P-注入区域接触，所述P+注入区域注入的P型离子的剂量大于P-注入区域注入的P型离子的剂量。
2.根据权利要求1所述的结终端扩展结构，其特征在于，还包括：硅晶片、N型外延层、主结区域和N型注入区域。
3.根据权利要求2所述的结终端扩展结构，其特征在于，所述P+注入区域的结深小于所述主结区域的结深。
4.根据权利要求3所述的结终端扩展结构，其特征在于，还包括：介质层和金属层；其中，
所述介质层置于所述主结区域、P型注入区域和N型注入区域之上，所述金属层置于所述介质层之上，
所述金属层包括多个互不连接的金属板，金属板的数量与所述P+注入区域的数量一致，
所述介质层中有过孔，所述介质层中过孔的数量与所述P+注入区域的数量相等，一个金属板通过一个过孔与一个P+注入区域对应接触。
5.根据权利要求1所述的结终端扩展结构，其特征在于，所述P+注入区域注入的P型离子的剂量大于P-注入区域注入的P型离子的剂量的10倍。
6.一种制造如权利要求1-5任一项所述的结终端扩展结构的方法，其特征在于，包括：
在硅晶片表面形成中间结构；所述中间结构包括P-注入区域；
对所述P-注入区域内的至少两个不相连的区域进行P+注入，形成P+注入区域。
7.根据权利要求6所述的结终端扩展结构的制造方法，其特征在于，形成所述中间结构包括：
在硅晶片上依次形成N型外延层、主结区域和N型注入区域，并进行P型离子掺杂形成P-注入区域。
8.根据权利要求7所述的结终端扩展结构的制造方法，其特征在于，所述结终端扩展结构为如权利要求3所述的结终端扩展结构时，在所述对所述中间结构进行P+注入，形成P+注入区域之前，还包括：
在所述中间结构上形成介质层；
其中，在所述对所述中间结构进行P+注入，形成P+注入区域之后，还包括：
在所述介质层上形成金属层；
利用光刻胶作为掩膜，对所述金属层进行干法刻蚀，形成金属场板。
9.根据权利要求8所述的结终端扩展结构的制造方法，其特征在于，所述对所述中间结构进行P+注入，形成P+注入区域，包括：
通过所述介质层中的过孔对所述中间结构进行P+注入，形成P+注入区域。
10.根据权利要求8或9所述的结终端扩展结构的制造方法，其特征在于，所述在所述中间结构之上形成介质层，包括：
在所述中间结构上形成介质材料层；
利用光刻胶作为掩膜，对所述介质材料层进行干法刻蚀，形成介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510330576.9A CN106252384A (zh) | 2015-06-15 | 2015-06-15 | 结终端扩展结构及该结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510330576.9A CN106252384A (zh) | 2015-06-15 | 2015-06-15 | 结终端扩展结构及该结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106252384A true CN106252384A (zh) | 2016-12-21 |
Family
ID=57626698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510330576.9A Pending CN106252384A (zh) | 2015-06-15 | 2015-06-15 | 结终端扩展结构及该结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106252384A (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104508826A (zh) * | 2012-05-30 | 2015-04-08 | 维西埃-硅化物公司 | 自适应电荷平衡的边缘终端 |
-
2015
- 2015-06-15 CN CN201510330576.9A patent/CN106252384A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104508826A (zh) * | 2012-05-30 | 2015-04-08 | 维西埃-硅化物公司 | 自适应电荷平衡的边缘终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837532B2 (en) | Laterally diffused metal oxide semiconductor device and manufacturing method therefor | |
| US9076811B2 (en) | Power semiconductor device and method of manufacturing the same | |
| US9129989B1 (en) | Semiconductor device and method for manufacturing the same | |
| US9455319B2 (en) | Semiconductor device | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN107170688B (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN106298479B (zh) | 一种功率器件的结终端扩展结构及其制造方法 | |
| US20150054064A1 (en) | Power semiconductor device with super junction structure and interlaced, grid-type trench network | |
| CN102723278A (zh) | 半导体结构形成方法 | |
| CN104332499B (zh) | 一种vdmos器件及其终端结构的形成方法 | |
| CN106340534A (zh) | 场限环和结终端扩展复合分压结构及该结构的制造方法 | |
| CN105047693A (zh) | 一种横向高压功率器件的结终端结构 | |
| CN205177848U (zh) | 一种具有特殊耐压环的高压功率器件 | |
| JP6197966B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN108922888B (zh) | 一种功率器件的终端结构及其制作方法 | |
| CN107994067B (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN106252384A (zh) | 结终端扩展结构及该结构的制造方法 | |
| CN108110041B (zh) | 半导体功率器件及其制作方法 | |
| CN107910361B (zh) | 半导体器件的超结结构及其制作方法 | |
| CN107359119B (zh) | 一种超结功率器件及其制造方法 | |
| CN202948930U (zh) | 一种半导体器件 | |
| CN103311293B (zh) | 高压晶体管 | |
| CN105990153B (zh) | 功率器件的分压结构的制备方法和功率器件 | |
| CN205004337U (zh) | 功率晶体管及其结终端结构 | |
| CN107346738B (zh) | 超结功率器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161221 |
|
| RJ01 | Rejection of invention patent application after publication |