CN106206691A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN106206691A CN106206691A CN201510215854.6A CN201510215854A CN106206691A CN 106206691 A CN106206691 A CN 106206691A CN 201510215854 A CN201510215854 A CN 201510215854A CN 106206691 A CN106206691 A CN 106206691A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- source electrode
- drain
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
一种晶体管的形成方法,包括:提供具有鳍部的半导体衬底;形成横跨鳍部的栅极结构;在栅极结构两侧的鳍部表面形成源极材料层和漏极材料层;在半导体衬底、栅极结构、源极材料层和漏极材料层上形成第一介质层;在第一介质层内形成底部露出源极材料层的第一源极通孔和底部露出漏极材料层的第一漏极通孔;在第一源极通孔底部的源极材料层上形成第一金属层;在第一漏极通孔底部的漏极材料层上形成第二金属层;对第一金属层下的源极材料层和第二金属层下的漏极材料层进行势垒降低离子注入;对第一金属层和第二金属层进行第一退火处理,分别形成源极金属硅化物层和漏极金属硅化物层。采用本发明的形成晶体管的方法能够提高晶体管的性能。
Description
技术领域
本发明涉及半导体制造,尤其涉及晶体管的形成方法。
背景技术
随着半导体产业向更低的技术节点的发展,渐渐开始从平面CMOS晶体管向三维鳍式场效应晶体管(FinFET)过渡。FinFET中,栅极结构至少可以从两侧对沟道进行控制,具有比平面MOSFET器件强得多的栅对沟道的控制能力,能够很好的抑制短沟道效应。而且相对其它器件具有更好的与现有的集成电路生产技术的兼容性。
参考图1和图2,现有技术中的P型鳍式场效应晶体管的形成方法如下:
首先,提供半导体衬底10,所述半导体衬底10具有鳍部11。接着,形成横跨鳍部11的栅极结构12。其中栅极结构12包括栅氧层121和位于栅氧层121之上的栅极层122。在栅极结构12的周围形成侧墙,此时,鳍部11的周围没有侧墙。接着,在侧墙两侧的鳍部11原位掺杂生长有源漏离子的锗硅层13,然后,在锗硅层13的表面外延生长硅帽(Si Cap)层14,锗硅层13与硅帽层14的叠层为源极材料层和漏极材料层。之后,在半导体衬底10、栅极结构12、侧墙上形成介质层(图未示)。在介质层内形成源极通孔和漏极通孔。其中,源极通孔的底部露出源极材料层,漏极通孔的底部露出漏极材料层。接着,在源极通孔底部和漏极通孔底部形成钛层,对钛层进行退火处理,形成钛金属硅化物层。最后采用钨金属填充源极通孔和漏极通孔,形成源极接触插塞和漏极接触插塞。
采用现有技术的方法形成的P型鳍式场效应晶体管的性能不佳。
发明内容
本发明解决的问题是采用现有技术的方法形成的P型鳍式场效应晶体管的性能不佳。
为解决上述问题,本发明提供一种P型鳍式场效应晶体管的形成方法,包括:
提供半导体衬底,所述半导体衬底具有鳍部;
形成横跨所述鳍部的栅极结构,所述栅极结构覆盖所述鳍部的顶部和侧壁;
在所述栅极结构两侧的鳍部表面形成源极材料层和漏极材料层;
在所述半导体衬底、栅极结构、源极材料层和漏极材料层上形成第一介质层;
在所述第一介质层内形成底部露出所述源极材料层的第一源极通孔和底部露出所述漏极材料层的第一漏极通孔;
在所述第一源极通孔底部的所述源极材料层上形成第一金属层;
在所述第一漏极通孔底部的所述漏极材料层上形成第二金属层;
对所述第一金属层下的源极材料层和第二金属层下的漏极材料层进行势垒降低离子注入;
对第一金属层和第二金属层进行第一退火处理,分别形成源极金属硅化物层和漏极金属硅化物层。
可选的,所述势垒降低离子的类型包括铝离子、镓离子、锗离子和铟离子中的至少一种。
可选的,所述势垒降低离子为铝离子、镓离子和铟离子中的至少一种时,所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2;
所述势垒降低离子为锗离子时,所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2。
可选的,所述源极材料层和所述漏极材料层分别为第一半导体材料层在下,第二半导体材料层在上的叠层,所述势垒降低离子注入至所述第二半导体材料层。
可选的,所述第一金属层和第二金属层的材料都为Ti、NiPt或Ni。
可选的,所述第一金属层和第二金属层的材料都为Ti,形成所述第一金属层和第二金属层后,所述势垒降低离子注入之前还包括:对所述第一金属层和第二金属层进行第二退火处理。
可选的,形成所述第一金属层和第二金属层之前,刻蚀去除所述第一源极通孔底部的部分源极材料层和所述第一漏极通孔底部的部分漏极材料层。
可选的,刻蚀去除部分源极材料层和部分漏极材料层之前,对所述第一源极通孔底部露出的源极材料层和所述第一漏极通孔底部露出的漏极材料层进行非晶化离子注入。
可选的,所述非晶化离子注入的注入离子为锗、硅、碳、氮和氩离子中的至少一种。
可选的,形成第一金属层和第二金属层之前,还包括对剩余的源极材料层和剩余的漏极材料层进行第三退火处理。
可选的,去除部分源极材料层和漏极材料层的深度小于等于所述非晶化离子注入的深度。
可选的,形成所述源极材料层和所述漏极材料层之前还包括从顶部去除所述鳍部的部分高度。
可选的,剩余鳍部的高度为大于等于原始鳍部高度的三分之一且小于原始鳍部高度的三分之二。
可选的,形成源极金属硅化物和漏极金属硅化物层后,在所述第一源极通孔内和第一漏极通孔内填充满第二介质层,所述第二介质层与所述第一介质层相平;
在所述第一源极通孔内的第二介质层内形成第二源极通孔,所述第二源极通孔底部露出所述源极金属硅化物层;
在所述第一漏极通孔内的第二介质层内形成第二漏极通孔,所述第二漏极通孔底部露出所述漏极金属硅化物层。
可选的,所述MOS晶体管的类型为P型,所述第一半导体材料层的材料为锗硅,所述第二半导体材料层的材料为硅或碳化硅。
与现有技术相比,本发明的技术方案具有以下优点:
在进行第一退火处理的过程中,注入至源极材料层和漏极材料层的势垒降低离子会发生在对应的源极金属硅化物层和漏极金属硅化物层的固溶度值小,在源极材料层和漏极材料层的固溶度值大的现象。因此,通过第一退火处理形成源极金属硅化物层和漏极金属硅化物层的过程中,大量的势垒降低离子会分别在源极金属硅化物层和漏极金属硅化物层的底部边界析出,并且分别在源极金属硅化物层和漏极金属硅化物层的底部边界形成电偶极子(dipole)层。该电偶极子层会产生一个和电子运动方向相同的电场,从而降低了肖特基势垒宽度和高度,进而降低了后续形成的P型鳍式场效应晶体管的寄生电阻,提高了后续形成的P型鳍式场效应晶体管的性能。
可选的,刻蚀去除第一源极通孔底部的部分源极材料层和第一漏极通孔底部的部分漏极材料层,可以增加形成源极金属硅化物层的第一金属层与源极材料层、形成漏极金属硅化物层的第二金属层与漏极材料层之间的接触面积。这样,在源极材料层上形成的源极金属硅化物层和在漏极材料层上形成的漏极金属硅化物层的体积会增加。从而可以进一步降低源漏接触电阻和寄生串联电阻,以提高后续形成的晶体管的性能。
可选的,对所述第一源极通孔底部露出的源极材料层和所述第一漏极通孔底部露出的漏极材料层进行非晶化离子注入,非晶化离子注入后,非晶化注入离子会在源极材料层内部和漏极材料层内部进行扩散,可以进一步增加源极材料层和漏极材料层的去除体积,从而进一步增加形成源极金属硅化物层的第一金属层与源极材料层、形成漏极金属硅化物层的第二金属层与漏极材料层之间的接触面积。这样,在源极材料层上形成的源极金属硅化物层和在漏极材料层上形成的漏极金属硅化物层的体积会进一步增加。进一步减小源极金属硅化物层和漏极金属硅化物层的接触电阻。更进一步提高后续形成的鳍式场效应晶体管的性能。
附图说明
图1是现有技术中的半导体衬底及在其上形成有栅极结构的立体结构示意图;
图2是栅极结构两侧的鳍部上形成有源极材料层和漏极材料层的沿图1AA方向的立体结构示意图;
图3是本发明具体实施例中的半导体衬底及在其上形成有栅极结构的立体结构示意图;
图4是沿图3中BB方向的剖面结构示意图;
图5是沿图3中CC方向形成侧墙材料层步骤的剖面结构示意图;
图6至图8是沿图1中CC方向形成漏极材料层各步骤的剖面结构示意图;
图9是沿图3中BB方向形成源极材料层和漏极材料层步骤的剖面结构示意图;
图10至图17是继图9的步骤之后形成的本发明具体实施例的P型鳍式场效应晶体管的剖面流程结构示意图。
具体实施方式
发明人发现,采用现有技术的方法形成的P型鳍式场效应晶体管的性能不佳的原因为:
同一个半导体衬底上的P型鳍式场效应晶体管的肖特基势垒值与N型鳍式场效应晶体管的肖特基势垒值之和等于硅的禁带宽度值,是一个常数(1.12)。对于N型鳍式场效应晶体管来说,当金属硅化物层为钛金属硅化物层时,费米能级在导带附近,这会使得N型鳍式场效应晶体管的肖特基势垒值非常低,N型鳍式场效应晶体管性能好。但是对于P型鳍式场效应晶体管来说,当金属硅化物层为钛金属硅化物层时,会使得P型鳍式场效应晶体管的肖特基势垒值非常高。这样,P型鳍式场效应晶体管在源极材料层和漏极材料层上产生的寄生电阻太大。因此,P型鳍式场效应晶体管性能不好。
为此,本发明提供一种晶体管的形成方法,采用本发明的方法能够减小晶体管的肖特基势垒值,从而减少晶体管的寄生电阻,从而提高晶体管的性能。
为使本发明的上述目的和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
首先,参考图3和图4,提供半导体衬底20,所述半导体衬底20具有鳍部21。
本实施例中,所述半导体衬底20包括具有至少两个分立的凸起结构的硅衬底201和位于凸起结构之间的绝缘层202,绝缘层202低于所述凸起结构。高于绝缘层202的凸起结构为鳍部21。其中,绝缘层202的材料为氧化硅。
其他实施例中,所述半导体衬底还可以为绝缘体上硅衬底,所述绝缘体上硅衬底包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层。刻蚀顶部硅层形成鳍部。
接着,形成横跨所述鳍部21的多晶硅栅极结构22。
本实施例中,所述多晶硅栅极结构22包括栅氧层221和位于所述栅氧层221上的多晶硅层222。
多晶硅栅极结构22的具体形成方法为本领域技术人员的熟知技术。
接着,参考图5,在栅极结构22的周围形成栅极侧墙(图未示),在鳍部21的周围形成鳍部侧墙。
具体形成方法如下:在半导体衬底20、鳍部21的顶部和侧壁、多晶硅栅极结构22的顶部和侧壁形成侧墙材料层23’。侧墙材料层23’包括底部的氧化硅层和位于底部的氧化硅层上的氮化硅层。氮化硅层之所以在外侧,是因为,氮化硅层的硬度和机械强度较高,后续形成的栅极结构侧墙中,在外侧的氮化硅层能够更好的保护栅极结构在后续工艺步骤中不受损伤。氧化硅层为氮化硅层的应力缓冲层。
接着,对侧墙材料层23’进行回刻,形成栅极结构侧墙23b(参考图9)和鳍部侧墙23a(参考图6)。栅极结构侧墙23b与鳍部侧墙23a的组成成分相同。以鳍部侧墙23a为例,鳍部侧墙包括位于内侧的氧化硅侧墙231和位于氧化硅侧墙231上的氮化硅侧墙232。如果没有氧化硅侧墙231的存在,氮化硅侧墙232会对鳍部21产生较大应力,再加上鳍部21的尺寸较小,该较大应力会使鳍部21中的硅产生位错,从而严重影响后续形成的P型鳍式场效应晶体管的性能。但是,图9中的栅极结构侧墙23b并未示意出上述两层,而图6中的鳍部侧墙23a示意出上述两侧。
接着,参考图6,从鳍部21顶部自上而下降低所述栅极结构两侧鳍部的高度和鳍部侧墙的高度至预设高度H1。
之所以降低栅极结构22鳍部21的高度和鳍部侧墙的高度至预设高度H1,是为了使得在剩余鳍部上生长的第一半导体材料层对沟道施加合适的应力。其中,所述预设高度H1小于鳍部21的原始高度。
由于鳍部的特征尺寸非常小,再加上受鳍部侧墙的影响,采用干法刻蚀的方法直接刻蚀鳍部来降低鳍部高度的工艺非常难控制,通常在剩余鳍部顶部会形成向上凸出的尖锐的棱角或者会形成向下凹陷的锥形凹坑。因此,剩余的鳍部顶部的形状非常不规则且不均匀。后续在该剩余鳍部上形成第一半导体材料层时,第一半导体材料层的形状也会非常不规则,从而影响第一半导体材料层对后续形成的P型鳍式场效应晶体管施加的应力大小,不利于提高P型鳍式场效应晶体管的载流子迁移率,进而会影响P型鳍式场效应晶体管的性能。
另外,每个剩余鳍部顶部的形状不规则,在不规则形状的鳍部顶部形成第一半导体材料层时,会发生相邻的剩余鳍部上的第一半导体材料层相连生长的现象。后续形成的器件中,容易出现源极之间的短路连接或漏极之间的短路连接现象,从而进一步影响后续形成的P型鳍式场效应晶体管的性能。
本实施例中,先将鳍部侧墙23a中的氮化硅侧墙232自上而下去除高度h(图未示),其中,去除高度h与所述预设高度H1之和小于原始鳍部高度。接着将露出的氧化硅侧墙231去除高度h,接着将露出的鳍部21去除高度h。依次循环重复所述的氮化硅侧墙去除高度h、氧化硅侧墙去除高度h和鳍部21去除高度h的步骤,直至将鳍部侧墙23a和鳍部21的高度减小至预设高度H1。具体过程如下:
将鳍部侧墙23a中的氮化硅侧墙232自上而下去除高度h的具体过程如下:处理气体为CHF3,稀释气体为氩气。具体工艺条件为:CHF3的流量为1sccm~200sccm;氩气的流量为10sccm~500sccm;处理压力为:10~200mTorr,处理频率为0.1Hz~1000Hz;源功率为50W~500W;偏置功率为:0W~200W;占空比为10%~90%。
将露出的氧化硅侧墙231去除高度h的具体过程如下:
处理气体为C4F8,稀释气体为氩气。具体工艺条件为:C4F8的流量为5sccm~200sccm;氩气的流量为10sccm~500sccm;处理压力为:10~200mTorr,处理频率为0.1Hz~1000Hz;源功率为50W~500W;偏置功率为:0W~200W;占空比为10%~90%。
采用上述条件可以实现将露出的鳍部侧墙去除高度h,这样,之前被该鳍部侧墙包围的鳍部21会露出。而且,露出的鳍部21的顶面呈向下凹陷,且凹陷面为只有一个弧度的规则弧面。因此,露出鳍部21的顶面均匀光滑。例如,露出的鳍部顶部为一个规则的碗状凹坑,该碗状凹坑的内侧壁均匀光滑。其他实施例中,露出鳍部的顶面也可以呈向上凸起的、只有一个弧度的规则弧面,该顶面均匀光滑。上述具体工艺条件需要精确控制,任何一项不符合要求,都不能实现使露出的鳍部21的顶面呈规则的、光滑均匀的弧面。
之后,采用干法刻蚀的方法将露出的鳍部21去除高度h。此时,剩余的鳍部与剩余的鳍部侧墙相平,而且剩余的鳍部顶面光滑平坦。
依次重复将所述氮化硅侧墙去除高度h,之后,将氧化硅侧墙去除高度h,露出的鳍部顶面为规则的,光滑均匀的弧面。再将鳍部21去除高度h的步骤,直至将鳍部侧墙23a和鳍部21都去除至预设高度H1。最终剩余的鳍部顶面光滑平坦。后续步骤中,在最终高度的剩余鳍部上光滑平坦的弧面上形成第一半导体材料层的形状规则,能够更好的对后续形成P型鳍式场效应晶体管施加压应力,从而提高后续形成的P型鳍式场效应晶体管的载流子的迁移率,进一步提高后续形成的P型鳍式场效应晶体管的性能。
另外,在最终高度的剩余鳍部的有规则、光滑均匀的弧面顶部上形成的第一半导体材料的形状规则,不会发生相邻的鳍部上的第一半导体材料相连生长的现象,从而可以避免后续形成的源极金属插塞之间或者漏极金属插塞之间的短路连接的现象出现。
需要说明的是(1)剩余的鳍部的周围具有鳍部侧墙的原因如下:鳍部侧墙可以防止后续在该剩余的鳍部上形成的第一半导体材料层的体积过大。体积太大的第一半导体材料层一方面对沟道不能施加有效的压应力。另一方面,体积太大的第一半导体材料层会高于多晶硅栅极结构。则后续工艺中,采用化学机械研磨将介质层研磨至与多晶硅栅极结构层相平后,采用湿法腐蚀的方法去除多晶硅栅极结构时,第一半导体材料层也会被相应的去除。在介质层内形成的栅极结构凹槽、原有第一半导体材料层的位置处都会填充有金属栅极材料层。这样,后续形成的P型场效应晶体管的源极、漏极和栅极结构之间会发生导通。再者,相邻的剩余鳍部上如果形成体积过大的第一半导体材料层,则该体积过大的第一半导体材料层会相连,同样会发生源极金属插塞之间或者漏极金属插塞之间的短路连接的现象。
(2)剩余鳍部的高度与剩余鳍部侧墙的高度相等,都为预设高度H1。原因如下:剩余鳍部的高度如果高于鳍部侧墙,则后续在剩余鳍部上生长形成第一半导体材料层的速度会很快,形成的第一半导体材料层的致密性欠佳,性能略差,后续对沟道施加的应力略小。剩余鳍部的高度如果低于鳍部侧墙,则第一半导体材料层生长至与鳍部侧墙相平处的生长难度较大,生长速度非常慢。
(3)预设高度H1小于原始鳍部高度时,更进一步的,当预设高度为大于等于原始鳍部高度的三分之一且小于等于原始鳍部高度的三分之二时,后续工艺中,在该高度的鳍部上形成的第一半导体材料层与沟道的距离最为合适,因此,可以对后续形成的P型鳍式场效应晶体管施加最佳效果的压应力。
其他实施例中,采用干法刻蚀的方法同时降低鳍部侧墙与鳍部至预设高度H1的方法,也属于本发明的保护范围。
其他实施例中,去除高度h与预设高度H1之和等于原始鳍部高度,也属于本发明的保护范围。这样,就可以不用进行依次重复氮化硅侧墙去除、氧化硅侧墙去除和鳍部21去除的步骤,只需要进行一个循环就可以实现将鳍部和鳍部侧墙的高度降低至预设高度H1。
其他实施例中,所述预设高度H1等于零,这时,剩余的凸起结构的顶部与绝缘层202相平。后续工艺中,在剩余的凸起结构的顶面形成第一材料层,也属于本发明的保护范围。
其他实施例中,不降低所述栅极结构两侧鳍部的高度和鳍部侧墙的高度也属于本发明的保护范围。
其他实施例中,鳍部侧墙的材料只为氧化硅层,也属于本发明的保护范围。
接着,参考图7,在剩余的所述鳍部21表面形成掺杂有源漏离子的第一半导体材料层241。
本实施例中,第一半导体材料层24的材料为锗硅。掺杂在第一半导体材料层24的源漏离子为硼离子。
本实施例中,形成掺杂有源漏离子的第一半导体材料层24的方法为:原位掺杂生长。之所以采用原位掺杂生长的方法形成掺杂有源漏离子的第一半导体材料层24,是因为,该生长工艺相对于离子注入工艺容易控制,能够实现梯度掺杂。
形成第一半导体材料层241后,第一半导体材料层241对后续形成的P型鳍式场效应晶体管产生压应力,以提高后续形成的P型鳍式场效应晶体管的性能。
接着,参考图8,在所述第一半导体材料层241上形成第二半导体材料层242。
本实施例中,第二半导体材料层242的材料为硅。形成第二半导体材料层242的方法为外延生长。
参考图9,本实施例中,多晶硅栅极结构22一侧的第一半导体材料层241与其上的第二半导体材料层242为源极材料层24a,多晶硅栅极结构22另一侧的第一半导体材料层241与其上的第二半导体材料层242为漏极材料层24b。
接着,参考图10,在半导体衬底20、多晶硅栅极结构22(参考图9)、源极材料层24a和漏极材料层24b上形成第一介质层25。
第一介质层25的材料为氧化硅、碳化硅或氮氧化硅。第一介质层25也可以为低k材料或超低k材料,所述低k材料的介电常数小于等于3,所述超低k材料的介电常数小于等于2.7。第一介质层25的形成方法为沉积。具体可以为高密度等离子体(High Density Plasma,HDP)化学气相沉积或者是高纵深比填沟工艺(High Aspect Ratio Process,HARP)或者流动化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)。采用上述三种方法填充能力较强,形成的第一介质层25致密度比较高。当然,第一介质层25也可以是本领域技术人员熟知的其他沉积工艺,也属于本发明的保护范围。
接着,继续参考图10,将高于多晶硅栅极结构22的第一介质层25进行化学机械研磨,使得第一介质层25与多晶硅栅极结构22相平。之后,去除多晶硅栅极结构22,在第一介质层内形成栅极结构凹槽。之后,在栅极结构凹槽内形成金属栅极结构42。金属栅极结构42包括栅介质层421和位于栅介质层421之上的栅极层422。栅介质层421为高k栅介质层,为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。栅极层422的材料层铝。其他实施例中,也可以为其他金属。
其他实施例中,不进行多晶硅栅极结构的去除和金属栅极结构的形成也属于本发明所保护的范围。
接着,继续参考图10,在第一介质层25上形成图形化的掩膜层(图未示),所述图形化的掩膜层定义第一源极通孔、第一漏极通孔的位置和大小。之后,以图形化的掩膜层为掩膜对第一介质层25进行刻蚀,在第一介质层25内形成第一源极通孔26a和第一漏极通孔26b。第一源极通孔26a的底部露出源极材料层24a,第一漏极通孔26b的底部露出漏极材料层24b。
刻蚀形成第一源极通孔26a、第一漏极通孔26b的方法为各向异性干法刻蚀。
需要说明的是,本实施例形成的第一源极通孔26a、第一漏极通孔26b并不是后续形成的鳍式场效应晶体管的中的最终尺寸的源极通孔和漏极通孔。第一源极通孔26a和第一漏极通孔26b的尺寸大于最终形成的源极通孔和漏极通孔的尺寸。可以最大化的降低后续形成的源极金属硅化物和漏极金属硅化物的接触电阻。另外,如果以第一源极通孔26a和第一漏极通孔26b作为最终尺寸的源极通孔和漏极通孔,则后续工艺步骤中对应形成的源极金属插塞、漏极金属插塞分别与栅极结构之间的距离太近,而影响后续形成的鳍式场效应晶体管的性能。
接着,继续参考图11,对第一源极通孔26a底部露出的源极材料层24a和第一漏极通孔26b底部露出的漏极材料层24b进行非晶化离子注入。
非晶化离子注入后,被注入的非晶化离子会在源极材料层24a和漏极材料层24b中进行扩散,分别在源极材料层24a内形成第一非晶化离子注入区27a,在漏极材料层24b内形成第二非晶化离子注入区27b。第一非晶化离子注入区27a中的源极材料层和第二非晶化离子注入区27b中漏极材料层被非晶化。第一非晶化离子注入区27a和第二非晶化离子注入区27b的边界为弧形。
本实施例中,所述非晶化离子注入的注入离子类型为锗、硅、碳、氮或氩离子中的至少一种。
所述非晶化离子注入的注入离子类型为锗时,离子注入能量为大于等于4keV小于等于20keV,离子注入剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。
所述非晶化离子注入的注入离子类型为硅时,离子注入能量为大于等于2keV小于等于16keV,离子注入剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。
所述非晶化离子注入的注入离子类型为碳时,离子注入能量为大于等于2keV小于等于7keV,离子注入剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。
所述非晶化离子注入的注入离子类型为氮时,离子注入能量为大于等于2keV小于等于8keV,离子注入剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。
所述非晶化离子注入的注入离子类型为氩时,离子注入能量为大于等于2keV小于等于22keV,离子注入剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。
本实施例中,非晶化离子注入的离子注入能量需要小于后续的势垒降低离子注入的能量,非晶化离子注入的离子注入剂量需要小于等于后续的势垒降低离子注入的能量。例如,非晶化离子注入的离子注入能量大于后续的势垒降低离子注入的注入能量,会破坏第一非晶化离子注入区27a以外的源极材料层24a,例如,将源极材料层24a中的势垒降低离子形成的区破坏掉;同样会破坏第二非晶化离子注入区27b以外的漏极材料层24b,例如,将漏极材料层24b中的势垒降低离子形成的区破坏掉。从而影响后续形成的鳍式场效应晶体管的性能。非晶化离子注入的离子注入能量、注入剂量如果太小,不能有效的扩大后续形成的源极金属硅化物层和漏极金属硅化物的体积。
接着,参考图12,刻蚀去除第一非晶化离子注入区27a中的源极材料层24a和刻蚀去除第二非晶化离子注入区27b中的漏极材料层24b。
本实施例中,采用湿法腐蚀剂去除第一非晶化离子注入区27a的源极材料层24a,形成第一凹槽28a。第一凹槽28a的底部为弧形。采用湿法腐蚀剂去除第二非晶化离子注入区27b的漏极材料层24b,形成第二凹槽28b。第二凹槽28b的底部也为弧形。其中,湿法腐蚀剂为四甲基氢氧化铵溶液(TMAH,Tetramethy lammonium Hydroxide)。浓度为2%~18%,温度为常温(23℃~30℃)。上述条件的TMAH溶液去除第一非晶化离子注入区27a的源极材料层24a和去除第二非晶化离子注入区27b的漏极材料层24b的精准度较高,使得去除非晶化源极材料层和漏极材料层的工艺更好控制。
本实施例中,控制湿法腐蚀剂去除第一非晶化离子注入区27a的源极材料层24a、第二非晶化离子注入区27b的漏极材料层24b的厚度大于零且小于等于所述非晶化离子注入深度的60%。如果湿法腐蚀剂去除第一非晶化离子注入区27a的源极材料层24a、第二非晶化离子注入区27b的漏极材料层24b的厚度太深,会破坏非晶化注入步骤之前的各离子注入区之间的pn结,会影响沟道大小。
接着,继续参考图12,将第一非晶化离子注入区27a中的剩余的源极材料层和第二非晶化离子注入区27b中剩余的漏极材料层进行第三退火处理。
本实施例中,第三退火处理的作用为:将第一非晶化离子注入区27a中的剩余的非晶状态的源极材料层和第二非晶化离子注入区27b中剩余的非晶状态的漏极材料层修复至原有的单晶状态。
本实施例中,第三退火处理为激光退火处理。温度为大于等于800℃且小于等于1200℃。之所以选用上述条件的第三退火处理,不仅可以很好的修复剩余的非晶状态的源极材料层24a和漏极材料层24b,而且热预算最小。
其他实施例中,采用湿法腐蚀剂去除第一非晶化离子注入区27a的源极材料层24a和第二非晶化离子注入区27b的漏极材料层24b的厚度等于所述非晶化离子注入的深度,就可以省略上述激光退火工艺步骤。也属于本发明的保护范围。但是,控制湿法腐蚀的工艺,使得去除第一非晶化离子注入区27a的源极材料层24a和第二非晶化离子注入区27b的漏极材料层24b的厚度正好等于所述非晶化离子注入的深度非常难,精准度很难符合要求。因此,不如先去除部分非晶化源极材料层24a和部分非晶化漏极材料层24b,再将剩余的非晶化的源极材料层和漏极材料层进行修复的工艺容易、方便、省心和省力。
其他实施例中,也可以采用干法刻蚀去除第一非晶化离子注入区的源极材料层和第二非晶化离子注入区的漏极材料层。但是,相对于湿法腐蚀,干法刻蚀去除的方法较猛烈,容易对第一非晶化离子注入区以外单晶的源极材料层、第二非晶化离子注入区以外单晶的漏极材料层造成严重损伤,即使采用后续的第三退火工艺也很难将受损的源极材料层和漏极材料层进行恢复,重新形成单晶结构。
其他实施例中,如果不进行非晶化离子注入的步骤,而直接采用其他的湿法腐蚀溶液或采用干法刻蚀方法对第一源极通孔底部露出的源极材料层和第一漏极通孔底部露出的漏极材料层进行部分去除,也属于本发明的保护范围。而且,激光退火处理的步骤可以省略。需要说明的是:由于没有对第一源极通孔底部露出的源极材料层和第二源极通孔底部露出的漏极材料层进行非晶化处理,源极材料层和漏极材料层仍然为单晶结构,形成的第一凹槽和第二凹槽的形状为非弧形的形状,而且,会出现角状结构,不如第一凹槽和第二凹槽的弧形凹槽表面光滑平整。对后续形成的鳍式场效应晶体管施加电压时,容易形成电压穿通。但是,形成的鳍式场效应晶体管的性能也比现有技术好。
例如,如果不进行非晶化离子注入的步骤,而直接采用四甲基氢氧化铵溶液对第一源极通孔底部露出的源极材料层和第一漏极通孔底部露出的漏极材料层进行部分去除,形成的第一凹槽和第二凹槽的形状为六角型。六角型形状的凹槽具有角状等尖端结构,不如弧形的第一凹槽和第二凹槽表面光滑平整。
其他实施例中,不进行上述非晶化离子注入步骤、不进行去除第一非晶化离子注入区的源极材料层和不进行去除第二非晶化离子注入区的漏极材料层的步骤也属于本发明的保护范围。
接着,对第一凹槽和第二凹槽进行清洗以去除自然氧化物(Native Oxide)、颗粒(Particles)或金属离子。
接着,参考图13,在第一源极通孔26a侧壁和剩余的源极材料层24a形成第一金属层29a。在第一漏极通孔26b侧壁和剩余的漏极材料层24b表面形成第二金属层29b。
本实施例中,所述第一金属层29a和第二金属层29b的材料都为钛,形成第一金属层29a和第二金属层29b的方法为沉积或溅射。
接着,对第一金属层29a和第二金属层29b进行第二退火处理,所述第二退火处理为快速热退火处理(RTA)。第二退火处理的过程中,第一金属层29a与源极材料层中的第二半导体材料层242、第二金属层29b与漏极材料层中的第二半导体材料层242熔合形成高阻相金属硅化物,该高阻相金属硅化物的成分为TiSi2。
接着,参考图14,第二退火处理后,对第二半导体材料层242进行势垒降低离子注入。势垒降低离子与离子注入设备中的电子结合成原子,以原子的形式注入至注入目标中。势垒降低离子包括铝离子、镓离子、锗离子和铟离子中的至少一种。
其中,势垒降低离子的注入能量大于上述非晶化离子注入的能量,势垒降低离子的注入剂量大于等于上述非晶化离子注入的剂量。
当势垒降低离子为铝离子、镓离子和铟离子中的至少一种时,势垒降低离子的注入剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2;势垒降低离子的注入能量为大于等于5KeV且小于等于30KeV。其中,当势垒降低离子为铝离子时,铝离子的注入能量为5KeV且小于等于20KeV。
当势垒降低离子为锗离子时,势垒降低离子的注入剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2。锗离子的注入能量为5KeV且小于等于30KeV。
本实施例中,对第二半导体材料层242进行势垒降低离子注入的同时,还对第二半导体材料层242进行硼离子注入。而且,硼离子的注入剂量大于势垒降低离子的注入剂量。原因如下:硼离子的注入可以使硼离子处于第二半导体材料层242晶格中的非替代位上,后续的第一退火工艺最终形成源极金属硅化物和漏极金属硅化物的过程中,硼原子被激活,占据第二半导体材料层242的晶格。因为,第二半导体材料层242的接触电阻与注入硼离子的剂量(p-tpe doping concentration)成反比,所以在第二半导体材料层242中注入有硼离子,并且增大硼离子的注入剂量可以降低第二半导体材料层242的接触电阻。
其他实施例中,对第二半导体材料层242进行势垒降低离子注入的同时,不对第二半导体材料层242进行硼离子注入,也属于本发明的保护范围。因为,后续的第一退火工艺中,第一半导体材料层中的硼离子会扩散至第二半导体材料层242中。
接着,参考图15,将第一源极通孔26a侧壁、第一漏极通孔26b侧壁的高阻相金属硅化物和剩余的第一金属层29a和第二金属层29b去除。
本实施例中,去除方法为采用APM溶液或SPM溶液去除。其中,APM溶液为氨水和双氧水的混合溶液。APM溶液为硫酸和双氧水的混合溶液。由于,APM溶液或SPM溶液中的双氧水存在容易分解的缺点,从而需要不断更换APM溶液或SPM溶液。因此,可以采用臭氧替代APM溶液或SPM溶液中的双氧水。其中,臭氧的流量为3~7L/min,通入臭氧的时间为6~8min。
其他实施例中,也可以在APM溶液或SPM溶液中通入臭氧,这时,臭氧的流量为5L/min,通入臭氧的时间为60~100min。
本实施例中,第二快速热退火处理的温度为小于500℃,防止晶圆上的光刻胶熔化,而且还能形成高阻相金属硅化物。
接着,继续参考图15,对剩余的第一金属层29a和剩余的第二金属层29b进行第一退火处理,形成低阻相金属硅化物层。其中,低阻相金属硅化物层为最终的源极金属硅化物层和漏极金属硅化物层。
本实施例中,第一退火处理也为快速热退火处理,温度为小于500℃。金属硅化物层的成分为TiSi。防止晶圆上的光刻胶熔化,而且还能形成低阻相金属硅化物。
本实施例中,在第一退火处理的过程中,掺入第二半导体材料层242的势垒降低离子会发生在低阻相金属硅化物层(源极金属硅化物层和漏极金属硅化物层)的固溶度值小,在第二半导体材料层242的固溶度值大的现象。因此,形成低阻相金属硅化物层的过程中,大量的势垒降低离子会在低阻相金属硅化物层的底部边界析出。也就是说,会在低阻相金属硅化物层与第二半导体材料层242的界面析出,并且在低阻相金属硅化物层与第二半导体材料层242的界面形成电偶极子(dipole)层,该电偶极子层会产生一个和电子运动方向相同的电场,从而降低了第二半导体材料层242内的载流子向金属跃迁的势垒宽度和高度至载流子可以直接向金属跃进,也就是说,降低了肖特基势垒宽度和肖特基势垒高度(Schottky Barrier Height,φBn),进一步降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻ρc,提高了后续形成的P型鳍式场效应晶体管的性能。
需要说明的是:
(1)掺入第二半导体材料层242的势垒降低离子为铝离子、镓离子和铟离子中的至少一种时,势垒降低离子的剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中,当势垒降低离子为一种以上的离子种类时,则势垒降低离子的剂量为一种以上离子的总剂量。势垒降低离子的剂量、注入能量如果太大,容易在第二半导体材料层242内引入过多的晶格缺陷,从而影响后续形成的P型鳍式场效应晶体管的性能。势垒降低离子的剂量、注入能量如果太小,降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻的效果不是最佳,而且,容易在上述去除部分非晶化源极材料层和部分非晶化漏极材料层的步骤中被去除过多。
(2)如果势垒降低离子为锗离子,则掺入锗离子的第二半导体材料层242在退火工艺不容易形成金属硅化物层。因此,掺入至第二半导体材料层242的锗离子的剂量要小。本实施例为大于等于1E13atom/cm2且小于等于1E14atom/cm2。如果掺入第二半导体材料层242的锗离子的剂量、注入能量太大,除了会在第二半导体材料层242内引入过多的缺陷外,还不利于后续金属硅化物的形成。如果掺入第二半导体材料层242的锗离子的剂量、注入能量太小,降低了后续形成的P型鳍式场效应晶体管的源极和漏极上的寄生电阻的效果不是最佳。而且,容易在上述去除部分非晶化源极材料层和部分非晶化漏极材料层的步骤中被去除过多。
(3)如果势垒降低离子为锗离子与其他势垒降低离子的混合物,则势垒降低离子的总剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2。其中,相对于其他势垒降低离子,锗离子的剂量的含量最少。
(4)为什么不在第一半导体材料层中掺杂势垒降低离子的原因如下:只有在形成金属硅化物层的快速热退火处理的过程中,势垒降低离子只在金属硅化层与第二半导体材料层的界面析出,并且在金属硅化物层与第二半导体材料层的界面形成电偶极子。因此,如果在第一半导体材料层中掺杂势垒降低离子,并不会被析出,从而也不会产生电偶极子。
(5)本实施例中,为什么不在形成第一金属层和第二金属层之后,进行势垒降低离子注入,然后进行第二退火处理,在第二退火处理的过程中产生点偶极子层。因为,该操作会影响高阻相金属硅化物的形成。
(6)本实施例中,势垒降低离子的类型为铝或锗时,与钛金属硅化物的材料特性相结合,会使得P型鳍式场效应晶体管肖特基势垒高度降低的效果最好。
其他实施中,当第一金属层和第二金属层的材料为NiPt或Ni时,不进行第二快速热退火处理也属于本发明的保护范围。这时,第一退火处理既起到形成源极金属硅化物层和漏极金属硅化物层的作用,又起到形成在源极金属硅化物层、漏极金属硅化物层与第二半导体材料层242的界面形成电偶极子(dipole)层的作用。
其中,上述的源极金属硅化物层30a为在源极材料层上形成的金属硅化物层,漏极金属硅化物层30b为在漏极材料层上形成的金属硅化物层。
接着,参考图16,在第一源极通孔26a和第一漏极通孔26a内填充满第二介质层31,第二介质层31与第一介质层25相平。
具体请参考第一介质层25的形成方法。
接着,参考图16,在第一源极通孔26a内的第二介质层31内形成第二源极通孔32a,在第一漏极通孔26b内的第二介质层31内形成第二漏极通孔32b。
其中,第二源极通孔32a和第二漏极通孔32b为后续形成的鳍式场效应晶体管最终尺寸的源极通孔和漏极通孔。因此,第二源极通孔32a和第二漏极通孔32b的尺寸小于第一源极通孔26a和第一漏极通孔26b的尺寸。
接着,参考图17,在第二源极通孔32a和第二漏极通孔32b内填充满第二金属层,在源极上形成源极金属插塞33a,在漏极上形成漏极金属插塞33b。
本实施例中,第二金属层可以为钨金属,其他金属也可以作为本发明的保护范围。
现有技术中,在介质层内形成的源极通孔和漏极通孔为鳍式场效应晶体管最终尺寸的源极通孔和漏极通孔。该源极通孔和漏极通孔的尺寸较小。之后,在上述源极通孔和漏极通孔对应露出的源极材料层和漏极材料层上形成金属层。之后,对金属层进行退火处理就形成了源极金属硅化物层和漏极金属硅化物层。可见,该金属层只能与最终尺寸的源极通孔露出的源极材料层进行接触,接触面积会小。该金属层只能与最终尺寸的漏极通孔露出的漏极材料层进行接触,接触面积也小。这样,最终形成的源极金属硅化物层和漏极金属硅化物层的体积也很小。
本实施例中,在第一介质层内形成的第一源极通孔和第一漏极通孔的尺寸比最终的鳍式场效应晶体管最终尺寸的源极通孔和漏极通孔的尺寸大。非晶化离子注入后,注入离子会在源极材料层内部和漏极材料层内部进行扩散,可以进一步增加源极材料层和漏极材料层的去除体积,从而进一步增加第一凹槽和第二凹槽的体积,进而进一步增加后续填充第一凹槽的第一金属与源极材料层的接触面积,进一步增加后续填充第二凹槽的第二金属与漏极材料层的接触面积。这样,在源极材料层上形成的源极金属硅化物层和在漏极材料层上形成的漏极金属硅化物层的体积会进一步增加。进一步减小源极金属硅化物层和漏极金属硅化物层的接触电阻。更进一步提高后续形成的鳍式场效应晶体管的性能。
另外,正因为采用非晶化离子注入,可以使第一凹槽、第二凹槽的形状为光滑平整弧形,在增加源极金属硅化物层和漏极金属硅化物层体积的情况下,还可以预防电压的穿通。
其他实施例中,在第一介质层内形成的第一源极通孔和第一漏极通孔的尺寸等于后续形成的鳍式场效应晶体管的源极通孔和漏极通孔的最终尺寸,也属于本发明的保护范围。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底具有鳍部;
形成横跨所述鳍部的栅极结构,所述栅极结构覆盖所述鳍部的顶部和侧壁;
在所述栅极结构两侧的鳍部表面形成源极材料层和漏极材料层;
在所述半导体衬底、栅极结构、源极材料层和漏极材料层上形成第一介质层;
在所述第一介质层内形成底部露出所述源极材料层的第一源极通孔和底部露出所述漏极材料层的第一漏极通孔;
在所述第一源极通孔底部的所述源极材料层上形成第一金属层;
在所述第一漏极通孔底部的所述漏极材料层上形成第二金属层;
对所述第一金属层下的源极材料层和第二金属层下的漏极材料层进行势垒降低离子注入;
对第一金属层和第二金属层进行第一退火处理,分别形成源极金属硅化物层和漏极金属硅化物层。
2.如权利要求1所述的晶体管的形成方法,其特征在于,所述势垒降低离子的类型包括铝离子、镓离子、锗离子和铟离子中的至少一种。
3.如权利要求1所述的晶体管的形成方法,其特征在于,所述势垒降低离子为铝离子、镓离子和铟离子中的至少一种时,所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E15atom/cm2;
所述势垒降低离子为锗离子时,所述势垒降低离子掺杂剂量为大于等于1E13atom/cm2且小于等于1E14atom/cm2。
4.如权利要求1所述的晶体管的形成方法,其特征在于,所述源极材料层和所述漏极材料层分别为第一半导体材料层在下,第二半导体材料层在上的叠层,所述势垒降低离子注入至所述第二半导体材料层。
5.如权利要求1所述的晶体管的形成方法,其特征在于,所述第一金属层和第二金属层的材料都为Ti、NiPt或Ni。
6.如权利要求1所述的晶体管的形成方法,其特征在于,所述第一金属层和第二金属层的材料都为Ti,形成所述第一金属层和第二金属层后,所述势垒降低离子注入之前还包括:对所述第一金属层和第二金属层进行第二退火处理。
7.如权利要求1所述的晶体管的形成方法,其特征在于,形成所述第一金属层和第二金属层之前,刻蚀去除所述第一源极通孔底部的部分源极材料层和所述第一漏极通孔底部的部分漏极材料层。
8.如权利要求7所述的晶体管的形成方法,其特征在于,刻蚀去除部分源极材料层和部分漏极材料层之前,对所述第一源极通孔底部露出的源极材料层和所述第一漏极通孔底部露出的漏极材料层进行非晶化离子注入。
9.如权利要求8所述的晶体管的形成方法,其特征在于,所述非晶化离子注入的注入离子为锗、硅、碳、氮和氩离子中的至少一种。
10.如权利要求6所述的晶体管的形成方法,其特征在于,形成第一金属层和第二金属层之前,还包括对剩余的源极材料层和剩余的漏极材料层进行第三退火处理。
11.如权利要求8所述的晶体管的形成方法,其特征在于,去除部分源极材料层和漏极材料层的深度小于等于所述非晶化离子注入的深度。
12.如权利要求1所述的晶体管的形成方法,其特征在于,形成所述源极材料层和所述漏极材料层之前还包括从顶部去除所述鳍部的部分高度。
13.如权利要求12所述的晶体管的形成方法,其特征在于,剩余鳍部的高度为大于等于原始鳍部高度的三分之一且小于原始鳍部高度的三分之二。
14.如权利要求1所述的晶体管的形成方法,其特征在于,形成源极金属硅化物和漏极金属硅化物层后,在所述第一源极通孔内和第一漏极通孔内填充满第二介质层,所述第二介质层与所述第一介质层相平;
在所述第一源极通孔内的第二介质层内形成第二源极通孔,所述第二源极通孔底部露出所述源极金属硅化物层;
在所述第一漏极通孔内的第二介质层内形成第二漏极通孔,所述第二漏极通孔底部露出所述漏极金属硅化物层。
15.如权利要求4所述的晶体管的形成方法,其特征在于,所述MOS晶体管的类型为P型,所述第一半导体材料层的材料为锗硅,所述第二半导体材料层的材料为硅或碳化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510215854.6A CN106206691B (zh) | 2015-04-29 | 2015-04-29 | 晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510215854.6A CN106206691B (zh) | 2015-04-29 | 2015-04-29 | 晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106206691A true CN106206691A (zh) | 2016-12-07 |
CN106206691B CN106206691B (zh) | 2019-04-26 |
Family
ID=57458166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510215854.6A Active CN106206691B (zh) | 2015-04-29 | 2015-04-29 | 晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106206691B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180127140A (ko) * | 2017-05-18 | 2018-11-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 상이한 트랜지스터들의 소스/드레인 영역들을 형성하기 위한 주입들 |
CN109427540A (zh) * | 2017-08-28 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN112151607A (zh) * | 2019-06-28 | 2020-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635746A (en) * | 1995-07-06 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device comprising a salicide structure |
US20110073952A1 (en) * | 2009-09-29 | 2011-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the Shape of Source/Drain Regions in FinFETs |
US20110147840A1 (en) * | 2009-12-23 | 2011-06-23 | Cea Stephen M | Wrap-around contacts for finfet and tri-gate devices |
CN103681337A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
CN104183543A (zh) * | 2013-05-22 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法、半导体器件 |
-
2015
- 2015-04-29 CN CN201510215854.6A patent/CN106206691B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635746A (en) * | 1995-07-06 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device comprising a salicide structure |
US20110073952A1 (en) * | 2009-09-29 | 2011-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the Shape of Source/Drain Regions in FinFETs |
US20110147840A1 (en) * | 2009-12-23 | 2011-06-23 | Cea Stephen M | Wrap-around contacts for finfet and tri-gate devices |
CN103681337A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
CN104183543A (zh) * | 2013-05-22 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法、半导体器件 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180127140A (ko) * | 2017-05-18 | 2018-11-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 상이한 트랜지스터들의 소스/드레인 영역들을 형성하기 위한 주입들 |
KR101949605B1 (ko) | 2017-05-18 | 2019-02-18 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 상이한 트랜지스터들의 소스/드레인 영역들을 형성하기 위한 주입들 |
CN109427540A (zh) * | 2017-08-28 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN109427540B (zh) * | 2017-08-28 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN112151607A (zh) * | 2019-06-28 | 2020-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN112151607B (zh) * | 2019-06-28 | 2023-08-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106206691B (zh) | 2019-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105826257B (zh) | 鳍式场效应晶体管及其形成方法 | |
KR101822267B1 (ko) | Finfet 디바이스들 내의 펀치스루 스토퍼 영역들의 형성 | |
CN104022037B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN105225937B (zh) | 半导体器件的形成方法 | |
CN108573869B (zh) | 鳍式场效应管及其形成方法 | |
CN105826190B (zh) | N型鳍式场效应晶体管及其形成方法 | |
US9166050B2 (en) | Transistor and method for forming the same | |
TW200843109A (en) | Fin field-effect transistor | |
JP2001223358A (ja) | トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタを製造する方法 | |
US6437406B1 (en) | Super-halo formation in FETs | |
CN105448679B (zh) | 半导体器件的形成方法 | |
CN106206301A (zh) | Mos晶体管的形成方法 | |
CN106206692B (zh) | N型鳍式场效应晶体管的形成方法 | |
US20180138271A1 (en) | Semiconductor device and method of manufacturing of semiconductor device | |
CN106206719A (zh) | Mos晶体管及其形成方法 | |
CN110034067A (zh) | 半导体器件及其形成方法 | |
CN109087864B (zh) | 半导体器件及其形成方法 | |
CN108630548B (zh) | 鳍式场效应管及其形成方法 | |
CN106206691A (zh) | 晶体管的形成方法 | |
CN104701177B (zh) | 晶体管的形成方法 | |
CN110098146B (zh) | 半导体器件及其形成方法 | |
CN106328503B (zh) | 半导体结构的形成方法 | |
CN112151377A (zh) | 半导体结构及其形成方法 | |
CN109285778B (zh) | 半导体器件及其形成方法 | |
CN106298528A (zh) | 晶体管的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |