CN106206262A - 极紫外光刻的薄膜、光刻方法和制造半导体器件的方法 - Google Patents
极紫外光刻的薄膜、光刻方法和制造半导体器件的方法 Download PDFInfo
- Publication number
- CN106206262A CN106206262A CN201510242735.XA CN201510242735A CN106206262A CN 106206262 A CN106206262 A CN 106206262A CN 201510242735 A CN201510242735 A CN 201510242735A CN 106206262 A CN106206262 A CN 106206262A
- Authority
- CN
- China
- Prior art keywords
- diaphragm
- substrate
- mask
- etching
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
- G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Micromachines (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本申请涉及一种光刻方法、一种制造半导体器件的方法以及一种用于极紫外光刻的薄膜,该薄膜可以包括薄膜片、支撑结构和处理块。薄膜片可以具有指向掩模的第一表面和与第一表面相对的第二表面。薄膜片可容许穿过掩模的极紫外光穿透该薄膜片。支撑结构可布置在薄膜片的第二表面上以支撑该薄膜片。处理块可布置在薄膜片的第一表面上。处理块可以具有配置为暴露薄膜片的开口。因此,可使用较厚的处理块而不是较薄的薄膜片对薄膜进行处理,从而可以不破坏较薄的薄膜片。因而,薄膜可以保护掩模不会受到在极紫外光刻处理中产生的副产品的影响,使得掩模不会被污染。
Description
相关申请的交叉引用
本申请要求于2014年8月12日提交至韩国知识产权局的韩国专利申请No.10-2014-0104482的优先权,该申请全部内容以引用方式并入本文中。
技术领域
本发明涉及薄膜以及使用薄膜片。更具体地,示例实施例涉及一种在极紫外光(EUV)光刻处理中用于制造半导体器件的薄膜片。
背景技术
通常,反射式光学系统和反射掩模可用于使用EUV的光刻处理中。为了防止反射掩模受到污染,薄膜可保护反射掩模。
根据现有技术,薄膜可以包括薄膜片和支撑结构。薄膜片可容许EUV穿过该薄膜片。支撑结构可配置为支撑薄膜片。薄膜片可具有非常薄的厚度,以容许具有较短波长的EUV穿过该薄膜片。由于非常薄的薄膜片难以处理,故而在EUV光刻处理中,薄膜的使用会受到制约。
发明内容
示例实施例提供了一种用于EUV光刻的薄膜,该薄膜可以更易于处理。
示例实施例还提供一种制造上述用于EUV光刻的薄膜的方法,以及使用薄膜片制造半导体器件的方法。
根据示例实施例,可提供一种用于EUV光刻的薄膜。该薄膜可包括薄膜片、支撑结构以及处理块。薄膜片可以具有指向掩模的第一表面和与第一表面相对的第二表面。薄膜片可容许穿过掩模的EUV穿透该薄膜片。支撑结构可布置在薄膜片的第二表面上以支撑该薄膜片。处理块可布置在薄膜片的第一表面上。处理块可以具有配置为暴露薄膜片的开口。
在示例实施例中,薄膜片可以具有约30nm至约100nm的厚度。
在示例实施例中,薄膜片可以包括硅。
在示例实施例中,支撑结构可以包括支撑图案和支撑块,支撑图案布置在通过开口暴露的薄膜片的中心部分上,支撑块布置在薄膜片的边缘部分上。支撑块可与支撑图案相连。
在示例实施例中,支撑块可以具有比开口的宽度更短的在支撑块的内侧表面之间的宽度。
在示例实施例中,支撑图案可以具有蜂巢结构。
在示例实施例中,支撑图案可以具有方格图案结构。
在示例实施例中,支撑结构可以具有约1μm至约50μm的厚度。
在示例实施例中,开口可以具有配置为确定薄膜片的暴露区的第一宽度,以及配置为确定开口的入口区的第二宽度。第二宽度可以大于第一宽度。
在示例实施例中,开口的宽度可以从第一宽度至第二宽度逐步增加。
在示例实施例中,支撑结构可以包括硅。
在示例实施例中,薄膜还可以包括介于处理块与薄膜片之间的第一刻蚀停止层。
在示例实施例中,第一刻蚀停止层可以包括氧化硅、氮化硅等。
在示例实施例中,薄膜还可以包括介于支撑结构与薄膜片之间的第二刻蚀停止层。
在示例实施例中,第二刻蚀停止层可以包括氧化硅、氮化硅等。
在示例实施例中,薄膜还可以包括布置在处理块上的刻蚀掩模。
根据示例实施例,可提供一种用于EUV光刻的薄膜。该薄膜可以包括薄膜片、各支撑结构、处理衬底、第一刻蚀停止层和第二刻蚀停止层。薄膜片可以具有指向掩模的第一表面和与第一表面相对的第二表面。薄膜片可容许穿过掩模的EUV穿透该薄膜片。各支撑结构可布置在薄膜片的第二表面上以支撑该薄膜片。处理衬底可布置在薄膜片的第一表面上。处理衬底可具有配置为暴露薄膜片的各个开口。第一刻蚀停止层可以插入在处理衬底与薄膜片之间。第二刻蚀停止层可以插入在各支撑结构与薄膜片之间。
在示例实施例中,各支撑结构中的每一个可以包括支撑图案和支撑块,支撑图案布置在通过开口暴露的薄膜片的中心部分上,支撑块布置在薄膜片的边缘部分上。支撑块可与支撑图案相连。
在示例实施例中,支撑块可以具有比开口的宽度更短的在支撑块的内侧表面之间的宽度。
在示例实施例中,支撑图案可以具有蜂巢结构。
在示例实施例中,支撑图案可以具有方格图案结构。
在示例实施例中,开口可以具有配置为确定薄膜片的暴露区的第一宽度,以及配置为确定各个开口中的每一个的入口区的第二宽度。第二宽度可以大于第一宽度。
在示例实施例中,开口的宽度可以从第一宽度至第二宽度逐步增加。
在示例实施例中,薄膜还可以包括布置在处理块上的刻蚀掩模,以确定各个开口中的每一个的宽度。
根据示例实施例,可提供一种制造用于EUV光刻的薄膜的方法。在制造用于EUV光刻的薄膜的方法中,可以在薄膜片的第一表面上形成处理块。处理块可以具有配置为暴露薄膜片的开口。可以在与第一表面相对的薄膜片的第二表面上形成配置为支撑薄膜片的支撑结构。
在示例实施例中,薄膜片可以具有约30nm至约100nm的厚度。
在示例实施例中,薄膜片可以包括硅。
在示例实施例中,形成处理块的步骤可以包括:在薄膜片的第一表面上形成第一刻蚀停止层;在第一刻蚀停止层上形成处理元件;刻蚀处理元件直至可暴露第一刻蚀停止层,以形成开口;以及去除通过开口暴露的第一刻蚀停止层。
在示例实施例中,形成处理块的步骤还可以包括:在处理元件上形成刻蚀掩模;以及使用刻蚀掩模对处理元件进行湿法刻蚀以形成开口。
在示例实施例中,形成处理块的步骤还可以包括:在支撑结构上形成保护层;以及在形成开口之后去除保护层。
在示例实施例中,保护层可以包括金属。
在示例实施例中,可以通过干法刻蚀处理去除第一刻蚀停止层。
在示例实施例中,处理块可以包括硅。
在示例实施例中,形成支撑结构的步骤可以包括:在薄膜片的第二表面上形成第二刻蚀停止层;在第二刻蚀停止层上形成支撑层;刻蚀支撑层直至可暴露第二刻蚀停止层,以形成包括支撑图案和支撑块的支撑结构;以及去除通过支撑图案暴露的第二刻蚀停止层。
在示例实施例中,形成支撑层的步骤可以包括:将支撑元件附着至第二刻蚀停止层;以及减小支撑元件的厚度。
在示例实施例中,支撑层可以具有约1μm至约50μm的厚度。
在示例实施例中,可以使用具有蜂巢结构的刻蚀掩模对支撑层进行刻蚀。
在示例实施例中,可以使用具有网格结构的刻蚀掩模对支撑层进行刻蚀。
根据示例实施例,可提供一种制造用于EUV光刻的薄膜的方法。在制造用于EUV光刻的薄膜的方法中,可以在处理衬底上形成第一刻蚀停止层。可以在第一刻蚀停止层上形成薄膜片。可以在薄膜片上形成第二刻蚀停止层。可以在第二刻蚀停止层上形成支撑层。可以对支撑层进行图案化直至可暴露第二刻蚀停止层,以形成多个支撑结构。可以去除通过各支撑结构暴露的第二刻蚀停止层。可以对处理衬底进行刻蚀直至可暴露第一刻蚀停止层,以形成配置为暴露薄膜片的各个开口。可以去除通过各个开口暴露的第一刻蚀停止层。
在示例实施例中,形成支撑层的步骤可以包括:将支撑衬底附着至第二刻蚀停止层;以及减小支撑衬底的厚度。
在示例实施例中,减小支撑衬底的厚度的步骤可以包括:对支撑衬底进行研磨以提供具有约1μm至约50μm的厚度的支撑层。
在示例实施例中,支撑衬底可以包括硅。
在示例实施例中,形成各个开口的步骤可以包括:在处理衬底上形成刻蚀掩模;使用刻蚀掩模对处理衬底进行湿法刻蚀直至可暴露第一刻蚀停止层,以形成各个开口;以及对通过各个开口暴露的第一刻蚀停止层进行干法刻蚀。
在示例实施例中,形成各个开口的步骤还可以包括:在支撑结构上形成保护层;以及在形成各个开口之后去除保护层。
在一个实施例中,一种方法包括步骤:提供半导体衬底;在半导体衬底之上方提供掩模;以及形成薄膜结构。形成薄膜结构的步骤可以包括:提供具有平板形状的薄膜片,所述薄膜片包括第一表面和与所述第一表面相对的第二表面;在薄膜片的第一表面上形成具有网格图案的支撑结构;在薄膜片的第二表面上形成处理结构,所述处理结构包括处理衬底,所述处理衬底具有形成为从其中贯穿的开口;以及通过执行切割操作从薄膜片去除处理结构。此外,该方法还可以包括步骤:使用掩模和薄膜结构执行光刻处理,以在半导体衬底上形成图案。
在特定实施例中,该方法包括使用掩模和薄膜结构执行极紫外光(EUV)光刻,以对半导体衬底进行图案化。
在特定实施例中,作为切割操作的结果,薄膜片的外侧表面与支撑结构的外侧表面共面。
在一个实施例中,该方法还包括步骤:在薄膜片的第二表面上形成处理结构之前,在薄膜片的第二表面上形成刻蚀停止层。
该方法还可以包括:在薄膜片的第二表面上形成刻蚀停止层之后,在刻蚀停止层上形成处理衬底。
该方法还可以包括步骤:通过执行湿法刻蚀在处理衬底中形成所述开口;以及通过执行干法刻蚀去除被形成为与所述开口相对应的刻蚀停止层的一部分。
在一个实施例中,在进行切割操作之前,支撑结构包括被所述网格图案的部分所分隔的多个孔,以及环绕所述网格结构和各个孔的支撑块,并且切割操作将支撑块切断。
在一个实施例中,在进行切割操作之前,支撑块的相对内侧表面之间的宽度小于所述开口宽度。
在一个实施例中,该方法还可以包括步骤:在去除处理结构之前,通过对处理结构进行处理来移动薄膜片和支撑结构。
在一个实施例中,薄膜片具有约30nm至约100nm的厚度。
在一个实施例中,薄膜片包括硅。
在一个实施例中,支撑结构具有约1μm至约50μm的厚度。
在一个实施例中,半导体衬底为晶圆,并且所述方法还包括步骤:在执行光刻处理之后,切割晶圆以形成多个半导体芯片。
根据一些方面,一种光刻方法包括:提供半导体衬底;在半导体衬底之上提供掩模;提供具有平板形状的薄膜片,所述薄膜片包括第一表面和与所述第一表面相对的第二表面;在薄膜片的第一表面上形成具有网格图案的上部支撑结构;在薄膜片的第二表面上形成下部支撑结构;在下部支撑结构中形成开口,以形成下部支撑块;以及使用掩模和薄膜结构执行光刻处理,以在半导体衬底上形成图案。
在一个实施例中,该方法还包括步骤:通过处理下部支撑块移动薄膜片和上部支撑结构;以及在移动之后,通过执行切割操作从薄膜片去除下部支撑块。
在某些实施例中,网格图案具有蜂巢图案或方格图案。
根据另一些方面,一种制造半导体器件的方法包括步骤:提供半导体衬底;在半导体衬底上提供掩模;以及形成薄膜结构。薄膜结构可以包括:具有平板形状的薄膜片;所述薄膜片包括第一表面和与所述第一表面相对的第二表面;在薄膜片的第一表面上的支撑结构,所述支撑结构具有包括孔阵列的图案;以及在薄膜片的第二表面上的处理衬底,所述处理衬底具有从其中贯穿的开口。该方法还可以包括步骤:通过掩模并通过薄膜片传播紫外光,以在半导体衬底上形成图案。
在一个实施例中,支撑结构包括网格图案。
在一个实施例中,该方法还包括步骤:通过使用切割处理从薄膜片去除处理衬底。
在一个实施例中,薄膜片具有约30nm至约100nm的厚度,支撑结构具有约1μm至约50μm的厚度。
附图说明
通过以下参照附图的述详细描述,将更加清楚地理解各示例实施例。图1至图27表示了本文所述的非限定性的示例实施例。
图1是示出根据示例实施例的用于EUV光刻的薄膜的截面图;
图2是示出图1中的薄膜的示例性平面图;
图3是示出根据示例实施例的薄膜的平面图;
图4至图11是示出根据示例实施例的制造图1中的薄膜的方法的截面图;
图12至图14是示出根据示例实施例的制造图1中的薄膜的方法的截面图;
图15是示出根据实施例的用于EUV光刻的薄膜的截面图;
图16至图23是示出根据示例实施例的制造图15中的薄膜的方法的截面图;
图24至图26是示出根据示例实施例的制造图15中的薄膜的方法的截面图;以及
图27是描述了根据特定示例实施例的使用薄膜片制造半导体器件的方法的流程图。
具体实施方式
下文将参照示出了一些示例实施例的附图更加全面地描述不同的示例实施例。然而,本发明可以按照许多不同的形式实现,不应理解为仅限于本文阐述的实施例。为清晰起见,在附图中层与区域的尺寸和相对尺寸会被放大,并且可能并没有按比例绘制。
应当理解,当一个元件或层被称作“位于”另一元件或层“上”、“连接至”或“耦接至”另一元件或层时,所述一个元件或层可以直接“位于”另一元件或层“上”、直接“连接至”或“耦接至”另一元件或层,或者也可以存在中间元件或层。与此相反,当一个元件被称作“直接位于”另一元件或层“上”、“直接连接至”或“直接耦接至”另一元件或层时,或者被称作“与”另一元件或层“接触”时,则不存在中间元件或中间层。相同的附图标记始终用于表示同一元件。如本文所使用的那样,术语“和/或”包括相关所列项目中的一个或多个的任意和所有组合。
应当理解,虽然可在本文使用术语第一、第二、第三等来描述不同的元件、部件、区域、层和/或部分,但是这些元件、部件、区域、层和/或部分不应受限于这些术语。除非另外指明,否则这些术语仅用于将一个元件、部件、区域、层和/或部分与另一个元件、部件、区域、层和/或部分区分开。因此,以下讨论的第一元件、第一部件、第一区域、第一层和/或第一部分可以被称作第二元件、第二部件、第二区域、第二层和/或第二部分而没有脱离本发明的指教。例如,本文所描述的不同的层和表面可被称作第一层或第一表面、第二层或第二表面、第三层或第三表面,等等。在一个示例中用于表示一个层或表面的名称(例如“第一”)在不同的示例中可用于表示不同的层或表面。
为了便于描述,本文使用了空间相对术语,诸如“之下”、“位于……下方”、“下部”、“位于……上方”、“上部”等,以描述附图所示的一个元件或特征与另一个(一些)元件或特征的相互关系。应当理解,空间相对术语旨在涵盖在使用或操作中的器件的除附图所示的指向之外的不同的指向。例如,如果图中的器件被翻转,则被描述为“位于”另一元件或特征“下方”或者“在”另一元件或特征“之下”的元件将指向为“位于”另一元件或特征“上方”。因此,示例性术语“位于……下方”可以涵盖“位于……下方”和“位于……上方”这两个指向。器件可另外地进行指向(旋转90度或以其他指向),并相应地解释本文所使用的空间相对描述词。
本文所使用的术语仅用于描述特定的示例实施例,而非用于限定本发明。除非另外明确表示,否则本文所使用的单数形式“一个”、“一”和“该”也旨在包括复数形式。应当理解,当术语“包括”、“包括……的”、“包含”和/或“包含……的”用于本说明书中时,其指示了存在所述特征、整体、步骤、操作、元件和/或部件,但并不排除存在或增加其他一个或多个特征、整体、步骤、操作、元件、部件和/或它们的集合。
本文将参照示出了理想示例实施例(和中间结构)的示意图的截面图来描述各示例实施例。因此,由例如制造技术和/或公差而导致的示意图中的形状变化是可预期的。因此,示例实施例不应理解为仅限于本文示出的区域的特定形状,而是应当包括由例如制造而导致的形状偏差。例如,附图中示为矩形的注入区将通常会具有圆形或曲线特征,以及/或者在其边缘处的注入浓度的梯度变化,而非从注入区到非注入区的二元变化。同样地,通过注入形成的掩埋区可导致在掩埋区与通过其发生注入的表面之间的区域中的一些注入。因此,附图示出的区域其本质上是示意性的,而非旨在限定本发明的范围。
如本文所使用的那样,术语诸如“相同”、“平面”、“共面”在表示方向、布局、位置、形状、大小、数量或其他量度时,并非一定表示完全相同的方向、布局、位置、形状、大小、数量或其他量度,而是旨在涵盖由于例如制造工艺而出现可接受变化的几乎相同的方向、布局、位置、形状、大小、数量或其他量度。在本文中可使用术语“实质上”来体现这一含义。
除非另有定义,否则本文所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的一个普通技术人员的通常理解相同的含义。应当理解,诸如在常用词典中定义的那些术语应当被解释为与相关技术领域的上下文中一致的含义,而不应理想化或者过于形式化地进行解释,除非在本文中明确地这样进行了定义。
下面将参照附图详细解释各示例实施例。
图1是示出根据示例实施例的用于EUV光刻的薄膜的截面图,图2是示出图1中的薄膜的平面图,图3是示出根据示例实施例的薄膜的平面图。
参照图1,根据本示例实施例的用于EUB光刻的薄膜100可以包括薄膜片110、处理块120、支撑结构130、第一刻蚀停止层140、第二刻蚀停止层150和刻蚀掩模160。可以使用不同的术语来称呼这些部件中的某些部件。例如,部件100在本文中可以被称作薄膜结构。术语“薄膜结构”可表示图1所示的部件100,也可以表示在制造工艺的其他阶段期间的其他部件,其中包括膜片和与其连接的部分,如图10与图11所示或者在图1的切割步骤之后出现。
薄膜片110可以防止掩模受到EUV光刻处理中产生的副产品的污染。在一个实施例中,薄膜片110具有平板形状。薄膜片110具有第一表面112以及与第一表面112相对的第二表面114,在EUV光刻处理期间第一表面112指向掩模。在示例实施例中,第一表面112可以对应于薄膜片110的下表面。第二表面114可以对应于薄膜片110的上表面。
穿过掩模的EUV可穿透薄膜片110。EUV可照射至半导体衬底上的层。例如,在光刻处理期间,光线(例如,EUV)可以通过薄膜片110向半导体衬底传播,该半导体衬底可以是半导体晶圆,也被称作裸片。光线也可以通过与薄膜片110连接的掩模传播,以在半导体衬底上形成图案。例如,可以使用光刻处理对半导体衬底上的层进行图案化以形成布线图形。该步骤可以是由晶圆形成半导体芯片的全部过程中的一部分。此后,可以单分出这些半导体芯片中的一个或多个,并将其包括至封装件或者其他半导体器件或电子器件中。
回到图1,薄膜片110可以包括用于容许EUV穿透薄膜片110的材料。例如,薄膜片110可以包括硅。可替换地,薄膜片可包括其他用于容许EUV穿透薄膜片110的材料以及硅。
薄膜片110可以容许具有较短波长的EUV以可处理的强度穿透薄膜片110,从而使薄膜片110具有受限的厚度。例如,当薄膜片110的厚度小于约30nm时,较薄的薄膜片110会较易损坏。与此相反,当薄膜片110的厚度大于约100nm时,穿过薄膜片110的EUV透射率会减小。因此,在特定实施例中,薄膜片110可具有约30nm至约100nm的厚度。
处理块120可置于薄膜片110的第一表面112上。处理块120可以用于对薄膜100进行处理。例如,当移动或转移薄膜100时,自动机械可以托住处理块120。这可以是半导体器件制造工艺的一部分,如下文将更加详细描述的那样。因此,在一个实施例中,当处理薄膜100时,并不对薄膜片110本身施加物理接触,从而可以避免破坏薄膜片110。
处理块120可以具有配置为暴露薄膜片110第一表面112的开口122。因此,处理块120可以具有配置为支撑薄膜片110的边缘部分的形状。例如,处理块120可以具有矩形框形状或者圆环形状。处理块120可以包括硅。可替换地,处理块120可以包括其他材料以及硅。带有开口122的处理块120在本文也可以被称作下部支撑块。该处理块可以由处理衬底(例如,Si)形成,因此也可以被称作下部支撑衬底或第二支撑衬底。更一般地,处理块120可以形成为处理结构的一部分,也被称作下部支撑结构或第二支撑结构。如下文更加详细描述的那样,可以首先由不具有开口122的下部支撑衬底形成下部支撑结构,然后可以对该下部支撑结构进行处理,以使下部支撑衬底带有开口122。
开口122可以具有第一宽度W1和第二宽度W2。第一宽度W1可以是开口122的上部宽度,用于确定薄膜片110的第一表面112的暴露区,并且可以是开口122最靠近薄膜110的宽度。第二宽度W2可以是开口122的下部宽度,用于确定薄膜片110的第一表面112的入口区。第二宽度W2可以大于第一宽度W1。进一步地,开口122宽度可以从第二宽度W2至第一宽度W1逐步减小。可替换地,第一宽度W1可以与第二宽度W2实质上相同。
第一刻蚀停止层140可以插入至处理块120的上表面与薄膜片110的第一表面112之间。第一刻蚀停止层140可以具有如下功能,即,防止用于形成处理块120的开口122的湿法刻蚀处理中的刻蚀溶液刻蚀到薄膜片110。由于处理块120可以包括硅,因此第一刻蚀停止层140可以包括能对硅进行刻蚀的湿法刻蚀溶液无法去除的材料。例如,第一刻蚀停止层140可以包括氧化硅、氮化硅等。可替换地,第一刻蚀停止层140可以包括其他材料以及氧化硅、氮化硅等。第一刻蚀停止层140可具有例如约100nm的厚度。
刻蚀掩模160可布置在处理块120的下表面上。刻蚀掩模160可具有如下功能,即,在用于形成处理块120的开口122的湿法刻蚀处理中确定开口122的第二宽度W2。由于处理块120可以包括硅,因此刻蚀掩模160可以包括能对硅进行刻蚀的湿法刻蚀溶液无法去除的材料。例如,刻蚀掩模160可以包括氧化硅、氮化硅等。可替换地,刻蚀掩模160可以包括其他材料以及氧化硅、氮化硅等。刻蚀掩模160可具有例如约50nm的厚度。
支撑结构130(也被称作第一支撑结构或者上部支撑结构)可布置在薄膜片110的第二表面114上。支撑结构130可以支撑具有极小厚度的薄膜片110。支撑结构130可以包括例如硅。可替换地,支撑结构130可以包括其他材料以及硅。在示例实施例中,支撑结构130可以包括支撑图案132和支撑块134。
支撑图案132可布置在薄膜片110的第二表面114的中心部分上。支撑图案132(也被称作上部支撑图案)可具有网格图案。例如,支撑图案132可具有配置为暴露薄膜片110的第二表面114的多个孔133。网格图案的部分处于各孔之间。EUV可以穿过各支撑图案132之间的孔133。在一个实施例中,在EUV光刻处理中,包括薄膜片110和支撑图案132的薄膜结构可以位于掩模之下。因此,可以将薄膜片110的第一表面112指向为向上。与此相反,可以将薄膜片110的第二表面114指向为向下。因此,支撑图案132可以支撑薄膜片110的第二表面114的中心部分。支撑结构130可以包括具有图2所示的蜂巢结构或图案的网格图案132。可替换地,支撑结构130可以包括具有图3所示的方格结构或图案的网格图案132a。此外,支撑图案132可以具有除蜂巢结构和方格结构之外的其他结构。
支撑块134(也被称作上部支撑块)可置于薄膜片110的第二表面114的边缘部分。因此,在一个实施例中,支撑块134可具有布置在薄膜片110的第二表面114的边缘部分的矩形框形状。支撑图案132可连接至支撑块134。因此,支撑块134可以形成支撑结构130的外边界部分。支撑块134的上表面可以与支撑图案132的上表面实质上共面。支撑块134的下表面也可与支撑图案132的下表面实质上共面。因此,在一个实施例中,支撑块134的厚度可以与支撑图案132的厚度实质上相同,并且支撑块134可以与支撑图案132共面。
支撑块134可以具有用于确定布置支撑图案132的空间的尺寸的第三宽度W3。例如,支撑块134的第三宽度W3可以是支撑块134的内侧表面之间的距离。支撑块134的第三宽度W3可以小于开口122的第一宽度W1。因此,支撑块134内侧表面可以位于开口122的最靠近薄膜片110的内侧表面的内部。
当薄膜用于EUV光刻处理中时,可以沿着从开口122的上端延伸的垂直线(例如,切割线)对支撑块134和薄膜片110进行切割。该切割线可以穿过支撑块134。因此,可以去除支撑块134的边缘部分、薄膜片110的边缘部分和处于切割线外侧的处理块120。在这一过程中,可以从薄膜片110上去除整个处理块120。如果支撑块134的内侧表面位于切割线上或位于切割线外侧,则可以通过切割处理去除全部支撑块134。当支撑块134被全部去除时,支撑图案132会坍塌。因此,在一个实施例中,支撑块134的内侧表面位于开口122内侧表面的内侧和切割线的内侧,从而在切割处理后,支撑块134可以部分存在,以对支撑图案132进行支撑。因此,在切割处理之后,可以保留支撑结构130的外边界部分。此外,作为切割操作的结果,薄膜片外侧表面可与支撑结构的外侧表面共面。
如上文所述,在一个实施例中,实际用于EUV光刻处理的薄膜不包括处理块120。因此,可以从薄膜100去除处理块120。如果使用了不具开口的处理结构,并通过刻蚀将其去除,则在去除不具开口的处理结构时,薄膜片110和支撑图案132可能受到破坏。然而,在本文所述的某些实施方式中,由于处理块120具有开口122,所以可以利用简单的切割处理从薄膜100上轻易去除处理块120而不破坏薄膜片110和支撑图案132。
穿透薄膜片110的EUV可以通过支撑图案132上的孔133照射至半导体衬底上。为了容许EUV穿透支撑图案132,支撑图案132可具有受限的厚度。例如,当支撑图案132具有大于50μm的厚度时,穿过支撑图案132的EUV的透射率会减小。特别地,当支撑图案132的厚度大于50μm时,支撑图案132的形状可能被转录至位于半导体衬底上的层。所以,在某些实施方式中,支撑结构130具有约1μm至约50μm的厚度。
第二刻蚀停止层150可以插入至支撑结构130的下表面与薄膜片110的第二表面114之间。特别地,第二刻蚀停止层150可以插入至支撑图案132和支撑块134的下表面与薄膜片110的第二表面114之间。第二刻蚀停止层150可以具有如下功能,即,防止用于形成支撑图案132的刻蚀处理中的刻蚀溶液刻蚀薄膜片110。由于支撑结构130可以包括硅,因此第二刻蚀停止层150可以包括能对硅进行刻蚀的湿法刻蚀溶液无法去除的材料。例如,第二刻蚀停止层150可以包括氧化硅、氮化硅等。可替换地,第二刻蚀停止层150可以包括其他材料以及氧化硅、氮化硅等。第二刻蚀停止层150可以具有例如约100nm的厚度。
图4至图11是示出根据示例实施例的制造图1中的薄膜的示例性方法的截面图。
参照图4,在处理元件125(也称作处理结构)的上表面上形成第一刻蚀停止层140。处理元件125可以包括例如硅。第一刻蚀停止层140可以包括能对硅进行刻蚀的湿法刻蚀溶液无法去除的材料。例如,第一刻蚀停止层140可包括氧化硅、氮化硅等。可替换地,第一刻蚀停止层140可包括其他材料以及氧化硅、氮化硅等。第一刻蚀停止层140可以具有例如约100nm的厚度。
在第一刻蚀停止层140的上表面上形成薄膜片110。薄膜片110可以防止掩模受到EUV光刻处理中产生的副产品的污染。薄膜片110可以包括容许EUV穿透薄膜片110的材料。例如,薄膜片110可以包括硅。可替换地,薄膜片110可包括其他容许EUV穿透薄膜片110的材料以及硅。薄膜片110可以具有约30nm至约100nm的厚度。
参照图5,在薄膜片110的第二表面114上形成第二刻蚀停止层150。第二刻蚀停止层150可以包括能对硅进行刻蚀的湿法刻蚀溶液无法去除的材料。例如,第二刻蚀停止层150可以包括氧化硅、氮化硅等。可替换地,第二刻蚀停止层150可包括其他材料以及氧化硅、氮化硅等。第二刻蚀停止层150可具有例如约100nm的厚度。
参照图6,支撑元件135可以附着于第二刻蚀停止层150的上表面。在一个实施例中,支撑元件135可以包括与处理元件125实质上相同的材料。因此,支撑元件135可以包括硅。
参照图7,可以去除支撑元件135的上表面以形成支撑层137。可以通过例如研磨处理来去除支撑元件135的上表面。支撑层137可以具有例如约1μm至约50μm的厚度。
可替换地,可以在第二刻蚀停止层150的上表面上形成具有约1μm至约50μm厚度的支撑层137。在这种情况下,可以省略用于附着支撑元件135的处理和用于研磨支撑元件135的处理。
可以在处理元件125的下表面上形成刻蚀停止层165。可以在执行上述过程之前或之后形成刻蚀停止层165。刻蚀停止层165可以包括例如氮化硅、氧化硅等。
参照图8,可以对支撑层137进行图案化以形成包括支撑图案132和支撑块134的支撑结构130。在示例实施例中,可以在支撑层137的上表面上形成刻蚀掩模。可以使用刻蚀掩模对支撑层137进行刻蚀,以形成具有孔133的支撑图案132。当刻蚀掩模具有蜂巢网格结构时,可形成具有图2所示的蜂巢结构的支撑图案132。当刻蚀掩模具有方格网格结构时,可形成具有图3所示的方格结构的支撑图案132a。处理元件125可以在该刻蚀处理中稳固支撑较薄的薄膜片110。因此,较薄的薄膜片110可以不被破坏。
支撑图案132可以布置在薄膜片110的第二表面114的中心部分上。EUV可以穿过各支撑图案132之间的孔133。支撑块134可以布置在薄膜片110的第二表面114的边缘部分上。支撑块134可以具有用于确定布置支撑图案132的空间的尺寸的第三宽度W3。例如,支撑块134的第三宽度W3可以是支撑块134的内侧表面之间的距离。
可以对通过支撑图案132的孔133暴露的第二刻蚀停止层150进行干法刻蚀,以通过支撑图案132的孔133暴露薄膜层110的第二表面114。
参照图9,可以在支撑图案132和支撑块134的上表面上形成保护层170。例如,保护层170可以包括诸如铜之类的金属。
参照图10,可以对刻蚀掩模层165进行干法刻蚀,以在处理元件125的下表面上形成刻蚀掩模160。刻蚀掩模160可以具有开口,该开口对应于可放置支撑图案132的薄膜片110的中心部分。
参照图11,可以使用刻蚀掩模160对处理元件125进行干法刻蚀直至暴露第一刻蚀停止层140,以形成具有开口122的处理块120。在湿法刻蚀处理期间,保护层170可以保护支撑图案132。因此,可以避免支撑图案132受到破坏。
开口122可以具有第一宽度W1和第二宽度W2。第一宽度W1可以是开口122的上部宽度,用于决定薄膜片110的第一表面112的暴露区。第二宽度W2可以是开口122的下部宽度,用于决定第一表面112的入口区。第二宽度W2可以大于第一宽度W1。此外,开口122宽度可以从第二宽度W2至第一宽度W1逐步减小。可替换地,第一宽度W1可以与第二宽度W2实质上相同。
支撑块134的第三宽度W3可以小于开口122的第一宽度W1。因此,支撑块134的内侧表面可位于开口122的内侧表面的朝向薄膜片110的中心部分的内部。
在形成开口122之后,可去除保护层170。可替换地,本示例实施例的方法可不包括形成保护层170的过程。
可以对通过开口122暴露的第一刻蚀停止层140进行干法刻蚀以完成图1中的薄膜100。可通过开口122暴露薄膜片110的第一表面112。
图12至图14是示出根据示例实施例的制造图1中的薄膜的方法的截面图。
可以执行与参照图4至图7所示的过程实质上相同的过程。
参照图12,可以对刻蚀掩模层165进行干法刻蚀,以在处理元件125的下表面上形成刻蚀掩模160。刻蚀掩模160可以具有开口,该开口对应于可放置支撑图案132的薄膜片110的中心部分。
参照图13,可以使用刻蚀掩模160对处理元件125进行湿法刻蚀直至暴露第一刻蚀停止层140,以形成具有开口122的处理块120。
可以对通过开口122暴露的第一刻蚀停止层140进行干法刻蚀。可通过开口122暴露薄膜片110的第一表面112。在刻蚀处理期间,支撑层137可稳固支撑薄膜片110。因此,可以避免薄膜片110受到破坏。
参照图14,可以对支撑层137进行图案化以形成包括支撑图案132和支撑块134的支撑结构130。在示例实施例中,可以在支撑层137的上表面上形成刻蚀掩模。可以使用刻蚀掩模对支撑层137进行刻蚀,以形成具有孔133的支撑图案132。当刻蚀掩模具有蜂巢结构时,可以形成具有图2所示的蜂巢网格结构的支撑图案132。当刻蚀掩模具有方格网格结构时,可形成具有图3所示的方格网格结构的支撑图案132a。处理块120可以在该刻蚀工艺中稳固支撑较薄的薄膜片110。因此,可以避免较薄的薄膜片110受到破坏。
可以对通过支撑图案132的孔133暴露的第二刻蚀停止层150进行干法刻蚀,以完成图1中的薄膜100。可以通过支撑图案132的孔133暴露薄膜片110的第二表面114。
图15是示出根据示例实施例的用于EUV光刻的薄膜的截面图。
参照图15,根据本示例实施例的用于EUV光刻的薄膜200可以包括晶圆级结构。薄膜200可以包括薄膜片210、处理结构220、支撑结构230、第一刻蚀停止层240、第二刻蚀停止层250和刻蚀掩模260。
处理结构220可具有配置为暴露薄膜片210的第一表面212的开口222。可以沿处理结构220的划片线切割处理结构220,以形成图1中的处理块120。因此,为简洁起见,本文省略了关于处理结构220的进一步说明。处理结构220可以包括裸晶圆。例如,裸晶圆可以是尚未进行刻蚀、研磨、平坦化或图案化的晶圆。
可以在处理结构220的整个上表面上形成薄膜片210。薄膜片210可以具有与图1中的薄膜片110实质上相同的结构。因此,为简洁起见,本文省略了关于薄膜片210的任何进一步说明。
每一支撑结构230均可包括支撑图案232和支撑块234。支撑图案232可以具有配置为暴露薄膜片210的第二表面214的多个孔233。支撑结构230可由例如单个支撑衬底形成。支撑衬底可以包括裸晶圆。每一支撑结构230均可具有与图1中的支撑结构130实质上相同的结构。因此,为简洁起见,本文省略了关于支撑结构230的任何进一步说明。
第一刻蚀停止层240、第二刻蚀停止层250和刻蚀掩模260可以分别具有与图1中的第一刻蚀停止层140、第二刻蚀停止层150和刻蚀掩模160实质上相同的结构。因此,为简洁起见,本文省略了关于第一刻蚀停止层240、第二刻蚀停止层250和刻蚀掩模260的任何进一步说明。
图16至图23是示出根据示例实施例的制造图15中的薄膜的方法的截面图。
参照图16,可以在处理衬底220的上表面上形成第一刻蚀停止层240。第一刻蚀停止层240可以包括氧化硅、氮化硅等。第一刻蚀停止层240可以具有约100nm的厚度。处理衬底220可以包括裸晶圆。
可以在第一刻蚀停止层240的上表面上形成薄膜片210。薄膜片210可以包括例如硅。薄膜片210可以具有约30nm至约100nm的厚度。
参照图17,可以在薄膜片210的上表面上形成第二刻蚀停止层250。第二刻蚀停止层250可以包括氧化硅、氮化硅等。第二刻蚀停止层可具有例如约100nm的厚度。
参照图18,支撑衬底235可附着至第二刻蚀停止层250的上表面。支撑衬底235可以包括与处理衬底220实质上相同的材料。因此,支撑衬底235可以包括裸晶圆。图18中的衬底可对应于双绝缘体上硅(SOI)结构,其包括薄膜片210、处理衬底220和支撑衬底235。处理衬底220和支撑衬底235可具有实质上相同的结构。处理衬底220和支撑衬底235可以位于与薄膜片210相对的侧表面。
参照图19,可去除处理衬底235的上表面以形成支撑层237。可以通过例如研磨处理去除处理衬底235的上表面。支撑层237可具有例如约1μm至约50μm的厚度。
可替换地,可以在第二刻蚀停止层250的上表面上形成具有约1μm至约50μm的厚度的支撑层237。在这种情况下,可省略用于附着支撑衬底235的处理和用于研磨支撑衬底235的处理。
可以在处理衬底220的下表面上形成刻蚀停止层265。可在执行上述过程之前或之后形成刻蚀停止层265。
参照图20,可以对支撑层237进行图案化以形成包括支撑图案232和支撑块234的支撑结构230。在示例实施例中,可以在支撑层237的上表面上形成刻蚀掩模。可以使用刻蚀掩模对支撑层237进行刻蚀,以形成具有孔233的支撑图案232。
可以对通过支撑图案232的孔233暴露的第二刻蚀停止层250进行干法刻蚀,以通过支撑图案232的孔233暴露薄膜片210的第二表面214。
参照图21,可以在支撑图案232和支撑块234的上表面上形成保护层270。保护层270可以包括例如铜的金属。
参照图22,可以对刻蚀掩模层265进行干法刻蚀,以在处理衬底220的下表面之上形成刻蚀掩模260。刻蚀掩模260可具有开口,该开口对应于可放置支撑图案232的薄膜片210中心部分。
参照图23,可以使用刻蚀掩模260对处理衬底220进行湿法刻蚀直至暴露第一刻蚀停止层240,以形成开口222。
在形成开口222之后,可去除保护层270。可替换地,本示例实施例的方法可以不包括用于形成保护层270的过程。
可以对通过开口222暴露的第一刻蚀停止层240进行干法刻蚀以完成图15中的薄膜200。可以通过开口222暴露薄膜片210的第一表面212。可以沿切割线对薄膜200进行切割,以形成用于实际EUV光刻处理的多个薄膜200。然后,可以使用处理块220处理这些薄膜200中的每一个,并且还可以沿例如图1中示出的切割线对薄膜200进行切割,以去除处理块220。
图24至图26是示出根据示例实施例的制造图15中的薄膜的方法的截面图。
可执行与参照图16至图19所示的过程实质上相同的过程。
参照图24,可以对刻蚀掩模层265进行干法刻蚀,以在处理衬底220的下表面上形成刻蚀掩模260。
参照图25,可使用刻蚀掩模260对处理衬底220进行湿法刻蚀直至暴露第一刻蚀停止层240,以形成开口222。
可以对通过开口222暴露的第一刻蚀停止层240进行干法刻蚀。可以通过开口222暴露薄膜片210的第一表面212。
参照图26,可以对支撑层237进行图案化以形成包括支撑图案232和支撑块234的支撑结构230。在示例实施例中,可以在支撑层237的上表面上形成刻蚀掩模。可使用刻蚀掩模对支撑层237进行刻蚀,以形成具有孔233的支撑图案232。
可以对通过孔233暴露的第二刻蚀停止层250进行干法刻蚀以完成图15中的薄膜200。可以通过支撑图案232的孔233暴露薄膜片210的第二表面214。可沿切割线对薄膜200进行切割,以形成用于实际EUV光刻处理中的多个薄膜200。然后,可使用处理块220处理这些薄膜200中的每一个,并且还可以沿例如图1中示出的切割线对薄膜200进行切割,以去除处理块220。
图27根据示例性实施例描述了一种制造半导体器件的示例性方法。如图27所示,在步骤270中,提供了一种半导体衬底。例如,可通过将晶圆放置在平台上来提供半导体晶圆。晶圆可包括用于形成多个半导体芯片的多个重复图案。
在步骤272中,提供了一种掩模。可以在例如半导体衬底之上提供掩模。掩模可以具有形成用于光刻的特定图案的结构。
在步骤274中,形成薄膜结构。形成薄膜结构的步骤可以包括例如在上文结合各实施例所述的一些步骤。例如,形成薄膜结构的步骤可以包括:提供具有平板形状的薄膜片,所述薄膜片包括第一表面和与所述第一表面相对的第二表面;在薄膜片的第一表面上形成具有网格图案的支撑结构;在薄膜片的第二表面上形成处理结构,所述处理结构包括处理衬底,所述处理衬底具有形成为从其中贯穿的开口;以及通过执行切割操作从薄膜片去除处理结构。作为附加步骤,在执行切割操作之前,可以使用处理结构例如通过自动机械器件去除薄膜结构。
在步骤276中,掩模和薄膜结构可以用于执行光刻处理,以在半导体衬底上形成图案。形成图案后,可以执行附加步骤,其导致形成半导体衬底上的半导体芯片。可从晶圆上移除(例如分离)半导体芯片,并可将其以放置在封装件或者其他电子器件中。
应当注意,图27示出的某些步骤被描述为按照特定顺序发生,但是这一顺序并不是必须的。例如,可以按照任意的顺序来执行提供半导体衬底的步骤、提供掩模的步骤,以及形成薄膜结构的步骤,以及/或者可以同时执行上述步骤。
根据示例实施例,薄膜可以包括具有相对较大厚度的处理块,该处理块配置为支撑具有相对较小厚度(例如,小于处理块的厚度)的薄膜片。此外,可通过处理衬底较为容易地形成处理块。因此,可以使用较厚的处理块而非较薄的薄膜片对薄膜进行处理,从而可避免较薄的薄膜片受到破坏。另外,在用于光刻之前,可以从薄膜片上容易地切除处理块。因而,薄膜可以保护掩模,使其不会受到EUV光刻处理中产生的副产品的污染。
上述内容是对各示例实施例的说明,而不应理解为对其的限制。虽然已经描述了几个示例实施例,但是所属技术领域的技术人员将易于理解,在不实质性背离本发明的新颖性指教和优点的前提下,可以对各示例实施例进行多种修改。相应地,所有这些修改均旨在被包括在权利要求中定义的本发明的范围之内。在权利要求中,装置加功能的特征旨在覆盖本文所述的执行所述功能的各种结构,其不仅包括结构性等效物,也包括等效结构。因此,应当理解,上述内容是对各示例实施例的说明,而不应理解为限于所公开的特定示例实施例,对公开的示例实施例所作的修改以及其他示例实施例都旨在被包括在所附权利要求的范围内。
Claims (20)
1.一种光刻方法,包括步骤:
提供半导体衬底;
在所述半导体衬底之上提供掩模;
形成薄膜结构,包括:
提供具有平板形状的薄膜片,所述薄膜片包括第一表面和与所述第一表面相对的第二表面,
在所述薄膜片的第一表面上形成具有网格图案的支撑结构,
在所述薄膜片的第二表面上形成处理结构,所述处理结构包括处理衬底,所述处理衬底具有形成为从其中贯穿的开口,以及
通过执行切割操作从所述薄膜片去除所述处理结构;以及
使用所述掩模和所述薄膜结构执行光刻处理,以在所述半导体衬底上形成图案。
2.根据权利要求1所述的光刻方法,还包括步骤:
使用所述掩模和所述薄膜结构执行极紫外光刻,以对所述半导体衬底进行图案化。
3.根据权利要求1所述的光刻方法,其中:
作为所述切割操作的结果,所述薄膜片的外侧表面与所述支撑结构的外侧表面共面。
4.根据权利要求1所述的光刻方法,还包括步骤:
在所述薄膜片的第二表面上形成所述处理结构之前,在所述薄膜片的第二表面上形成刻蚀停止层。
5.根据权利要求4所述的光刻方法,还包括步骤:
在所述薄膜片的第二表面上形成所述刻蚀停止层之后,在所述刻蚀停止层上形成所述处理衬底。
6.根据权利要求5所述的光刻方法,还包括步骤:
通过执行湿法刻蚀在所述处理衬底中形成所述开口;以及
通过执行干法刻蚀去除被形成为与所述开口相对应的所述刻蚀停止层的一部分。
7.根据权利要求1所述的光刻方法,其中:
在进行所述切割操作之前,所述支撑结构包括被所述网格图案的各部分所分隔的多个孔,以及环绕所述网格结构和各个孔的支撑块,并且
所述切割操作将所述支撑块切断。
8.根据权利要求7所述的光刻方法,其中:
在进行所述切割操作之前,所述支撑块的相对内侧表面之间的宽度小于所述开口的宽度。
9.根据权利要求1所述的光刻方法,还包括步骤:
在去除所述处理结构之前,通过对所述处理结构进行处理来移动所述薄膜片和支撑结构。
10.根据权利要求1所述的光刻方法,其中所述薄膜片具有30nm至100nm的厚度。
11.根据权利要求1所述的光刻方法,其中所述薄膜片包括硅。
12.根据权利要求1所述的光刻方法,其中所述支撑结构具有1μm至50μm的厚度。
13.根据权利要求1所述的光刻方法,其中所述半导体衬底为晶圆,并且所述光刻方法还包括步骤:
在执行所述光刻处理之后,切割所述晶圆以形成多个半导体芯片。
14.一种光刻方法,包括:
提供半导体衬底;
在所述半导体衬底之上提供掩模;
提供具有平板形状的薄膜片,所述薄膜片包括第一表面和与所述第一表面相对的第二表面;
在所述薄膜片的第一表面上形成具有网格图案的上部支撑结构;
在所述薄膜片的第二表面上形成下部支撑结构;
在所述下部支撑结构中形成开口,以形成下部支撑块;以及
使用所述掩模和所述薄膜结构执行光刻处理,以在所述半导体衬底上形成图案。
15.根据权利要求14所述的光刻方法,还包括步骤:
通过处理所述下部支撑块来移动所述薄膜片和上部支撑结构;以及
在所述移动之后,通过执行切割操作从所述薄膜片去除所述下部支撑块。
16.根据权利要求14所述的光刻方法,其中,所述网格图案具有蜂巢图案或方格图案。
17.一种制造半导体器件的方法,该方法包括步骤:
提供半导体衬底;
在所述半导体衬底之上提供掩模;
形成薄膜结构,所述薄膜结构包括:
具有平板形状的薄膜片,所述薄膜片包括第一表面和与所述第一表面相对的第二表面,
在所述薄膜片的第一表面上的支撑结构,所述支撑结构具有包括孔阵列的图案,以及
在所述薄膜片的第二表面上的处理衬底,所述处理衬底具有从其中贯穿的开口;以及
通过所述掩模并通过所述薄膜片传播紫外光,以在所述半导体衬底上形成图案。
18.根据权利要求17所述的方法,其中所述支撑结构具有网格图案。
19.根据权利要求17所述的方法,还包括步骤:
通过使用切割处理从所述薄膜片去除所述处理衬底。
20.根据权利要求17所述的方法,其中,
所述薄膜片具有30nm至100nm的厚度,并且
所述支撑结构具有1μm至50μm的厚度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0104482 | 2014-08-12 | ||
KR1020140104482A KR102233579B1 (ko) | 2014-08-12 | 2014-08-12 | 극자외선 리소그래피용 펠리클 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106206262A true CN106206262A (zh) | 2016-12-07 |
CN106206262B CN106206262B (zh) | 2019-05-10 |
Family
ID=55302104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510242735.XA Active CN106206262B (zh) | 2014-08-12 | 2015-05-13 | 极紫外光刻的薄膜、光刻方法和制造半导体器件的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9519220B2 (zh) |
KR (1) | KR102233579B1 (zh) |
CN (1) | CN106206262B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108292102A (zh) * | 2015-11-03 | 2018-07-17 | Asml荷兰有限公司 | 用于制造隔膜组件的方法 |
CN109324474A (zh) * | 2017-07-31 | 2019-02-12 | 三星电子株式会社 | 配置成保护光掩模的表膜、包括该表膜的掩模版、和制造该表膜的方法 |
CN109752920A (zh) * | 2017-11-07 | 2019-05-14 | 格芯公司 | Euv掩模流动中的薄膜置换 |
JP2021522537A (ja) * | 2018-05-04 | 2021-08-30 | エーエスエムエル ネザーランズ ビー.ブイ. | Euvリソグラフィのためのペリクル |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10665377B2 (en) | 2014-05-05 | 2020-05-26 | 3D Glass Solutions, Inc. | 2D and 3D inductors antenna and transformers fabricating photoactive substrates |
JP7071609B2 (ja) | 2016-02-25 | 2022-05-19 | スリーディー グラス ソリューションズ,インク | 3dキャパシタ、及び光活性基板を作製するキャパシタアレイ |
US11161773B2 (en) | 2016-04-08 | 2021-11-02 | 3D Glass Solutions, Inc. | Methods of fabricating photosensitive substrates suitable for optical coupler |
EP3477387A4 (en) * | 2016-06-28 | 2020-03-11 | Mitsui Chemicals, Inc. | PELLICLE FILM, PELLICLE FRAME BODY, PELLICLE AND METHOD FOR PRODUCING PELLICLES |
KR102015437B1 (ko) * | 2016-08-24 | 2019-08-28 | (주)에스앤에스텍 | 극자외선 리소그래피용 펠리클 및 그의 제조 방법 |
JP7150342B2 (ja) | 2017-04-28 | 2022-10-11 | スリーディー グラス ソリューションズ,インク | Rfサーキュレータ |
JP6995891B2 (ja) | 2017-07-07 | 2022-01-17 | スリーディー グラス ソリューションズ,インク | パッケージ光活性ガラス基板内のrfシステムのための2d及び3dのrf集中素子デバイス |
JP6787851B2 (ja) * | 2017-08-08 | 2020-11-18 | エア・ウォーター株式会社 | ペリクルおよびペリクルの製造方法 |
KR101900720B1 (ko) | 2017-11-10 | 2018-09-20 | 주식회사 에스앤에스텍 | 극자외선 리소그래피용 펠리클 및 그의 제조방법 |
KR101981950B1 (ko) * | 2017-11-10 | 2019-05-24 | 주식회사 에스앤에스텍 | 극자외선 리소그래피용 펠리클 |
JP7008824B2 (ja) | 2017-12-15 | 2022-01-25 | スリーディー グラス ソリューションズ,インク | 接続伝送線路共振rfフィルタ |
EP3735743A4 (en) | 2018-01-04 | 2021-03-03 | 3D Glass Solutions, Inc. | CONDUCTIVE IMPEDANCE ADAPTATION STRUCTURE FOR HIGH EFFICIENCY RF CIRCUITS |
KR20190118325A (ko) | 2018-04-10 | 2019-10-18 | 한국과학기술원 | Euv 리소그래피 펠리클 박막의 제조방법 |
WO2019199470A1 (en) | 2018-04-10 | 2019-10-17 | 3D Glass Solutions, Inc. | Rf integrated power condition capacitor |
WO2019231947A1 (en) | 2018-05-29 | 2019-12-05 | 3D Glass Solutions, Inc. | Low insertion loss rf transmission line |
US11016383B2 (en) * | 2018-08-31 | 2021-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pellicle for an EUV lithography mask and a method of manufacturing thereof |
EP3853944B1 (en) | 2018-09-17 | 2023-08-02 | 3D Glass Solutions, Inc. | High efficiency compact slotted antenna with a ground plane |
KR20200059061A (ko) | 2018-11-20 | 2020-05-28 | 삼성전자주식회사 | 극자외선 리소그래피용 펠리클 및 그 제조방법 |
JP7257707B2 (ja) | 2018-12-28 | 2023-04-14 | スリーディー グラス ソリューションズ,インク | 環状コンデンサrf、マイクロ波及びmm波システム |
JP7241433B2 (ja) | 2018-12-28 | 2023-03-17 | スリーディー グラス ソリューションズ,インク | 光活性ガラス基板におけるrf、マイクロ波及びmm波システムのためのヘテロジニアスインテグレーション |
KR102209291B1 (ko) | 2019-02-21 | 2021-01-29 | 한국과학기술원 | Euv 리소그래피 펠리클 박막의 제조 방법 및 장치 |
EP3935687B1 (en) | 2019-04-05 | 2023-12-13 | 3D Glass Solutions, Inc. | Glass based empty substrate integrated waveguide devices |
JP7188825B2 (ja) | 2019-04-18 | 2022-12-13 | スリーディー グラス ソリューションズ,インク | 高効率ダイダイシング及びリリース |
KR102331211B1 (ko) * | 2019-11-05 | 2021-11-26 | 주식회사 에스앤에스텍 | 외부 충격을 감쇠 할 수 있는 펠리클 및 그의 제조방법 |
US11908617B2 (en) | 2020-04-17 | 2024-02-20 | 3D Glass Solutions, Inc. | Broadband induction |
KR102268171B1 (ko) * | 2021-02-15 | 2021-06-22 | 한국광기술원 | 극자외선 리소그래피용 펠리클 및 그 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030123605A1 (en) * | 2001-11-16 | 2003-07-03 | Jenspeter Rau | Reflection mask and method for fabricating the reflection mask |
JP2012033608A (ja) * | 2010-07-29 | 2012-02-16 | Dainippon Printing Co Ltd | Euv露光用反射型マスクの製造方法 |
CN102405440A (zh) * | 2009-04-22 | 2012-04-04 | 信越化学工业株式会社 | 光刻用防尘薄膜组件及其制造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100327336B1 (ko) | 1999-08-03 | 2002-03-06 | 윤종용 | 미세 구조물 제조에 사용되는 물질층 식각 방법 및 이를 이용한 리소그래피 마스크 제조 방법 |
US6623893B1 (en) | 2001-01-26 | 2003-09-23 | Advanced Micro Devices, Inc. | Pellicle for use in EUV lithography and a method of making such a pellicle |
US6594073B2 (en) | 2001-05-30 | 2003-07-15 | Micro Lithography, Inc. | Antistatic optical pellicle |
US20050025959A1 (en) | 2003-07-31 | 2005-02-03 | Bellman Robert A. | Hard pellicle and fabrication thereof |
US7153615B2 (en) | 2003-08-20 | 2006-12-26 | Intel Corporation | Extreme ultraviolet pellicle using a thin film and supportive mesh |
JP2005070120A (ja) | 2003-08-27 | 2005-03-17 | Shin Etsu Chem Co Ltd | リソグラフィ用ペリクル |
KR100849714B1 (ko) | 2006-06-29 | 2008-08-01 | 주식회사 하이닉스반도체 | 포토 마스크의 펠리클 구조 및 그 제조 방법 |
US7666555B2 (en) | 2006-12-29 | 2010-02-23 | Intel Corporation | Pellicle, methods of fabrication and methods of use for extreme ultraviolet lithography |
EP2051139B1 (en) | 2007-10-18 | 2010-11-24 | Shin-Etsu Chemical Co., Ltd. | Pellicle and method for manufacturing the same |
JP4928494B2 (ja) | 2008-05-02 | 2012-05-09 | 信越化学工業株式会社 | ペリクルおよびペリクルの製造方法 |
JP4934099B2 (ja) | 2008-05-22 | 2012-05-16 | 信越化学工業株式会社 | ペリクルおよびペリクルの製造方法 |
KR101572269B1 (ko) * | 2009-09-14 | 2015-12-04 | 에스케이하이닉스 주식회사 | 극자외선 마스크를 보호하는 펠리클 제조 방법 |
JP2012151158A (ja) | 2011-01-17 | 2012-08-09 | Shin Etsu Chem Co Ltd | Euv用ペリクル膜及びペリクル、並びに該膜の製造方法 |
JP5990411B2 (ja) | 2012-06-11 | 2016-09-14 | 旭化成株式会社 | 防塵膜の製造方法 |
-
2014
- 2014-08-12 KR KR1020140104482A patent/KR102233579B1/ko active IP Right Grant
-
2015
- 2015-05-08 US US14/706,980 patent/US9519220B2/en active Active
- 2015-05-13 CN CN201510242735.XA patent/CN106206262B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030123605A1 (en) * | 2001-11-16 | 2003-07-03 | Jenspeter Rau | Reflection mask and method for fabricating the reflection mask |
CN102405440A (zh) * | 2009-04-22 | 2012-04-04 | 信越化学工业株式会社 | 光刻用防尘薄膜组件及其制造方法 |
JP2012033608A (ja) * | 2010-07-29 | 2012-02-16 | Dainippon Printing Co Ltd | Euv露光用反射型マスクの製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108292102A (zh) * | 2015-11-03 | 2018-07-17 | Asml荷兰有限公司 | 用于制造隔膜组件的方法 |
US10852633B2 (en) | 2015-11-03 | 2020-12-01 | Asml Netherlands B.V. | Method for manufacturing a membrane assembly |
CN108292102B (zh) * | 2015-11-03 | 2021-07-09 | Asml荷兰有限公司 | 用于制造隔膜组件的方法 |
CN109324474A (zh) * | 2017-07-31 | 2019-02-12 | 三星电子株式会社 | 配置成保护光掩模的表膜、包括该表膜的掩模版、和制造该表膜的方法 |
CN109324474B (zh) * | 2017-07-31 | 2024-05-31 | 三星电子株式会社 | 配置成保护光掩模的表膜、包括该表膜的掩模版、和制造该表膜的方法 |
CN109752920A (zh) * | 2017-11-07 | 2019-05-14 | 格芯公司 | Euv掩模流动中的薄膜置换 |
JP2021522537A (ja) * | 2018-05-04 | 2021-08-30 | エーエスエムエル ネザーランズ ビー.ブイ. | Euvリソグラフィのためのペリクル |
JP7350776B2 (ja) | 2018-05-04 | 2023-09-26 | エーエスエムエル ネザーランズ ビー.ブイ. | Euvリソグラフィのためのペリクル |
US11977326B2 (en) | 2018-05-04 | 2024-05-07 | Asml Netherlands B.V. | Pellicle for EUV lithography |
Also Published As
Publication number | Publication date |
---|---|
CN106206262B (zh) | 2019-05-10 |
US20160048079A1 (en) | 2016-02-18 |
KR20160019755A (ko) | 2016-02-22 |
KR102233579B1 (ko) | 2021-03-30 |
US9519220B2 (en) | 2016-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106206262A (zh) | 极紫外光刻的薄膜、光刻方法和制造半导体器件的方法 | |
KR101225601B1 (ko) | 대면적 나노스케일 패턴형성방법 | |
US20120237860A1 (en) | Reflective extreme ultraviolet mask and method of manufacturing the same | |
CN108666207A (zh) | 制作半导体元件的方法 | |
US11901188B2 (en) | Method for improved critical dimension uniformity in a semiconductor device fabrication process | |
US6730988B2 (en) | Method of fabrication to sharpen corners of Y-branches in integrated optical components and other micro-devices | |
KR101326945B1 (ko) | 3중 패터닝을 사용한 집적 회로 방법 | |
US8716135B1 (en) | Method of eliminating a lithography operation | |
US20130323628A1 (en) | Reticle with composite polarizer and method of simultaneous optimization of imaging of a set of different patterns | |
KR101575818B1 (ko) | 활성 영역 구조물의 형성방법 | |
US20120214103A1 (en) | Method for fabricating semiconductor devices with fine patterns | |
JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
KR101182308B1 (ko) | 패턴형성방법 및 그를 이용한 액정표시소자 제조방법 | |
CN105988311A (zh) | 一种对准图形及其制作方法 | |
JP6705359B2 (ja) | 半導体装置の製造方法 | |
US20060098297A1 (en) | Method and apparatus for fluid handling in immersion lithography | |
JPH0467613A (ja) | 微細コンタクトホールの形成方法 | |
CN114895522B (zh) | 用于duv光刻的光掩模版结构及其制备方法 | |
KR20090042457A (ko) | 고집적 반도체 메모리소자의 제조방법 | |
US20080102636A1 (en) | Method for manufacturing semiconductor device | |
US20230194996A1 (en) | Apparatuses and methods for diffraction base overlay measurements | |
US7116815B2 (en) | Chrome-less mask inspection method | |
JP2005321699A (ja) | 位相シフトマスクの製造方法 | |
KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
JP2006032482A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |