CN106163136B - 防止感测电路板与柔性电路板压合错位的制造方法 - Google Patents
防止感测电路板与柔性电路板压合错位的制造方法 Download PDFInfo
- Publication number
- CN106163136B CN106163136B CN201610519295.2A CN201610519295A CN106163136B CN 106163136 B CN106163136 B CN 106163136B CN 201610519295 A CN201610519295 A CN 201610519295A CN 106163136 B CN106163136 B CN 106163136B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- sensing circuit
- circuit plate
- flexible circuit
- pressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geophysics And Detection Of Objects (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明是公开一种防止感测电路板与柔性电路板压合错位的制造方法,包括以下步骤:提供一感测电路板、一雷射切割器、以及一柔性电路板,其中,该感测电路板表面具有一导电层,该柔性电路板包括有复数个线路脚位区,两该线路脚位区之间具有一空间;以该雷射切割器切割该导电层,使得该导电层形成有复数个焊垫区及复数个虚拟焊垫,该焊垫区具有一导引线路与一功能区相连接,该虚拟焊垫周围为一雷射切割线区,使得该虚拟焊垫为与四周绝缘的独立区块;以及将该柔性电路板与该感测电路板压合对接,使得该线路脚位区与该焊垫区相连接,且该空间对应该虚拟焊垫。透过上述方法,本发明可提供一种防止感测电路板与柔性电路板压合错位的制造方法。
Description
技术领域
本发明是关于一种防止感测电路板与柔性电路板压合错位的制造方法,特别是指一种用于改善雷射图案化制程中感测电路板与柔性电路板容易因压合对位公差造成功能失效的制造方法。
背景技术
按目前感测电路板线路布局的制作方式主要有三种,分别为黄光、网印以及网印雷射。对黄光线路布局制程来说,其需要干膜(Dry Film)、曝光(EXP)、显定影(DEV)、蚀刻(ETCH)及长晶法(STR)五道制程,因此其制造成本较高。对网印线路布局制程来说,其需要线路网印及烘烤两道制程,因此其制造成本很低,然而其线宽及线距较大。而对网印雷射线路布局制程来说,其需要网印、雷射及烘烤等三道制程,因此其制造成本介于黄光及网印之间。请参阅图1及图2所示,其为习知技术利用网印雷射制程制作之感测电路板局部示意图以及感测电路板与柔性电路板压合对接示意图,为了追求高效率、更多的线路布局,以求可设置更多的焊垫区(Bonding Pad)11及功能区于同一感测电路板1上,其焊垫区11之间的间距通常会小于100μm。
由图示中可以看出,焊垫区11之间的间距即为雷射切割线的线径A,然而,当焊垫区11之间的间距小于150μm时,后续的制程中需要将感测电路板1在与柔性电路板(FTC)2压合对接时,容易因为对位公差而产生一偏移量D,一般来说,该偏移量会介于50μm至150μm间,造成所述柔性电路板2的一个线路脚位区21同时压到感测电路板的两个焊垫区11,进而形成短路或其他功能异常,使得感测电路板1功能失效,因此仍在有改进的空间。
发明内容
有鉴于雷射图案化制程应用于感测电路板存在有上述之缺点,本案发明人秉持精益求精的良善动机,提出一种防止感测电路板与柔性电路板压合错位的制造方法,可改善雷射图案化制程柔性电路板与感测电路板容易因压合对位公差造成功能失效的制造方法。
为了达到上述目的,本发明系采取以下之技术手段予以达成,其中,本发明之防止感测电路板与柔性电路板压合错位的制造方法,包括以下步骤:提供一感测电路板、一雷射切割器、以及一柔性电路板,其中,该感测电路板表面具有一导电层,该柔性电路板包括有复数个线路脚位区,两该线路脚位区之间具有一空间;以该雷射切割器切割该导电层,使得该导电层形成有复数个焊垫区(Bonding Pad)及复数个虚拟焊垫(Dummy Pad),该焊垫区具有一导引线路与一功能区相连接,该虚拟焊垫周围为一雷射切割线区,使得该虚拟焊垫为与四周绝缘的独立区块;以及将该柔性电路板与该感测电路板压合对接,使得该线路脚位区与该焊垫区相连接,且该空间对应该虚拟焊垫。
在本发明较佳实施例中,该雷射切割线区的线径小于100μm。
在本发明较佳实施例中,该雷射切割线区的线径为50μm。
在本发明较佳实施例中,该线路脚位区包括至少一线路脚位。
在本发明较佳实施例中,该焊垫区包括至少一焊垫。
在本发明较佳实施例中,该导电层为高透光导电层。
在本发明较佳实施例中,该导电层为非高透光导电层。
在本发明较佳实施例中,当该柔性电路板与该感测电路板压合对接时,该柔性电路板与该感测电路板之间会产生一偏移量,该偏移量介于50μm至150μm间。
在本发明较佳实施例中,该线路脚位区仅与单一个该焊垫区相连接。
在本发明较佳实施例中,该线路脚位区同时与单一个该焊垫区及单一个该虚拟焊垫相连接。
附图说明
图1为习知技术利用网印雷射制程制作之感测电路板局部示意图;
图2为习知技术感测电路板与柔性电路板压合对接示意图;
图3为本发明防止感测电路板与柔性电路板压合错位的制造方法较佳实施例之方法流程图;
图4为本发明防止感测电路板与柔性电路板压合错位的制造方法较佳实施例之感测电路板局部示意图;
图5为本发明防止感测电路板与柔性电路板压合错位的制造方法较佳实施例之感测电路板与柔性电路板压合对接示意图。
附图标号说明:
感测电路板 1,1a
焊垫区 11,11a
导引线路 111
导电层 12
虚拟焊垫 13
雷射切割线区 14
柔性电路板 2,2a
线路脚位区 21,21a
步骤 91~93
线径 A,A1
空间 B
偏移量 D,D1
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
为达成上述目的及功效,本发明所采用之技术手段及构造,兹绘图就本发明较佳实施例详加说明其特征与功能如下,俾利完全了解,但须注意的是,该等内容不构成本发明的限定。
请同时参阅图3、图4及图5所示,其分别为本发明防止感测电路板与柔性电路板压合错位的制造方法较佳实施例之方法流程图、感测电路板局部示意图以及感测电路板与柔性电路板压合对接示意图。防止感测电路板与柔性电路板压合错位的制造方法,包括以下步骤:
步骤91:提供一感测电路板1a、一雷射切割器(图中未示)、以及一柔性电路板2a。该感测电路板1a表面具有一导电层12,该导电层12可以视需求使用高透光导电层,即为使用透明金属制作的导电层,亦或是使用非高透光导电层。本创作并无限制该雷射切割器的材质或种类型号,其可以为习知感测电路板线路布局雷射制程中所使用的雷射切割器,该雷射切割器可用以切割该导电层12。该柔性电路板2a包括有复数个线路脚位区21a,两该线路脚位区21a之间具有一空间B。在本较佳实施例中,该线路脚位区21a为一线路脚位,其亦可以为两个或两个以上的线路脚位。
步骤92:以该雷射切割器切割该导电层12,使得该导电层12形成有复数个焊垫区(Bonding Pad)11a及复数个虚拟焊垫(Dummy Pad)13。利用该雷射切割器切割该导电层12,使得该导电层12形成有复数个焊垫区11a及复数个虚拟焊垫13,该等焊垫区11a以及该等虚拟焊垫13交互排列于该感测电路板1a上,并以该雷射切割器切割形成的一雷射切割线区14做区隔。每个该焊垫区11a具有一导引线路111与一功能区(图中未示)相连接,在本较佳实施例中,该焊垫区11a为一焊垫,其亦可以为两个或两个以上的焊垫。该虚拟焊垫13周围为该雷射切割线14,使得该虚拟焊垫13为与四周绝缘的独立区块。其中,该雷射切割线14的线径A1小于100μm,较佳的,该雷射切割线14的线径A1为50μm。值得一提的是,由于该线路脚位区21a可包括一个以上的线路脚位,且该焊垫区11a可包括一个以上的焊垫,因此两个该虚拟焊垫13之间可能包括有一个以上的焊垫。
步骤93:将该柔性电路板2a与该感测电路板1a压合对接。将该柔性电路板2a与该感测电路板1a压合对接,使得该线路脚位区21a与该焊垫区11a相连接,且该空间B对应该虚拟焊垫13。由于对位公差的关系,该柔性电路板2a与该感测电路板1a之间会产生一偏移量D1,使得该线路脚位区21a无法与该焊垫区11a完全对齐连接。一般来说,该偏移量D1会介于50μm至150μm间,当该偏移量D1较小时,该线路脚位区21a仅会与单一个该焊垫区11a相连接,而当该偏移量D1较大时,该线路脚位区21a可能会同时与单一个该焊垫区11a及单一个该虚拟焊垫13相连接。由于该虚拟焊垫13为为与四周绝缘的独立区块,因此该线路脚位区21a与该虚拟焊垫13相连接并不会影响到该感测电路板1a的功能区失效。并且,该虚拟焊垫13亦可以提供支持该线路脚位区21a的功能,可以避免当对位公差过大时,该线路脚位区21a与该焊垫区11a相连接的区域过小,造成结构不稳,容易因为外力或其他因素造成连接面倾斜甚至断路,影响整体功能。
综合上述,可以看出本发明提出之防止感测电路板与柔性电路板压合错位的制造方法,相较于习用技术,其虚拟焊垫13的设计不仅可避免感测电路板1a与柔性电路板2a压合偏移量过大时易造成功能区失效的缺点,亦具有可以增加连接时结构的稳固性的优点。
经过上述的详细说明,已充分显示本发明具有实施的进步性,且为前所未见的新发明,完全符合发明专利要件,爰依法提出申请。惟以上所述仅为本发明的较佳实施例而已,当不能用以限定本发明实施的范围,亦即依本发明专利范围所作的均等变化与修饰,皆应属于本发明专利涵盖的范围内。
Claims (10)
1.一种防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,包括以下步骤:
提供一感测电路板、一雷射切割器、以及一柔性电路板,其中,该感测电路板表面具有一导电层,该柔性电路板包括有复数个线路脚位区,两该线路脚位区之间具有一空间;
以该雷射切割器切割该导电层,使得该导电层形成有复数个焊垫区及复数个虚拟焊垫,该焊垫区具有一导引线路与一功能区相连接,该虚拟焊垫周围为一雷射切割线区,使得该虚拟焊垫为与四周绝缘的独立区块;以及
将该柔性电路板与该感测电路板压合对接,使得该线路脚位区与该焊垫区相连接,且该空间对应该虚拟焊垫;
当该柔性电路板与该感测电路板压合对接时,该柔性电路板与该感测电路板之间会产生一偏移量,当该偏移量较小时,该线路脚位区仅会与单一个该焊垫区相连接,而当该偏移量较大时,该线路脚位区会同时与单一个该焊垫区及单一个该虚拟焊垫相连接,由于该虚拟焊垫为与四周绝缘的独立区块,因此该线路脚位区与该虚拟焊垫相连接并不会影响到该感测电路板的功能区失效,并且,该虚拟焊垫亦可以提供支持该线路脚位区的功能,可以避免当对位公差过大时,该线路脚位区与该焊垫区相连接的区域过小,造成结构不稳,容易因为外力或其他因素造成连接面倾斜甚至断路,影响整体功能。
2.如权利要求1所述之防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,其中,该雷射切割线区的线径小于100μm。
3.如权利要求1所述之防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,其中,该雷射切割线区的线径为50μm。
4.如权利要求1所述之防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,其中,该线路脚位区包括至少一线路脚位。
5.如权利要求1所述之防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,其中,该焊垫区包括至少一焊垫。
6.如权利要求1所述之防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,其中,该导电层为高透光导电层。
7.如权利要求1所述之防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,其中,该导电层为非高透光导电层。
8.如权利要求1所述之防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,该偏移量介于50μm至150μm间。
9.如权利要求1所述之防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,其中,该线路脚位区仅与单一个该焊垫区相连接。
10.如权利要求1所述之防止感测电路板与柔性电路板压合错位的制造方法,其特征在于,其中,该线路脚位区同时与单一个该焊垫区及单一个该虚拟焊垫相连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610519295.2A CN106163136B (zh) | 2016-07-01 | 2016-07-01 | 防止感测电路板与柔性电路板压合错位的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610519295.2A CN106163136B (zh) | 2016-07-01 | 2016-07-01 | 防止感测电路板与柔性电路板压合错位的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106163136A CN106163136A (zh) | 2016-11-23 |
CN106163136B true CN106163136B (zh) | 2019-04-12 |
Family
ID=58061976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610519295.2A Active CN106163136B (zh) | 2016-07-01 | 2016-07-01 | 防止感测电路板与柔性电路板压合错位的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106163136B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109390304B (zh) * | 2018-10-11 | 2024-02-09 | 长鑫存储技术有限公司 | 半导体结构、存储装置、半导体器件及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101478858A (zh) * | 2009-01-21 | 2009-07-08 | 友达光电股份有限公司 | 电路板结构与其制造方法及液晶显示器 |
CN102946698A (zh) * | 2012-10-30 | 2013-02-27 | 无锡江南计算技术研究所 | 防止覆板法层压偏位的方法 |
CN103153005A (zh) * | 2013-02-02 | 2013-06-12 | 汕头超声印制板(二厂)有限公司 | 一种多层印制板层压方法 |
CN103188889A (zh) * | 2011-12-29 | 2013-07-03 | 深圳玛斯兰电路科技实业发展有限公司 | 一种印刷电路板内层层偏控制方法 |
CN104270904A (zh) * | 2014-10-11 | 2015-01-07 | 无锡长辉机电科技有限公司 | 一种刚挠结合印制板的层压方法 |
CN104519674A (zh) * | 2013-09-27 | 2015-04-15 | 北大方正集团有限公司 | 一种防止局部混压板错位方法 |
-
2016
- 2016-07-01 CN CN201610519295.2A patent/CN106163136B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101478858A (zh) * | 2009-01-21 | 2009-07-08 | 友达光电股份有限公司 | 电路板结构与其制造方法及液晶显示器 |
CN103188889A (zh) * | 2011-12-29 | 2013-07-03 | 深圳玛斯兰电路科技实业发展有限公司 | 一种印刷电路板内层层偏控制方法 |
CN102946698A (zh) * | 2012-10-30 | 2013-02-27 | 无锡江南计算技术研究所 | 防止覆板法层压偏位的方法 |
CN103153005A (zh) * | 2013-02-02 | 2013-06-12 | 汕头超声印制板(二厂)有限公司 | 一种多层印制板层压方法 |
CN104519674A (zh) * | 2013-09-27 | 2015-04-15 | 北大方正集团有限公司 | 一种防止局部混压板错位方法 |
CN104270904A (zh) * | 2014-10-11 | 2015-01-07 | 无锡长辉机电科技有限公司 | 一种刚挠结合印制板的层压方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106163136A (zh) | 2016-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6158684B2 (ja) | プリント回路基板の製造方法 | |
US9301387B2 (en) | Printed circuit board with burr prevention structure | |
CN1937269B (zh) | 表面安装型led基板 | |
CN104822227B (zh) | 嵌入式印刷电路板 | |
US20130065335A1 (en) | Method of manufacturing laser diode device | |
TWI514484B (zh) | 半導體器件及其製作方法 | |
CN106163136B (zh) | 防止感测电路板与柔性电路板压合错位的制造方法 | |
CN105453350A (zh) | 激光元件和用于制造激光元件的方法 | |
JP2005175342A (ja) | 配線回路基板保持シートおよびその製造方法 | |
TW201444041A (zh) | 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法 | |
TWM539698U (zh) | 具改良式引腳的導線架預成形體 | |
JP2019192667A5 (zh) | ||
US10455701B2 (en) | Resin board structure and method for fabricating the same | |
US20210366837A1 (en) | Semiconductor device, semiconductor chip and method of dicing a semiconductor substrate | |
JP2008022033A (ja) | 混成集積回路装置 | |
CN203457414U (zh) | 一种v-cut防呆线路板 | |
CN109065512A (zh) | 半导体封装件及其制造方法 | |
JP2014090117A (ja) | 半導体装置、半導体装置の実装構造、および半導体装置の製造方法 | |
CN209517633U (zh) | 一种柔性线路板的倒扣拼版的结构 | |
JP2006134968A (ja) | 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置 | |
TWI445467B (zh) | 連片電路板及連片電路板之製作方法 | |
JP4728032B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7053092B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN108811326B (zh) | 印刷电路板制作方法及印刷电路板 | |
CN105742300A (zh) | 晶片封装体及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |