CN106158940A - 一种具有部分埋氧结构的igbt器件及其制造方法 - Google Patents

一种具有部分埋氧结构的igbt器件及其制造方法 Download PDF

Info

Publication number
CN106158940A
CN106158940A CN201610663626.XA CN201610663626A CN106158940A CN 106158940 A CN106158940 A CN 106158940A CN 201610663626 A CN201610663626 A CN 201610663626A CN 106158940 A CN106158940 A CN 106158940A
Authority
CN
China
Prior art keywords
layer
igbt device
oxide
silicon
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610663626.XA
Other languages
English (en)
Inventor
王宇澄
周祥瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Orange Core Microelectronics Ltd By Share Ltd
Original Assignee
Wuxi Orange Core Microelectronics Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Orange Core Microelectronics Ltd By Share Ltd filed Critical Wuxi Orange Core Microelectronics Ltd By Share Ltd
Priority to CN201610663626.XA priority Critical patent/CN106158940A/zh
Publication of CN106158940A publication Critical patent/CN106158940A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种具有部分埋氧结构的IGBT器件及其制造方法。本发明的IGBT器件在硅衬底(N‑型基区)的背面部分引入二氧化硅,改变了器件内部电势的分布,从而使耐压得到提高,可以起到稳定耐压的作用。

Description

一种具有部分埋氧结构的IGBT器件及其制造方法
技术领域
本发明涉及晶体管领域,具体地说,涉及一种具有部分埋氧结构的IGBT器件及其制造方法。
背景技术
IGBT,中文名字为绝缘栅双极型晶体管,它是由MOSFET(输入级)和PNP晶体管(输出级)复合而成的一种器件,既有MOSFET器件驱动功率小和开关速度快的特点(控制和响应),又有双极型器件饱和压降低而容量大的特点(功率级较为耐用),频率特性介于MOSFET与功率晶体管之间,可正常工作于几十kHz频率范围内。
SOI(Silicon-On-Insulator,绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜,SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离,彻底消除了体硅CMOS电路中的寄生闩锁效应;采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势,因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
SOI工艺集成技术与传统硅材料工艺集成技术的差别,主要是在制造器件的材料层底部增加了一层绝缘层,而且制造器件的材料层一般更薄。在20世纪60年代末期,由于军用集成电路的抗辐射应用需求,推出了一种SOS(兰宝石材料上的硅材料)工艺集成技术,这种技术实际上就是SOI技术之一。后来由于直接利用成熟的硅和二氧化硅等材料构成SOI结构的技术突破及其技术优势明显,使这种SOI技术得到迅速发展,并在硅CMOS、互补双极、SiGe BiCMOS等工艺集成技术中得到广泛应用。
SOI结构可以实现MOS数字电路芯片上电路元件之间的全介质隔离;SOI加上深槽隔离,也可使双极或BiCMOS模拟和混合信号电路芯片上的元件实现全介质隔离。
SOI结构本质上是在制造电路的材料层与衬底层之间增加了一层绝缘层,且制造器件的材料层极薄,器件结构的纵向电场小,反型层较厚,表面散射作用降低,器件的迁移率高,跨导大,加上寄生电容主要来自隐埋二氧化硅层电容,远小于体硅MOSFET中的电容,也不随器件按比例缩小而改变,SOI的结电容和连线电容都很小等等,所以SOI电路,特别是SOI CMOS电路具有极好的速度特性,随着向纳米工艺技术逼近,这一优势更加突出;同时,由于这种结构是全介质隔离结构,彻底消除了体硅CMOS电路的闭锁效应和短沟道效应,且具有极小的结面积,因此具有很强的抗软误差、瞬时辐射和单粒子扰动效应的能力;这种结构的泄漏电流和结电容小,因而功耗降低(结电容功耗约等于CV乘积),如可使动态功耗改进38%,静态功耗改进46%;可选用高阻硅材料作衬底,以降低与衬底有关的射频损耗,提高电阻、电容、电感等无源元件的RF性能,从而提高电路性能,特别是可降低电路噪声;有源元件与衬底之间达到有效隔离,切断了衬底电流的注入通路,有利于降低元件之间的串扰。特别是SOI CMOS比体硅CMOS工艺可减少30%的工艺步骤,芯片面积也可缩小40%~60%,集成度可提高30%,显然成本也随之显著降低。
由此可见,SOI结构可有效地克服体硅材料的不足,充分发挥硅集成技术的潜力,在高性能ULSI、VHSI、高压、高温、抗辐射、低压、低功耗及三维集成等领域均有极其广泛的应用前景。在21世纪以来,SOI工艺技术的应用更加活跃,一些先进的数字、模拟和混合信号电路产品都得益于SOI工艺技术的应用。如AMD和Intel公司的64位微处理器均采用了90纳米和65纳米SOI CMOS工艺技术,并进一步开发45纳米SOI CMOS工艺技术;Motorola公司的微控制器采用0.13微米SOI CMOS工艺技术;ADI公司的一些低噪声放大器、数据转换器、RF电路等采用SOI互补双极工艺;NEC公司采用1.5微米SOI SiGe双极工艺制造了用于20Gb/s光纤的接收器芯片,其SiGe HBT的fT达60GHz;日立公司用SOI SiGe双极工艺制造的多路转换器、乘法器可稳定地工作于20Gb/s,其SiGe HBT的fT为76GHz,fmax达180GHz;
SOI结构材料的制备方法很多,应用得较多的主要有硅-硅材料片键合法、硅材料的注氧隔离法、智能剥离法、外延生长法。以硅-硅材料片键合法为例,其工艺流程是:将硅片进行热氧化;把经氧化后的两片硅片进行亲水处理;把有氧化层面的两片硅片叠放在一起,经适当的温度退火,使硅片键合在一起;利用机械化学研磨、抛光方法,将其中制造器件的硅片减薄至1微米或以下,即形成SOI结构的材料片。利用这种结构的材料片,可采用各种硅工艺集成技术在其上制造各类集成电路。
SOI技术为以其高耐压和高抗辐照能力在功率器件及功率集成电路中得到了大量的使用。但SOI技术主要应用在横向MOS功率器件(LDMOS:Lateral dou—ble diffusionmetal oxide semiconductor)上,迄今尚未见其应用于IGBT的报道。
发明内容
本发明提供一种具有部分埋氧结构的IGBT器件的制造方法,所要解决的技术问题是现在有的IGBT器件耐压性不好的问题。
本发明解决上述技术问题的技术方案如下:
本发明提供一种具有部分埋氧结构的IGBT器件的制造方法包括如下步骤:
步骤1.在硅衬底1的背面淀积一层氮化硅层;
步骤2.在淀积了一层氮化硅层的硅衬底背面进行光刻和腐蚀,随后通过氧化在光刻和腐蚀出的区域内形成生长SiO2层4;然后将背面的氮化硅去除;
步骤3.在硅衬底的上表面干氧生长栅氧层6,
步骤4.通过低温炉管在所述栅氧层6上生长一层的多晶硅栅层7;
步骤5.利用光刻腐蚀在器件内部,刻出栅极形状;然后在进行P型基区的自对准B注入并进行热扩散形成P阱2;
步骤6.通过光刻得到N+发射区注入的窗口,然后在其中进行As注入并退火,形成N+发射区5。
优选的,还包括金属连线的制作步骤和形成集电极的步骤:
步骤7.先在步骤6制作得到的IGBT器件的上表面淀积一层4微米金属铝,随后进行光刻和腐蚀确定出AL的连线形貌,形成发射极电极9和栅电极电极10;
步骤8.将步骤7得到的IGBT器件的背面减薄到250um后,通过背面注入B和退火背P+集电区3,最后背面金属化形成集电极8。
优选的,所述步骤1中,在硅衬底的背面先生长一层氧化层,随后再淀积一层氮化硅。
优选的,所述步骤1中,氧化层的厚度为300埃,所述氮化硅层的厚度为300埃。
优选的,所述步骤3中的所述栅氧层6为结构致密的氧化硅层,所述氧化硅层的厚度为1000埃;
优选的,所述步骤4中的生长温度为900℃。
优选的,所述步骤6中,As的注入剂量为3e15。
本发明还包括一种具有部分埋氧结构的IGBT器件,所述IGBT器件由上述的方法制成,所述SiO2层4包含在所述硅衬底1的内部。
本发明的有益效果是:本发明的IGBT器件在硅衬底(N-型基区)的背面部分引入二氧化硅,改变了器件内部电势的分布,从而使耐压得到提高,可以起到稳定耐压的作用。
附图说明
图1为本发明的具有部分埋氧结构的IGBT器件的结构示意图;
图2至图7为本发明的具有部分埋氧结构的IGBT器件的制造方法的个中间步的结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
如图1-7所示,本发明提供一种具有部分埋氧结构的IGBT器件的制造方法,包括如下步骤:
本发明提供一种具有部分埋氧结构的IGBT器件的制造方法包括如下步骤:
步骤1.在硅衬底的背面先生长一层厚度为300埃的氧化层,随后再淀积一层厚度为300埃的氮化硅,如图2所示;
步骤2.在淀积了一层氮化硅层的硅衬底背面进行光刻和腐蚀,随后通过氧化在光刻和腐蚀出的区域内形成生长SiO2层4,如图3所示,然后将背面的氮化硅去除,如图4所示;
步骤3.在硅衬底的上表面干氧生长栅氧层6,所述栅氧层6为结构致密的氧化硅层,所述氧化硅层的厚度为1000埃;
步骤4.通过低温炉管在所述栅氧层6上生长一层的多晶硅栅层7,所述生长温度为900℃,如图5所示;
步骤5.利用光刻腐蚀在器件内部,刻出栅极形状;然后在进行P型基区的自对准B注入并进行热扩散形成P阱2;
步骤6.通过光刻得到N+发射区注入的窗口,然后在其中进行As注入并退火,形成N+发射区5,As的注入剂量为3e15,如图6所示;
步骤7.先在步骤6制作得到的IGBT器件的上表面淀积一层4微米金属铝,随后进行光刻和腐蚀确定出AL的连线形貌,形成发射极电极9和栅电极电极10,如图7所示;
步骤8.将步骤7得到的IGBT器件的背面减薄到250um后,通过背面注入B和退火背P+集电区3,最后背面金属化形成集电极8,如图1所示。
通过上述具有部分埋氧结构的IGBT器件的制造方法可以得到如图1所示的具有部分埋氧结构的IGBT器件。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种具有部分埋氧结构的IGBT器件的制造方法,其特征在于,包括如下步骤:
步骤1.在硅衬底(1)的背面淀积一层氮化硅层;
步骤2.在淀积了一层氮化硅层的硅衬底(1)的背面进行光刻和腐蚀,随后通过氧化在光刻和腐蚀出的区域内形成生长SiO2层(4);然后将背面的氮化硅去除;
步骤3.在硅衬底的上表面干氧生长栅氧层(6);
步骤4.通过低温炉管在所述栅氧层(6)上生长一层的多晶硅栅层(7);
步骤5.利用光刻腐蚀在器件内部,刻出栅极形状;然后在进行P型基区的自对准B注入并进行热扩散形成P阱(2);
步骤6.通过光刻得到N+发射区注入的窗口,然后在其中进行As注入并退火,形成N+发射区(5)。
2.根据权利要求1所述的具有部分埋氧结构的IGBT器件的制造方法,其特征在于,还包括金属连线的制作步骤和形成集电极的步骤:
步骤7.先在步骤6制作得到的IGBT器件的上表面淀积一层4微米金属铝,随后进行光刻和腐蚀确定出AL的连线形貌,形成发射极电极(9)和栅电极电极(10);
步骤8.将步骤7得到的IGBT器件的背面减薄到250um后,通过背面注入B和退火背P+集电区(3),最后背面金属化形成集电极(8)。
3.根据权利要求1所述的具有部分埋氧结构的IGBT器件的制造方法,其特征在于,所述步骤1中,在硅衬底(1)的背面先生长一层氧化层,随后再淀积一层氮化硅。
4.根据权利要求3所述的具有部分埋氧结构的IGBT器件的制造方法,其特征在于,所述步骤1中,氧化层的厚度为300埃,所述氮化硅层的厚度为300埃。
5.根据权利要求1所述的具有部分埋氧结构的IGBT器件的制造方法,其特征在于,所述步骤3中的所述栅氧层(6)为结构致密的氧化硅层,所述氧化硅层的厚度为1000埃。
6.根据权利要求1所述的具有部分埋氧结构的IGBT器件的制造方法,其特征在于,所述步骤4中的生长温度为900℃。
7.根据权利要求1所述的具有部分埋氧结构的IGBT器件的制造方法,其特征在于,所述步骤6中,As的注入剂量为3e15。
8.一种具有部分埋氧结构的IGBT器件,其特征在于,所述IGBT器件由权利要求1-7所述的方法制成,所述SiO2层(4)包含在所述硅衬底(1)的内部。
CN201610663626.XA 2016-08-12 2016-08-12 一种具有部分埋氧结构的igbt器件及其制造方法 Pending CN106158940A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610663626.XA CN106158940A (zh) 2016-08-12 2016-08-12 一种具有部分埋氧结构的igbt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610663626.XA CN106158940A (zh) 2016-08-12 2016-08-12 一种具有部分埋氧结构的igbt器件及其制造方法

Publications (1)

Publication Number Publication Date
CN106158940A true CN106158940A (zh) 2016-11-23

Family

ID=57329812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610663626.XA Pending CN106158940A (zh) 2016-08-12 2016-08-12 一种具有部分埋氧结构的igbt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106158940A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845672A (zh) * 2017-10-24 2018-03-27 贵州芯长征科技有限公司 具有抗辐照结构的igbt器件及其制备方法
CN116525656A (zh) * 2023-07-04 2023-08-01 四川奥库科技有限公司 集电极侧含有浮空区的逆导型igbt器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038880A1 (en) * 2006-08-08 2008-02-14 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor device
CN102903743A (zh) * 2012-10-29 2013-01-30 江苏物联网研究发展中心 采用金属硅化物的功率半导体器件结构及制备方法
CN204577432U (zh) * 2015-05-15 2015-08-19 国网智能电网研究院 一种具有分离式集电极的平面栅igbt
CN205264711U (zh) * 2015-12-03 2016-05-25 厦门元顺微电子技术有限公司 一种具有部分埋氧结构的igbt

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038880A1 (en) * 2006-08-08 2008-02-14 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor device
CN102903743A (zh) * 2012-10-29 2013-01-30 江苏物联网研究发展中心 采用金属硅化物的功率半导体器件结构及制备方法
CN204577432U (zh) * 2015-05-15 2015-08-19 国网智能电网研究院 一种具有分离式集电极的平面栅igbt
CN205264711U (zh) * 2015-12-03 2016-05-25 厦门元顺微电子技术有限公司 一种具有部分埋氧结构的igbt

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845672A (zh) * 2017-10-24 2018-03-27 贵州芯长征科技有限公司 具有抗辐照结构的igbt器件及其制备方法
CN116525656A (zh) * 2023-07-04 2023-08-01 四川奥库科技有限公司 集电极侧含有浮空区的逆导型igbt器件
CN116525656B (zh) * 2023-07-04 2023-10-03 四川奥库科技有限公司 集电极侧含有浮空区的逆导型igbt器件

Similar Documents

Publication Publication Date Title
CN100431154C (zh) 半导体集成电路器件及其制造方法
JP3015679B2 (ja) 半導体装置およびその製造方法
US8754442B2 (en) Silicon on insulator integrated high-current N type combined semiconductor device
JP3080914B2 (ja) 半導体ウェーハ製造方法
TW201011910A (en) Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar COMS DMOS device
CN102456727A (zh) 低集电极/基极电容SiGe异质结双极晶体管结构及制造方法
CN108649067A (zh) 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法
CN100361315C (zh) 垂直dmos晶体管装置、集成电路及其制造方法
CN102208448B (zh) 多晶Si1-xGex/金属并列覆盖双栅SSGOI nMOSFET器件结构
CN106158940A (zh) 一种具有部分埋氧结构的igbt器件及其制造方法
CN109166915A (zh) 一种介质超结mos型功率半导体器件及其制备方法
CA2200264A1 (en) Substrate of the silicon on insulator type for the production of transistors and preparation process for such a substrate
CN107845672A (zh) 具有抗辐照结构的igbt器件及其制备方法
CN108054203A (zh) 一种绝缘体上硅锗衬底的异质结双极晶体管及其制造方法
CN102891088A (zh) 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法
CN102104063A (zh) 一种soi纵向双极晶体管及其制作方法
CN103700701B (zh) 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关器件
WO2014040334A1 (zh) 一种大电流n型绝缘体上硅横向绝缘栅双极型晶体管
CN103035643B (zh) 一种基于键合技术的三维集成功率半导体及其制作工艺
CN103700703B (zh) 基于soi工艺的漏/源区介质(pn结)隔离前栅n-mosfet射频开关超低损耗器件
CN103681789B (zh) 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件
CN100369264C (zh) 三维多栅高压n型横向双扩散金属氧化物半导体管
CN103715263B (zh) 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件
CN102738152A (zh) 一种双多晶的应变Si BiCMOS集成器件及制备方法
CN203644789U (zh) 基于soi工艺的漏/源区介质(pn结)隔离前栅n-mosfet射频开关超低损耗器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161123

RJ01 Rejection of invention patent application after publication