CN204577432U - 一种具有分离式集电极的平面栅igbt - Google Patents
一种具有分离式集电极的平面栅igbt Download PDFInfo
- Publication number
- CN204577432U CN204577432U CN201520316286.4U CN201520316286U CN204577432U CN 204577432 U CN204577432 U CN 204577432U CN 201520316286 U CN201520316286 U CN 201520316286U CN 204577432 U CN204577432 U CN 204577432U
- Authority
- CN
- China
- Prior art keywords
- type
- planar gate
- substrate
- back side
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 230000003139 buffering effect Effects 0.000 claims abstract description 24
- 238000011049 filling Methods 0.000 claims abstract description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 18
- 230000005684 electric field Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 19
- 230000008569 process Effects 0.000 abstract description 13
- 238000002955 isolation Methods 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000001629 suppression Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及一种具有分离式集电极的平面栅IGBT，包括衬底、依次设置在衬底上的正面金属电极、隔离氧化膜和平面栅极，平面栅极与衬底之间的P阱区，依次设置于P阱区内N+型掺杂区和P+型掺杂区，依次设置于衬底背面的背面N型低掺杂缓冲区和背面P+集电区，在背面P+集电区上设有采用绝缘介质填充的背面凹槽，背面凹槽深度大于、等于或小于背面P+集电区的厚度，绝缘介质完全或部分填充凹槽，绝缘介质与P+集电区有交叠，本实用新型在传统的平面栅型IGBT基础上，通过增加浅凹槽或氧化层隔离结构形成分离式集电极，此结构有效抑制IGBT器件的空穴注入效率，避免过大的反向恢复电荷；有效抑制IGBT器件关断过程中的拖尾电流，降低关断损耗，使得开关速度更快。
Description
技术领域
本实用新型涉及一种功率半导体器件，具体讲涉及一种具有分离式集电极的平面栅IGBT。
背景技术
绝缘栅双极晶体管(Insulate-Gate Bipolar Transistor—IGBT)综合了电力晶体管(GiantTransistor—GTR)和电力场效应晶体管(Power MOSFET)的优点，具有良好的特性，应用领域很广泛；IGBT也是三端器件：栅极，集电极和发射极。
绝缘栅双极晶体管IGBT(InsulatedGateBipolarTransistor)是MOS结构双极器件，属于具有功率MOSFET的高速性能与双极的低电阻性能的功率器件。IGBT的应用范围一般都在耐压600V以上、电流10A以上、频率为1kHz以上的区域。多使用在工业用电机、民用小容量电机、变换器(逆变器)、照相机的频闪观测器、感应加热(InductionHeating)电饭锅等领域。根据封装的不同，IGBT大致分为两种类型，一种是模压树脂密封的三端单体封装型，从TO－3P到小型表面贴装都已形成系列。另一种是把IGBT与FWD(FleeWheelDiode)成对地(2或6组)封装起来的模块型，主要应用在工业上。模块的类型根据用途的不同，分为多种形状及封装方式，都已形成系列化。
IGBT是强电流、高压应用和快速终端设备用垂直功率MOSFET的自然进化。MOSFET由于实现一个较高的击穿电压BVDSS需要一个源漏通道，而这个通道却具有很高的电阻率，因而造成功率MOSFET具有RDS(on)数值高的特征，IGBT消除了现有功率MOSFET的这些主要缺点。虽然最新一代功率MOSFET器件大幅度改进了RDS(on)特性，但是在高电平时，功率导通损耗仍然要比IGBT高出很多。IGBT较低的压降，转换成一个低VCE(sat)的能力，以及IGBT的结构，与同一个标准双极器件相比，可支持更高电流密度，并简化IGBT驱动器的原理图。
IGBT(绝缘栅双极晶体管)同时具有单极性器件和双极性器件的优点，驱动电路简单，控制电路功耗和成本低，通态压降低，器件自身损耗小，是未来高压大电流的发展方向。
IGBT器件有源区是由许多表面MOSFET结构的源胞单位构成，背面为P型集电极结构。传统的平面栅IGBT器件关断过程中的拖尾电流、关断损耗和IGBT器件反向恢复电荷很大，极易损坏IGBT器件，因此，需要一种减小IGBT器件关断过程中的拖尾电流，减小器件关断损耗，且可以减小器件的反向恢复电荷的平面栅IGBT器件。
为了减小IGBT器件关断过程中的拖尾电流，减小器件关断损耗，可以减小器件的反向恢复电荷，通过背面增加浅凹槽或氧化层隔离结构形成分离式集电极，此结构可以有效抑制IGBT器件的空穴注入效率，避免过大的反向恢复电荷；可以有效抑制IGBT器件关断过程中的拖尾电流，降低关断损耗；同时还可以使得开关速度更快。
实用新型内容
为解决上述现有技术中的不足，本实用新型的目的是提供一种具有分离式集电极的平面栅IGBT，本实用新型提供的人平面栅IGBT器件有效抑制IGBT器件的空穴注入效率，避免过大的反向恢复电荷；可以有效抑制IGBT器件关断过程中的拖尾电流，降低关断损耗；同时还可以使得开关速度更快。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
本实用新型的目的是采用下述技术方案实现的：
本实用新型提供一种具有分离式集电极的平面栅IGBT，所述平面栅IGBT包括衬底、从上到下依次设置在衬底上的正面金属电极、隔离氧化膜和平面栅极，平面栅极与衬底之间的P阱区，从上到下依次设置于P阱区内N+型掺杂区和P+型掺杂区，依次设置于衬底背面的背面N型低浓度掺杂缓冲区和背面P+集电区；其特征在于，在背面P+集电区上设有采用绝缘介质填充的背面凹槽，所述背面凹槽深度大于、等于或小于背面P+集电区的厚度，所述绝缘介质完全或者部分填充凹槽，所述绝缘介质与P+集电区有交叠，以避免背面金属电极和N型材料接触。
进一步地，所述绝缘介质填充部分和背面凹槽形成IGBT背面隔离氧化层。
进一步地，所述衬底包括：电场截止FS型衬底和非穿通NPT型衬底。
进一步地，当衬底采用软穿通SPT型或电场截止FS型时，所述平面栅IGBT包括位于N型单晶硅片衬底背面的N型低浓度缓冲区；若衬底采用非穿通NPT型时，则不需要N型低浓度缓冲区。
进一步地，所述平面栅IGBT的击穿电压为600V至6500V。
与最接近的现有技术相比，本实用新型提供的技术方案具有的优异效果是：
(一)本实用新型通过增加浅凹槽或氧化层隔离结构，形成具有分离式集电极结构的平面栅IGBT，可以有效抑制IGBT器件的空穴注入效率，避免过大的反向恢复电荷，降低IGBT器件关断过程中的拖尾电流，降低关断损耗，提高器件开关速度。
(二)该结构也可以用于沟槽栅结构，背面浅凹槽或氧化层隔离结构可以为任意形状。
(三)所采用的制造加工工艺为IGBT芯片通用工艺，易实现。
为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。
附图说明
附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中：
图1是本实用新型提供的一种具有分离式集电极结构的平面栅IGBT剖面示意图；
图2是本实用新型提供的另一种具有分离式集电极结构的平面栅IGBT剖面示意图；
图3是本实用新型提供的第二种具有分离式集电极结构的平面栅IGBT剖面示意图；
图4是本实用新型提供的第三种具有分离式集电极结构的平面栅IGBT剖面示意图；
图5是本实用新型提供的第四种具有分离式集电极结构的平面栅IGBT剖面示意图；
图6是本实用新型提供的一种具有分离式集电极结构的平面栅IGBT背面表面示意图；
图7是本实用新型提供的另一种具有分离式集电极结构的平面栅IGBT背面表面示意图；
图8是本实用新型提供的第二种具有分离式集电极结构的平面栅IGBT背面表面示意图；
图9是本实用新型提供的第三种具有分离式集电极结构的平面栅IGBT背面表面示意图；
图10是本实用新型提供的第四种具有分离式集电极结构的平面栅IGBT背面表面示意图；
图11是本实用新型提供的第五种具有分离式集电极结构的平面栅IGBT背面表面示意图；
其中：01-N型单晶硅片衬底，02-N型低浓度掺杂缓冲区，04-P阱区、05-N+型掺杂区，06-P+型掺杂，07-P+集电区，08-隔离氧化膜，09-正面金属电极，10-背面金属电极，11-背面隔离氧化层。
具体实施方式
下面结合附图对本实用新型的具体实施方式作进一步的详细说明。
以下描述和附图充分地示出本实用新型的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本实用新型的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本实用新型的这些实施方案可以被单独地或总地用术语“实用新型”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的实用新型，不是要自动地限制该应用的范围为任何单个实用新型或实用新型构思。
本实用新型提供一种具有分离式集电极结构的平面栅IGBT，其剖面示意图和平面栅IGBT背面表面示意图分别如图1和6所示，平面栅IGBT包括衬底01、从上到下依次设置在衬底上的正面金属电极09、隔离氧化膜08和平面栅极03，平面栅极03与衬底01之间的P阱区04，从上到下依次设置于P阱区04内N+型掺杂区05和P+型掺杂区06，依次设置于衬底背面的背面N型低浓度掺杂缓冲区02、P+集电区07和背面金属电极10；在背面金属电极10的背面P+集电区上设有采用绝缘介质填充的背面凹槽，所述背面凹槽深度等于背面P+集电区的厚度，所述绝缘介质完全填充凹槽，；所述绝缘介质填充部分和背面凹槽形成IGBT背面隔离氧化层11。本实用新型提供的另一种具有分离式集电极结构的平面栅IGBT剖面示意图；第二种具有分离式集电极结构的平面栅IGBT剖面示意图；第三种具有分离式集电极结构的平面栅IGBT剖面示意图和第四种具有分离式集电极结构的平面栅IGBT剖面示意图分别如图2-5所示，其对应的平面栅IGBT背面表面示意图如图7-11所示。
图2是本实用新型提供的另一种具有分离式集电极结构的平面栅IGBT剖面示意图，平面栅IGBT包括衬底01、从上到下依次设置在衬底上的正面金属电极09、隔离氧化膜08和平面栅极03，平面栅极03与衬底01之间的P阱区04，从上到下依次设置于P阱区04内N+型掺杂区05和P+型掺杂区06，依次设置于衬底背面的背面N型低浓度掺杂缓冲区02、P+集电区07和背面金属电极10；在背面金属电极10的背面P+集电区上设有采用绝缘介质填充的背面凹槽，所述背面凹槽深度大于背面P+集电区的厚度，所述绝缘介质完全填充凹槽；所述绝缘介质填充部分和背面凹槽形成IGBT背面隔离氧化层11。
图3是本实用新型提供的另一种具有分离式集电极结构的平面栅IGBT剖面示意图，平面栅IGBT包括衬底01、从上到下依次设置在衬底上的正面金属电极09、隔离氧化膜08和平面栅极03，平面栅极03与衬底01之间的P阱区04，从上到下依次设置于P阱区04内N+型掺杂区05和P+型掺杂区06，依次设置于衬底背面的背面N型低浓度掺杂缓冲区02、P+集电区07和背面金属电极10；在背面金属电极10的背面P+集电区上设有采用绝缘介质填充的背面凹槽，所述背面凹槽深度小于背面P+集电区的厚度，所述绝缘介质完全填充凹槽；所述绝缘介质填充部分和背面凹槽形成IGBT背面隔离氧化层11。
图4是本实用新型提供的另一种具有分离式集电极结构的平面栅IGBT剖面示意图，平面栅IGBT包括衬底01、从上到下依次设置在衬底上的正面金属电极09、隔离氧化膜08和平面栅极03，平面栅极03与衬底01之间的P阱区04，从上到下依次设置于P阱区04内N+型掺杂区05和P+型掺杂区06，依次设置于衬底背面的背面N型低浓度掺杂缓冲区02、P+集电区07和背面金属电极10；在背面金属电极10的背面P+集电区上设有采用绝缘介质填充的背面凹槽，所述背面凹槽深度等于背面P+集电区的厚度，所述绝缘介质部分填充凹槽；所述绝缘介质填充部分和背面凹槽形成IGBT背面隔离氧化层11。
图5是本实用新型提供的另一种具有分离式集电极结构的平面栅IGBT剖面示意图，平面栅IGBT包括衬底01、从上到下依次设置在衬底上的正面金属电极09、隔离氧化膜08和平面栅极03，平面栅极03与衬底01之间的P阱区04，从上到下依次设置于P阱区04内N+型掺杂区05和P+型掺杂区06，依次设置于衬底背面的背面N型低浓度掺杂缓冲区02、P+集电区07和背面金属电极10；在背面金属电极10的背面P+集电区上设有采用绝缘介质填充的背面凹槽，所述背面凹槽深度大于背面P+集电区的厚度，所述绝缘介质部分填充凹槽，所述绝缘介质与P+集电区有交叠，避免背面金属电极和N型材料接触；所述绝缘介质填充部分和背面凹槽形成IGBT背面隔离氧化层11。
图6是本实用新型提供的一种具有分离式集电极结构的平面栅IGBT背面表面示意图，11为背面隔离氧化层，07为背面集电区。IGBT背面隔离氧化层11可以为任意形状、任意分布，如图7-11所示。
所述衬底为均匀掺杂的N型单晶硅片衬底，所述N型单晶硅片衬底包括从上到下依次分布的衬底N-层以及衬底N+层。所述N型单晶硅片衬底包括：
A、电场截止FS型衬底：形成方式是先将均匀掺杂的N型单晶硅片进行衬底减薄至所需要的衬底厚度；正面采用氧化和淀积的方式生长保护牺牲层，然后采用离子注入方式进行硅片背面的N型低浓度缓冲区进行掺杂；采用高温长时间热退火方式对N型低浓度缓冲区的杂质进行激活与推结，形成N型低浓度掺杂缓冲区；最后形成终端结构和有源区元胞结构；最后通过掺杂注入形成衬底背面P型电导调制层；
所述N型低浓度掺杂缓冲区的最高掺杂浓度为N型单晶硅片衬底浓度的5e2至1e4倍；
B、非穿通NPT型衬底：形成方式是先进行终端结构和有源区源胞结构的形成；在IGBT器件表面结构形成后，进行均匀掺杂的N型单晶硅片减薄至所需要的衬底厚度；最后形成衬底背面P型电导调制层掺杂注入。
当N型单晶硅片衬底采用软穿通SPT型或电场截止FS型时，所述平面栅IGBT包括位于N型单晶硅片衬底背面的N型低浓度缓冲区；若N型单晶硅片衬底采用非穿通NPT型时，则不需要N型低浓度缓冲区。
本实用新型还提供一种具有分离式集电极结构的平面栅IGBT的制作方法，包括下述步骤：
(一)对N型单晶硅片衬底01预处理：所述N型单晶硅片衬底的N杂质掺杂浓度与厚度需要根据平面栅IGBT不同的击穿电压和正向导通压降需求(600V至6500V)进行选择，并通过酸、碱、去离子水超声清洗工序，对N型单晶硅片衬底表面进行化学处理；
(二)制作N型低浓度掺杂缓冲区：对均匀掺杂的N型单晶硅片衬底正面采用氧化或淀积的方式生长保护牺牲膜质，在硅片背面采用离子注入方式进行N型低浓度掺杂发缓冲区的杂质生成，再进行温度为1100度至1150度，时间为600分钟至1800分钟的高温长时间退火工艺，进行离子的激活与推结，推结到所需要的深度，形成N型低浓度掺杂缓冲区后去除正面保护牺牲层膜质，若软穿通SPT型或电场截止FS型时需要N型低浓度掺杂缓冲区，若衬底为非穿通NPT型时则不需要N型低浓度掺杂缓冲区；
(三)制作平面栅极：对均匀掺杂的N型单晶硅片衬底进行高温氧化的方式，在硅片表面生长0.1至0.2微米的氧化膜，并采用淀积方式生长多晶硅电极，再进行光刻和刻蚀形成平面栅极；
(四)制作P阱区：对平面栅极形成的栅极开口通过注入方式进行P型掺杂，再进行高温退火，将P型掺杂推结到4至6微米，形成IGBT有源区的P阱区；
(五)制作N+型掺杂区：淀积光刻胶，通过光刻形成掩膜，对P阱区的多晶开口采用注入方式进行N+掺杂，形成N+型掺杂区；
(六)制作平面栅IGBT表面P+型掺杂区：通过淀积方式生长氧化膜，全面反刻形成多晶侧壁保护结构，采用自对准离子注入方式进行P+掺杂，形成P+型掺杂区；
(七)制作平面栅IGBT背面P+集电区：若衬底采用软穿通SPT型或者电场截止FS型，在硅片背面采用离子注入方式进行P+掺杂区域的杂质生成，再进行退火工艺，进行离子的激活与推结，推结到0.5至1微米范围内；若衬底采用非穿通NPT型，则在背面金属电极结构前制作背面P+掺杂区；
(八)制作芯片背面隔离氧化层结构：淀积光刻胶，通过光刻形成掩膜，刻蚀P+集电区，形成背面凹槽，凹槽深度可选择大于、等于或者小于P+集电区的厚度，采用淀积或蒸发方式生长绝缘介质，填充凹槽，可完全填充也可以部分填充，填充介质到下面P+集电区大约为0-1微米；绝缘介质必须部分覆盖P+集电区，避免背面集电极金属和N型材料接触，此步骤为本实用新型的最关键步骤。
(九)制作正面金属电极：使用化学淀积方式生长硼磷掺杂玻璃膜质，进行平面栅IGBT器件隔离，进行接触孔的光刻和刻蚀形成隔离氧化膜结构，使用物理淀积或蒸发方式生长铝合金，进行金属的光刻和刻蚀，形成正面金属电极，完成了平面栅IGBT正面电极连接；
(十)制作背面金属电极：对N型单晶硅片衬底进行研磨减薄或湿法刻蚀洗净，采用物理淀积或蒸发形成背面金属电极，完成平面栅IGBT背面电特性连接。
本实用新型提供的一种具有分离式集电极的平面栅IGBT，在传统的平面栅型IGBT基础上，通过增加浅凹槽或氧化层隔离结构形成分离式集电极，此结构可以有效抑制IGBT器件的空穴注入效率，避免过大的反向恢复电荷；可以有效抑制IGBT器件关断过程中的拖尾电流，降低关断损耗；同时还可以使得开关速度更快。
应该明白，公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设计偏好，应该理解，过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步骤的要素，并且不是要限于所述的特定顺序或层次。
在上述的详细描述中，各种特征一起组合在单个的实施方案中，以简化本公开。不应该将这种公开方法解释为反映了这样的意图，即，所要求保护的主题的实施方案需要清楚地在每个权利要求中所陈述的特征更多的特征。相反，如所附的权利要求书所反映的那样，本实用新型处于比所公开的单个实施方案的全部特征少的状态。因此，所附的权利要求书特此清楚地被并入详细描述中，其中每项权利要求独自作为本实用新型单独的优选实施方案。
上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。
最后应当说明的是：以上实施例仅用以说明本实用新型的技术方案而非对其限制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员依然可以对本实用新型的具体实施方式进行修改或者等同替换，这些未脱离本实用新型精神和范围的任何修改或者等同替换，均在申请待批的本实用新型的权利要求保护范围之内。
Claims (5)
1.一种具有分离式集电极的平面栅IGBT，所述平面栅IGBT包括衬底、从上到下依次设置在衬底上的正面金属电极、隔离氧化膜和平面栅极，平面栅极与衬底之间的P阱区，从上到下依次设置于P阱区内N+型掺杂区和P+型掺杂区，依次设置于衬底背面的背面N型低浓度掺杂缓冲区和背面P+集电区；其特征在于，在背面P+集电区上设有采用绝缘介质填充的背面凹槽，所述背面凹槽深度大于、等于或小于背面P+集电区的厚度，所述绝缘介质完全或者部分填充凹槽，所述绝缘介质与P+集电区有交叠，以避免背面金属电极和N型材料接触。
2.如权利要求1所述的平面栅IGBT，其特征在于，所述绝缘介质填充部分和背面凹槽形成IGBT背面隔离氧化层。
3.如权利要求1所述的平面栅IGBT，其特征在于，所述衬底包括：电场截止FS型衬底和非穿通NPT型衬底。
4.如权利要求3所述的平面栅IGBT，其特征在于，当衬底采用软穿通SPT型或电场截止FS型时，所述平面栅IGBT包括位于N型单晶硅片衬底背面的N型低浓度缓冲区；若衬底采用非穿通NPT型时，则不需要N型低浓度缓冲区。
5.如权利要求1-4中任一项所述的平面栅IGBT，其特征在于，所述平面栅IGBT的击穿电压为600V至6500V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520316286.4U CN204577432U (zh) | 2015-05-15 | 2015-05-15 | 一种具有分离式集电极的平面栅igbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520316286.4U CN204577432U (zh) | 2015-05-15 | 2015-05-15 | 一种具有分离式集电极的平面栅igbt |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204577432U true CN204577432U (zh) | 2015-08-19 |
Family
ID=53870032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520316286.4U Active CN204577432U (zh) | 2015-05-15 | 2015-05-15 | 一种具有分离式集电极的平面栅igbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204577432U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158940A (zh) * | 2016-08-12 | 2016-11-23 | 无锡橙芯微电子股份有限公司 | 一种具有部分埋氧结构的igbt器件及其制造方法 |
| WO2019085850A1 (zh) * | 2017-11-01 | 2019-05-09 | 苏州东微半导体有限公司 | Igbt功率器件 |
| CN112599596A (zh) * | 2020-08-14 | 2021-04-02 | 江苏东海半导体科技有限公司 | 一种背面边缘带绝缘沟槽的igbt |
-
2015
- 2015-05-15 CN CN201520316286.4U patent/CN204577432U/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158940A (zh) * | 2016-08-12 | 2016-11-23 | 无锡橙芯微电子股份有限公司 | 一种具有部分埋氧结构的igbt器件及其制造方法 |
| WO2019085850A1 (zh) * | 2017-11-01 | 2019-05-09 | 苏州东微半导体有限公司 | Igbt功率器件 |
| US11081574B2 (en) | 2017-11-01 | 2021-08-03 | Suzhou Oriental Semiconductor Co., Ltd. | IGBT power device |
| CN112599596A (zh) * | 2020-08-14 | 2021-04-02 | 江苏东海半导体科技有限公司 | 一种背面边缘带绝缘沟槽的igbt |
| CN112599596B (zh) * | 2020-08-14 | 2022-05-20 | 江苏东海半导体科技有限公司 | 一种背面边缘带绝缘沟槽的igbt |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102842610B (zh) | Igbt芯片及其制作方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN103383958A (zh) | 一种rc-igbt器件及其制作方法 | |
| WO2007013367A1 (ja) | 半導体素子及び電気機器 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN102270640B (zh) | 大电流整晶圆全压接平板式封装的igbt及其制造方法 | |
| CN104882477A (zh) | 沟槽栅型igbt器件及其制造方法 | |
| CN204577432U (zh) | 一种具有分离式集电极的平面栅igbt | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN114242787A (zh) | 均热沟槽栅igbt结构 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN106298897A (zh) | 一种具有分离式集电极的平面栅igbt及其制作方法 | |
| CN111106043B (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN111584624A (zh) | 一种igbt器件结构及其制备方法 | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| CN114334648B (zh) | 均热沟槽栅igbt的制作工艺及均热沟槽栅igbt结构 | |
| CN204332965U (zh) | 一种平面栅igbt | |
| CN104393032A (zh) | 一种平面栅igbt及其制作方法 | |
| US20170294527A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN214588866U (zh) | 低电容igbt器件 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |